CN204480299U - 一种模拟神经元互连系统及采用该系统的神经元芯片 - Google Patents
一种模拟神经元互连系统及采用该系统的神经元芯片 Download PDFInfo
- Publication number
- CN204480299U CN204480299U CN201520207177.9U CN201520207177U CN204480299U CN 204480299 U CN204480299 U CN 204480299U CN 201520207177 U CN201520207177 U CN 201520207177U CN 204480299 U CN204480299 U CN 204480299U
- Authority
- CN
- China
- Prior art keywords
- neuron
- bus controller
- chip
- sampling
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control By Computers (AREA)
Abstract
本实用新型公开一种模拟神经元互连系统,包括:(1)输入输出设备,(2)控制及输出,(3)总线,(4)采样与接线(5)外部神经元;本实用新型号公开一种神经元芯片,硅片上集成大量的神经元,所有的神经元间为混合型拓扑连接,每条连接线的通断由独立的总线控制器编程控制;采用了本实用新型方案后,通过对总线控制器编程控制,即可简单的硬件实现对神经元的刺激,多个总线控制器进行网络化连接解决了神经元的互连及形成神经元的网络结构,在硅片上集成神经元互连电路则可以方便地开发神经元芯片,大大加快开发速度,减低研制费用。
Description
技术领域
本实用新型属于神经元模拟技术领域,涉及一种神经元互连的技术。
背景技术
神经元芯片是一个前沿技术。因为神经元网络的运作方式和现今计算机的运作方式完全不同,利用神经元芯片可以完成现有计算机系统很难完成的功能。因此,神经元芯片就有很大的应用空间。一个特定的神经网络拓扑结构可以完成某一些领域的特殊功能。神经元互连是一个复杂的连线,仅靠人工接线比较复杂而且容易出错。每个神经元都有一个独立的外界刺激源,依靠人工控制每个刺激源也是一项繁琐的工作。在神经元芯片领域,不同功能的神经元芯片连接各不相同,为每个芯片都单独画版图制造光刻板是一件费钱费时的工作,同时现有的神经元芯片内部互连基本是菊花链,因此并不具备复杂神经网络开发的能力。现有的神经元互连解决方案有研究神经元的专业软件。神经元模型有多种,比如H-R、H-H……。现有的神经元均采用软件摸拟,软件模拟一种是基于SPICE,这种软件模拟较为真实的,但是速度很慢,严重影响开发速度。另一种是基于优化了的神经元模型,这种软件模拟虽然速度很快,但是真实性不高,在模拟较大的神经元网络时不可靠。因此,软件模拟还存在着很大的局限性,而且所有设计如果没有硬件来实现就很难实现其价值。
实用新型内容
本实用新型的目的在于提供一种利用硬件进行神经元互连的模拟系统。
本实用新型的另一目的在于提供基于硬件进行神经元互连的神经元阵列芯片。
为实现上述目的,本实用新型一种模拟神经元互连系统,包括以下部分:
(1)输入输出设备,(2)控制及输出,(3)总线,(4)采样与接线(5)外部神经元;输入输出设备为与用户互动设备,其处理器与控制及输出部分的微控制器连接;微控制器通过总线与多个采样及模拟开关控制模块连接,每个采样及模拟开关控制模块连接一神经元电路,采样及模拟开关控制模块之间通过数据及控制线路连接。
一种采用神经元互连系统的神经元确芯片,硅片上集成大量的神经元,所有的神经元间为混合型拓扑连接,每条连接线的通断由独立的总线控制器编程控制,通过编程改变总线控制器内的寄存器状态,继而改变神经元间的拓扑连接关系。
所述的神经元芯片包括N×M个神经元和(N-1)×M个总线控制器组成的N层的神经网络结构,每一层有M个神经元,除输入层的神元外,每一层的神经元均与上一层的M个总线控制器形成M条输入连接,与下一层的一个总线控制器形成1条输出连接。
所述的神经网络结构为一个单元,多个单元间呈拓扑结构相连接形成神经元阵列。
采用了本实用新型方案后,通过对总线控制器进行编程控制,即可简单的硬件实现对神经元的刺激,多个总线控制器进行网络化连接解决了神经元的互连及形成神经元的网络结构,在硅片上集成神经元互连电路则可以方便地开发神经元芯片,大大加快开发速度,减低研制费用。
附图说明
图1为本实用新型模块图;
图2为本实用新型神经网络结构图;
图3为本实用新型神经网络拓扑结构图。
具体实施方式
为详细说明本实用新型的技术内容、构造特征、所实现目的及效果,以下结合实施方式并配合附图详予说明。
请参阅图1,本实用新型模拟神经元互连系统,其硬件部分包括:(1)输入输出设备,(2)控制及输出,(3)总线,(4)采样与接线(5)外部神经元。输入输出设备是用来将数据输出到显示器中以及读取用户的输入;控制及输出部分是用来控制子电路采样连接及输出;总线,使各从机连接主机;采样与接线,是一个实现模拟量采样以及控制电气连接的电路模块;外部神经元,是独立系统外部的神经元模块,可以是基于不同模型的电路模块,但电路接口必须一致。整个系统的运行过程如下:用户输入如何控制神经元,ARM处理器将从液晶显示器中接收到数据,从与其相连的存储器中读取模板反馈给用户,再将数据传入微控制器。微控制器处理数据后通过主从多路串行总线向各个从机传达采样以及连接方式。采样器和模拟开关控制模块就开始进行各个神经元的互连以及对神经元接口的采样,模拟采样完成后,就将数据通过主从多路串行总线传给微控制器。微控制器处理数据,将数据暂存到与其相连的存储器。完成所有数据的传输后微控制器就将数据传给ARM处理器(根据用户输入,也有可能传给USB接口),ARM处理器就将数据输出到触摸液晶显示器中。
如图2所示,为本实用新型神经元互连系统应用于神经元芯片的的一种实施方式:一种可编程神经元阵列芯片,在芯片内设有由16个神经元和12个总线控制器的神经网络结构,总线控制器结构即神经元互连系统去除采样器,由于芯片中不需要模拟状态下的采样过程,所以直接用总线控制器来控制。神经网络结构构成一个4×4(阵列的宽度和长度不一定是相等的),通过编程控制总线控制器的寄存器状态,改变各个连接线的通断,继而改变神经元间的拓扑连接关系。(该图并不是具体实施图,只是该系统的一种结构图。)图中每个神经元都包含激励源,每个神经元的激励方式及大小是由编程控制的。相邻层的连接具有网状结构,这就能够实现各种拓扑结构的神经网络。如图3所示,把这个神经网络结构看成是一个单元,单元与单元之间可以以其他拓扑结构相连接,这些连接也都是可以通过编程实现通断神经元的。
本实用新型的发明点在于:每个总线控制器通过编程控制形成神元的激励源,总线控制器可与神经元形成网状结构,通过网状结构实现神经元的互连及通过拓扑结构实现神经元阵列。上述主要结构均采用硬件来实现,编程仅起辅助作用。
在硅片上集成神经元互连电路,应用编程控制其连接方式以及激励源就能十分方便的设计神经元芯片。利用该系统,使用者不需要了解内部具体的电路结构便可轻松完成神经元的连接与刺激控制。
本实用新型的有益之处在于:将神经网络系统连接方式输入至可编程神经元阵列,就可以得到该神经网络系统的硬件。因此,对可编程神经元阵列进行测试,就可以验证该系统的功能。该方法相较于软件方法,有两个优点,第一个是验证的速度快,第二是得出的结果可信度高。可编程神经元阵列的另一个应用是开发神经元芯片。如果某个特殊功能的神经元芯片不被大量使用,但又是必要的,则可以不必为这个芯片进行昂贵的流片,而只需要应用可编程神经元阵列即可完成该芯片的开发。
需要说明的是,本实用新型神经元互连系统和可编程神经阵列芯片均基于利用总线控制器对神经元进行互连这一总的发明构思,符合单一性的要求。本实用新型中在神经元互连系统的部分描述具体的硬件连接部分,可编程神经阵列芯片不再对硬件连接部分(互连系统)重复描述,而采用总线控制器表述,(总线控制器这一概念在本领域为一常规知识),重点放在可编程的阵列部分,两部分核心思路均是基于通过硬件实现神经元互连这一发明构思。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (4)
1.一种模拟神经元互连系统,其特征在于:包括以下部分:
(1)输入输出设备,(2)控制及输出,(3)总线,(4)采样与接线,(5)外部神经元;输入输出设备为与用户互动设备,其处理器与控制及输出部分的微控制器连接;微控制器通过总线与多个采样及模拟开关控制模块连接,每个采样及模拟开关控制模块连接一神经元电路,采样及模拟开关控制模块之间通过数据及控制线路连接。
2.一种采用神经元互连系统的神经元芯片,其特征在于:硅片上集成大量的神经元,所有的神经元间为混合型拓扑连接,每条连接线的通断由独立的总线控制器编程控制,通过编程改变总线控制器内的寄存器状态,继而改变神经元间的拓扑连接关系。
3.如权利要求2所述的一种采用神经元互连系统的神经元芯片,其特征在于:所述的神经元芯片包括N×M个神经元和(N-1)×M个总线控制器组成的N层的神经网络结构,每一层有M个神经元,除输入层的神元外,每一层的神经元均与上一层的M个总线控制器形成M条输入连接,与下一层的一个总线控制器形成1条输出连接。
4.如权利要求3所述的一种采用神经元互连系统的神经元芯片,其特征在于:所述的神经网络结构为一个单元,多个单元间呈拓扑结构相连接形成神经元阵列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520207177.9U CN204480299U (zh) | 2015-04-08 | 2015-04-08 | 一种模拟神经元互连系统及采用该系统的神经元芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520207177.9U CN204480299U (zh) | 2015-04-08 | 2015-04-08 | 一种模拟神经元互连系统及采用该系统的神经元芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204480299U true CN204480299U (zh) | 2015-07-15 |
Family
ID=53636077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520207177.9U Expired - Fee Related CN204480299U (zh) | 2015-04-08 | 2015-04-08 | 一种模拟神经元互连系统及采用该系统的神经元芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204480299U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104715283A (zh) * | 2015-04-08 | 2015-06-17 | 兰州理工大学 | 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片 |
WO2019080037A1 (en) * | 2017-10-26 | 2019-05-02 | Shenzhen Genorivision Technology Co. Ltd. | UNIT OF CALCULATION |
-
2015
- 2015-04-08 CN CN201520207177.9U patent/CN204480299U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104715283A (zh) * | 2015-04-08 | 2015-06-17 | 兰州理工大学 | 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片 |
CN104715283B (zh) * | 2015-04-08 | 2018-09-11 | 兰州理工大学 | 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片 |
WO2019080037A1 (en) * | 2017-10-26 | 2019-05-02 | Shenzhen Genorivision Technology Co. Ltd. | UNIT OF CALCULATION |
US11138498B2 (en) | 2017-10-26 | 2021-10-05 | Shenzhen Genorivision Technology Co., Ltd. | Computing unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103777526B (zh) | 卫星综合电子系统的仿真测试系统 | |
CN104715283A (zh) | 一种模拟神经元互连系统及采用该系统的可编程神经元阵列芯片 | |
CN102508752B (zh) | 一种单片机硬件仿真器和仿真方法 | |
CN104898647A (zh) | 一种ecu台架自动标定仿真测试系统 | |
CN103885868B (zh) | 模拟usb热插拔过程的测试系统及装置 | |
CN204537509U (zh) | Plc仿真实验平台 | |
CN202275399U (zh) | 一种用于嵌入式软件的调试验证系统 | |
CN201278232Y (zh) | 一种虚拟仪器技术教学与实验系统 | |
CN102881204B (zh) | 基于usb及虚拟仪器的数字实验系统 | |
CN104778885A (zh) | 一种基于可编程逻辑器件的数字电路实验系统和方法 | |
CN204480299U (zh) | 一种模拟神经元互连系统及采用该系统的神经元芯片 | |
CN104252550A (zh) | 一种基于fpga的高性能实时仿真方法 | |
CN109799730A (zh) | 一种机电一体化仿真平台及其设计方法 | |
CN201069618Y (zh) | Plc仿真教学装置 | |
CN101025625A (zh) | 一种基于dsp的嵌入式智能控制器 | |
CN106126799B (zh) | 一种无源仿真链路构建系统及方法 | |
CN207557745U (zh) | 一种基于pc数控系统的总线控制板卡 | |
CN104375422A (zh) | 基于statcom控制器的仿真系统 | |
CN104503437B (zh) | 一种微小卫星多个分系统快速仿真系统 | |
CN104062898A (zh) | 一种数字pid控制算法实验平台及其实现方法 | |
CN106844900A (zh) | 电磁暂态仿真系统的搭设方法 | |
CN102135762A (zh) | 时间触发型实时仿真控制系统 | |
CN103279626B (zh) | 一种仿真模型建立方法及系统 | |
CN203552054U (zh) | 一种基于peps系统的测试台架 | |
CN206133556U (zh) | 用于教学实验的计算机中央处理器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150715 Termination date: 20190408 |
|
CF01 | Termination of patent right due to non-payment of annual fee |