CN206133556U - 用于教学实验的计算机中央处理器 - Google Patents
用于教学实验的计算机中央处理器 Download PDFInfo
- Publication number
- CN206133556U CN206133556U CN201620983633.3U CN201620983633U CN206133556U CN 206133556 U CN206133556 U CN 206133556U CN 201620983633 U CN201620983633 U CN 201620983633U CN 206133556 U CN206133556 U CN 206133556U
- Authority
- CN
- China
- Prior art keywords
- register
- bus
- address
- central processing
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型公开了一种用于教学实验的计算机中央处理器，包括控制器、运算器和总线，运算器包括算术逻辑单元ALU、通用寄存器GR、程序状态寄存器PSW和算术逻辑单元输入端的选择器，所述控制器包括程序计数器PC、指令寄存器IR、地址寄存器MAR、数据寄存器MDR、指令译码器、时序系统和组合逻辑信号发生器，所述总线包括地址总线AB、数据总线AD和控制总线CB，所述总线用于连接主存储器与CPU，本实用新型的所涉及的中央处理器为开放式结构，在进行教学实验过程中可以根据不同需求进行个性化定义，方便实用，简单易行，而且指令系统和指令格式更加简单，便于调试，方便学生进行计算机硬件实验。
Description
技术领域
本实用新型涉及计算机组成原理教学实验技术领域，尤其涉及一种用于教学实验的计算机中央处理器。
背景技术
目前国内的计算机硬件课程实验呈现出实验平台分散化的特点，各个课程采用了各自独立的实验平台。各种平台的集成度还比较低，大量使用小规模集成电路，所采用的可编程器件多为小规模的GAL，学生实验还要用很多外部飞线，系统的灵活性非常小。国际部分知名高校的硬件课程比较集中，实验平台统一，很多采用了基于大规模可编程器件的实验平台来完成实验。在这些方面，国内的实验和实验平台还有较大差距。
中央处理器（CPU，CentralProcessingUnit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ControlUnit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。
CPU从存储器或高速缓冲存储器中取出指令，放入指令寄存器，并对指令译码。它把指令分解成一系列的微操作，然后发出各种控制命令，执行微操作系列，从而完成一条指令的执行。指令是计算机规定执行操作的类型和操作数的基本命令。指令是由一个字节或者多个字节组成，其中包括操作码字段、一个或多个有关操作数地址的字段以及一些表征机器状态的状态字以及特征码。有的指令中也直接包含操作数本身。
由此可见，对于中央处理器组成的理解和掌握是学好《计算机组成原理》的关键所在，而现有的实验平台所提供的中央处理器实验模块调试困难，学生很难自主完成调试，因此，开发设计一种简单易行的用于实验的中央处理器结构是本领域急需解决的问题。
实用新型内容
本实用新型所要解决的技术问题是提供一种用于教学实验的计算机中央处理器，通过设计一套简单的8位中央处理器进行实验调试，解决现有中央处理器实验模块调试困难的问题。
为解决上述技术问题，本实用新型所采取的技术方案是：一种用于教学实验的计算机中央处理器，包括控制器、运算器和总线，运算器包括算术逻辑单元ALU、通用寄存器GR、程序状态寄存器PSW和算术逻辑单元输入端的选择器，所述控制器包括程序计数器PC、指令寄存器IR、地址寄存器MAR、数据寄存器MDR、指令译码器、时序系统和组合逻辑信号发生器，所述总线包括地址总线AB、数据总线AD和控制总线CB，所述总线用于连接主存储器与CPU，程序计数器PC用于指出下条指令在主存储器中的存放地址，指令寄存器IR用于保存当前正在执行的一条指令的代码，地址寄存器MAR用来存放当前CPU访问内存单元的地址，数据寄存器MDR用于暂存由内存储器中读出或写入内存的指令或数据，指令译码器用于分别对操作码字段、寻址方式字段、地址字段进行译码，并向控制器提供操作的特定信号，时序系统用于产生时序信号节拍周期信号，所述组合逻辑信号发生器用于根据指令寄存器IR的指令和程序状态寄存器PSW中的状态信息以及节拍产生控制计算机系统的信号。
采用上述技术方案所产生的有益效果在于：通过既有电路模块之间的组合形成中央处理器的控制器和运算器，并通过总线实现控制器与运算器、中央处理器与内存、中央处理器与主存储器及计算机其他部分之间的通信，而且本实用新型的所涉及的中央处理器为开放式结构，在进行教学实验过程中可以根据不同需求进行个性化定义，方便实用，简单易行，而且指令系统和指令格式更加简单，便于调试，方便学生进行计算机硬件实验。
附图说明
图1是本实用新型的原理框图。
具体实施方式
下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。
如图1所示，本实用新型公开了一种用于教学实验的计算机中央处理器，其特征在于：包括控制器、运算器和总线，运算器包括算术逻辑单元ALU、通用寄存器GR、程序状态寄存器PSW和算术逻辑单元输入端的选择器，所述控制器包括程序计数器PC、指令寄存器IR、地址寄存器MAR、数据寄存器MDR、指令译码器、时序系统和组合逻辑信号发生器，所述总线包括地址总线AB、数据总线AD和控制总线CB，所述总线用于连接主存储器与CPU，程序计数器PC用于指出下条指令在主存储器中的存放地址，指令寄存器IR用于保存当前正在执行的一条指令的代码，地址寄存器MAR用来存放当前CPU访问内存单元的地址，数据寄存器MDR用于暂存由内存储器中读出或写入内存的指令或数据，指令译码器用于分别对操作码字段、寻址方式字段、地址字段进行译码，并向控制器提供操作的特定信号，时序系统用于产生时序信号节拍周期信号，所述组合逻辑信号发生器用于根据指令寄存器IR的指令和程序状态寄存器PSW中的状态信息以及节拍产生控制计算机系统的信号。
通过既有电路模块之间的组合形成中央处理器的控制器和运算器，并通过总线实现控制器与运算器、中央处理器与内存、中央处理器与主存储器及计算机其他部分之间的通信，而且本实用新型的所涉及的中央处理器为开放式结构，在进行教学实验过程中可以根据不同需求进行个性化定义，方便实用，简单易行，而且指令系统和指令格式更加简单，便于调试，方便学生进行计算机硬件实验。
Claims (1)
1.一种用于教学实验的计算机中央处理器，其特征在于：包括控制器、运算器和总线，运算器包括算术逻辑单元ALU、通用寄存器GR、程序状态寄存器PSW和算术逻辑单元输入端的选择器，所述控制器包括程序计数器PC、指令寄存器IR、地址寄存器MAR、数据寄存器MDR、指令译码器、时序系统和组合逻辑信号发生器，所述总线包括地址总线AB、数据总线AD和控制总线CB，所述总线用于连接主存储器与CPU，程序计数器PC用于指出下条指令在主存储器中的存放地址，指令寄存器IR用于保存当前正在执行的一条指令的代码，地址寄存器MAR用来存放当前CPU访问内存单元的地址，数据寄存器MDR用于暂存由内存储器中读出或写入内存的指令或数据，指令译码器用于分别对操作码字段、寻址方式字段、地址字段进行译码，并向控制器提供操作的特定信号，时序系统用于产生时序信号节拍周期信号，所述组合逻辑信号发生器用于根据指令寄存器IR的指令和程序状态寄存器PSW中的状态信息以及节拍产生控制计算机系统的信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620983633.3U CN206133556U (zh) | 2016-08-31 | 2016-08-31 | 用于教学实验的计算机中央处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620983633.3U CN206133556U (zh) | 2016-08-31 | 2016-08-31 | 用于教学实验的计算机中央处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206133556U true CN206133556U (zh) | 2017-04-26 |
Family
ID=58566047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620983633.3U Expired - Fee Related CN206133556U (zh) | 2016-08-31 | 2016-08-31 | 用于教学实验的计算机中央处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206133556U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113849433A (zh) * | 2021-09-14 | 2021-12-28 | 深圳市昂科技术有限公司 | 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质 |
-
2016
- 2016-08-31 CN CN201620983633.3U patent/CN206133556U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113849433A (zh) * | 2021-09-14 | 2021-12-28 | 深圳市昂科技术有限公司 | 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107103113B (zh) | 面向神经网络处理器的自动化设计方法、装置及优化方法 | |
| CN100495479C (zh) | 基于在线可编程逻辑器件的单片机教学实验装置 | |
| CN108268278A (zh) | 具有可配置空间加速器的处理器、方法和系统 | |
| CN102207904B (zh) | 用于对可重构处理器进行仿真的设备和方法 | |
| CN104391770A (zh) | 一种嵌入式数据安全系统用soc芯片的在线调试及上位机通讯模块 | |
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| CN103793263B (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
| WO2023000938A1 (zh) | 一种流水线cpu架构图的绘制方法及终端设备 | |
| CN203118326U (zh) | 基于物联网的教育实训综合平台装置 | |
| CN206133556U (zh) | 用于教学实验的计算机中央处理器 | |
| CN103946797B (zh) | 用于转换矢量指令的系统、装置和方法 | |
| CN102193860A (zh) | 微控制器在线调试电路及方法、微控制器 | |
| CN201352395Y (zh) | 可在线编程与调试的单片机实验板 | |
| CN110119806A (zh) | 基于fpga实现人工神经网络的方法和装置 | |
| CN102542872A (zh) | 基于嵌入式开发平台的驱动系统 | |
| CN206541481U (zh) | 嵌入式实验系统 | |
| CN106375284A (zh) | 一种基于stm32f103的三菱fx型plc通信转换器及转换方法 | |
| CN203812434U (zh) | 面向计算机组成原理课程教学的模拟器 | |
| CN206833753U (zh) | 一种计算机组成原理的实验装置 | |
| CN204946415U (zh) | 一种计算机硬件课程综合实验平台 | |
| CN103295461A (zh) | 一种用于实验的微处理器及其实验方法 | |
| CN103645936B (zh) | 一种基于设备模拟的数据卡虚拟化实现方法 | |
| CN205318279U (zh) | 一种新型的笔记本电脑 | |
| CN202042095U (zh) | 基于嵌入式开发平台的驱动系统 | |
| CN2605610Y (zh) | 单片微处理器多功能实验、测控装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170426 Termination date: 20190831 |