CN101650436B - 一种嵌入式智能声探测系统 - Google Patents

Abstract

本发明提供的是一种嵌入式智能声探测系统。其组成包括嵌入式操作系统(1)、声纳图像处理模块(4)、扩展接口(6)、PCI总线接口(9)、声纳信号模数转换模块(10)与网络接口模块(11)、连接模拟声纳信号的BNC同轴电缆(12)和连接数字声纳信号的网络电缆(13)。本发明利用高速信号处理器和嵌入式系统搭建了一种智能声探测系统，系统电路体积小、功耗低、信号处理性能高，配有多接口以实现和声纳头及控制系统之间数据和命令的传输，并支持板级扩展接口PCI总线接口以实现更高的处理能力，可实现将高分辨率成像声纳应用于水下无人潜器的自主探测。

Description

一种嵌入式智能声探测系统

(一)技术领域

本发明涉及水声探测技术和信号处理技术领域，具体涉及一种嵌入式智能声探测系统。

(二)背景技术

声波是一种水下传输各种信息的有效载体。水声探测技术是利用声波在水下的传播特性，接收水下目标发出或反射的声信号，经过信号放大处理给出目标的距离、方位等信息。随着水下机器人技术的蓬勃发展，应用于水下无人潜器的小平台声探测系统也不断地发展。对于具有自主航行与自主作业能力的智能水下机器人，其探测声纳必须具备较高的分辨率，并要在无人干预条件下完成对目标自动探测定位。而高分辨率提高了系统需要处理的数据量，复杂的信号处理与目标识别需要采用实时的多任务管理。

目前，水下声探测系统通常采用通用信号处理平台，配以通用操作系统下的显示程序供用户使用，这类系统可以实现高分辨率的探测应用，但实时性差，需要用户识别目标或进行二次开发。例如美国RESON公司生产的SeaBat6012声纳就是一个典型的前视多波束图像声纳，该系统通过监视器给出目标和水下环境情况；中国知网CNKI数据库中公开的《多波束前视声呐在潜器避障中的应用研究》中采用工业PC104处理机进行应用开发。但应用于水下无人潜器的小平台声探测系统需要实时运行，根据目标信息不断调整作业状态，以实现航行任务。与通用信号处理平台相比，高速数字信号处理器件在大吞吐量数据的实时处理方面有较大的优势。对于未知水下环境中高分辨率声图像，高速信号处理器更适合复杂的信息处理。

(三)发明内容

本发明的目的在于提供一种集成度高，功耗低，无人自动运行，具有实时处理高分辨率声纳数据能力的一种嵌入式智能声探测系统。

本发明的目的是这样实现的：

本发明的嵌入式智能声探测系统装配在水下无人潜器的电子舱中，其组成包括嵌入式操作系统1、声纳图像处理模块4、扩展接口6、PCI总线接口9、声纳信号模数转换模块10与网络接口模块11、连接模拟声纳信号的BNC同轴电缆12和连接数字声纳信号的网络电缆13；声纳信号由模数转换模块10或网络接口模块11接入声纳图像处理模块4，扩展接口6、PCI总线接口9与声纳图像处理模块4电信号互连，声纳图像处理模块4连接嵌入式操作系统1。

本发明还可以包括这样一些特征：

1、所述的嵌入式操作系统1包括：实时操作系统VxWorks内核2和板级支持包BSP 3。

2、所述的声纳图像处理模块4包括：嵌入式控制器ARM 5、可编程逻辑器件FPGA 7和高性能信号处理器DSP 8；其中，模数转换模块10与FPGA 7由电信号连接，网络接口模块11与DSP 8由电信号连接；ARM 5、FPGA 7和DSP 8由电信号相互连接；PCL总线接口9从DSP 8扩展，由电信号互连；扩展接口6从ARM5扩展，由电信号互连，是系统的控制与显示接口；VxWorks内核2和板级支持包BSP 3的工作载体是嵌入式控制器ARM 5，并烧写在ARM 5的扩展非易失存储器上。

3、所述的嵌入式控制器ARM 5包括：SDRAM114、以太网物理层芯片15、调试串口16、多媒体存储卡接口17、FLASH118和串口RS232扩展芯片19；其中，嵌入式控制器ARM 5通过外部总线接口EBI与DSP 8的主机接口HPI连接，在控制上形成主从关系；通过外部总线接口EBI与FPGA 7由电信号连接；扩展接口6由以太网物理层芯片15、调试串口16和串口RS232扩展芯片19三个接口组成。

4、所述的高性能信号处理器DSP 8包括：FL ASH220和SDRAM221；其中，DSP 8通过片上主机接口HP I与ARM 5由电信号连接；DSP 8通过片上外部存储器接口EMIFA分别与SDRAM221、FPGA 7由电信号连接；DSP 8通过外部存储器接口EMIFB分别与FLASH220、网络接口模块11由电信号连接；DSP 8通过片上PCI主从接口扩展PCL总线接口9。

5、所述的声纳信号模数转换模块10包括：分离帧同步信号22、模数转换23和放大滤波24；其中，分离帧同步信号22与FPGA 7由电信号连接；模数转换23、放大滤波24和FPGA 7由电信号依次连接。

6、所述的可编程逻辑器件FPGA 7分别与ARM 5、DSP 8和模数转换模块10的控制信号和数据信号由电信号连接。

各部分的作用说明如下：

本发明嵌入式智能声探测系统装配在水下无人潜器的电子舱中，声纳信号通过模数转换模块10或网络接口模块11接入系统，并采用BNC同轴电缆12连接模拟信号，采用标准RJ45网络电缆13连接数字信号。其中，模拟信号要经过放大滤波24和模数转换23量化为数字信号，并同时分离帧同步信号22，在FPGA 7中将每帧信号解码为图像数据；数字信号可直接供信号处理器DSP 8进行信息处理。

本发明的声纳处理模块4是整个系统的数据处理和任务控制的核心。系统以高速信号处理器DSP 8为主处理器，实现图像处理算法中大量的乘累加运算；系统的智能自动控制是基于嵌入式控制器ARM 5，加载嵌入式操作系统1实现的；FPGA7是系统控制信号线的枢纽，负责整个系统电路的控制信号线间转接与逻辑控制。其中，ARM 5通过外部总线接口EBI与DSP 8的主机接口HPI相连，使它们在电路逻辑上呈从属关系，ARM 5是主设备，而DSP 8是从设备相当于ARM 5的一个存储器。ARM 5可通过与DSP 8间的中断信号进行事件同步，从而控制图像处理进程。

本发明的扩展接口6可以实现该系统与外部控制系统间命令、信息的传输。命令与信息的交换通过与以太网物理层芯片15和串口RS232扩展芯片19连接完成，而调试串口16可以显示VxWorks 2的工作状态信息。

本发明的PCI总线接口9是该系统与其它电路板间的总线扩展接口。此总线接口与PC104处理机中PCI总线接口兼容，可直接与PC104处理机及其扩展板相连，已实现更高的处理能力。同时，可通过该总线接口与x86结构通用计算机的PCI总线连接，转化为通用计算机的一块处理卡。

本发明的工作原理是：

整个系统以嵌入式控制器ARM 5作为控制核心，嵌入式操作系统1实现系统的任务调度和自动控制。当系统运行时，声纳信号通过模数转换模块10或网络接口模块11接入系统。DSP 8不断地接收声纳数据，并进行实时声纳图像处理，给出图像中的目标距离、方位等信息。ARM 5通过与DSP 8之间的中断信号进行事件同步，获得目标信息并由嵌入式实时操作系统VxWorks 2执行任务调度，由DSP 8执行信号处理与目标识别并给出目标指令，通过扩展接口6送至水下无人潜器的主控部分。

嵌入式操作系统1与嵌入式控制器ARM 5的软硬件联合行为是实现处理算法智能化的重要手段。系统的自主探测主要是在VxWorks 2的任务调度和条件判断下完成的。其中，信号处理器DSP 8可作为一个主要程序进程供VxWorks 2调用。嵌入式实时操作系统VxWorks 2是一种灵活性高、适用范围广、可靠性高、已成功应用于许多领域的实时嵌入式系统。

DSP 8是系统核心信号处理单元，负责实现图像处理算法。其可通过调节外部输入时钟，使处理器工作在不同频率下，最高可达1GHz。图像处理算法的运算量通常较大，应用程序的设计与优化直接决定了DSP 8运行的效率，这是实现实时探测的关键。其中，利用高速DSP 8独有的汇编优化器可以采用线性汇编语言得到近似标准汇编的性能，提高开发效率；根据DSP 8内部大量的乘法器、累加器资源，对性能影响很大的程序段，使用线性汇编，提高运行效率。

本发明嵌入式智能声探测系统实现了以高速DSP 8芯片为主处理器的实时高分辨率声纳图像处理，并基于嵌入式控制器ARM 5加载嵌入式实时操作系统VxWorks 2执行智能自主控制，多接口和板级总线扩展实现了与外部系统的有效扩展。系统适用于未知水下环境中高分辨率声图像(含三维声图像)的信息处理和理解技术的应用，可将高分辨率成像声纳应用于水下无人潜器完成自主探测。

本发明的有益效果是：

1、系统实现了信号数字化、结构模块化和处理算法智能化，为高分辨率声探测提供了信息处理和目标识别的系统模块，可应用于水下无人潜器完成自主探测。

2、系统采用高速信号处理单元，可实现大数据吞吐量、高速实时处理，可实现高分辨率声纳图像的实时处理。相对于通用处理平台，该系统具有处理速度快、实时性强、稳定性好的特点。

3、嵌入式实时操作系统的应用提高了系统智能自主控制能力，可根据信号处理结果实现目标识别和自动控制，为小平台自主探测提供了有力支撑。

4、多接口和扩展PCI总线为系统提供了良好的兼容性和扩展性，可实现与模拟或数字声纳、外部控制系统的多种连接，通过板级扩展获得更高的处理能力。

(四)附图说明

图1是本发明的总体结构框图。

图2是本发明中嵌入式控制器ARM的原理结构图。

图3是本发明中信号处理器DSP的原理结构图。

图4是本发明中声纳信号模数转换模块的原理结构图。

图5是本发明中嵌入式智能声探测系统平台的电路原理图。

(五)具体实施方式

下面结合附图举例对本发明做更详细地描述：

结合图1，本发明嵌入式智能声探测系统的构成包括：嵌入式操作系统1、声纳图像处理模块4、扩展接口6、PCI总线接口9、声纳信号模数转换模块10与网络接口模块11、连接模拟声纳信号的BNC同轴电缆12和连接数字声纳信号的网络电缆13。其中，嵌入式操作系统1包括：实时操作系统VxWorks内核2和板级支持包BSP 3；声纳图像处理模块4包括：嵌入式控制器ARM 5、可编程逻辑器件FPGA 7和高性能信号处理器DSP 8。声纳信号由模数转换模块10或网络接口模块11接入系统，模数转换模块10与FPGA7由电信号连接，网络接口模块11与DSP 8由电信号连接，通过上述两个接口声纳信号最终都要转化为已知数据格式的数字信号供信号处理；ARM 5、FPGA 7和DSP 8由电信号相互连接；PCI总线接口9从DSP 8扩展，由电信号互连，它与PC104处理机中PCI总线接口兼容，可实现板级扩展；扩展接口6从ARM 5扩展，由电信号互连，是与外部主控系统的控制接口与内核状态显示接口；VxWorks内核2和板级支持包BSP 3的工作载体是嵌入式控制器ARM 5，并烧写在ARM 5的扩展非易失存储器上。

结合图1、2、3，声纳图像处理模块4是信号处理、目标识别和智能自主控制的核心单元模块。嵌入式控制器ARM 5包括：SDRAM114、以太网物理层芯片15、调试串口16、多媒体存储卡接口17、FLASH118和串口RS232扩展芯片19；高性能信号处理器DSP 8包括：FLASH220和SDRAM221；其中，嵌入式控制器ARM 5通过外部总线接口EBI与DSP 8的主机接口HPI连接，使它们在电路逻辑上呈从属关系，ARM 5是主设备，而DSP 8是从设备相当于ARM5的一个存储器；通过外部总线接口EBI与FPGA 7由电信号连接；扩展接口6由以太网物理层芯片15、调试串口16和串口RS232扩展芯片19三个接口组成；DSP 8通过片上外部存储器接口EMIFA分别与SDRAM221、FPGA 7由电信号连接；DSP 8通过外部存储器接口EMIFB分别与FLASH220、网络接口模块11由电信号连接；DSP 8通过片上PCI主从接口扩展PCI总线接口9。

结合图1、4，声纳信号模数转换模块10包括：分离帧同步信号22、模数转换23和放大滤波24；其中，分离帧同步信号22与FPGA 7由电信号连接；模数转换23、放大滤波24和FPGA 7由电信号依次连接。模拟信号要经过放大滤波24和模数转换23量化为数字信号，并同时分离帧同步信号22，在FPGA 7中将每帧信号解码为图像数据；数字信号可直接供信号处理器DSP 8进行信息处理。

结合图5，图5为嵌入式智能声探测系统平台的电路原理图，图中按器件实现的功能划分为层次电路，此图中显示了几个上层功能模块。本发明的核心信号处理器件采用的是TI公司生产的TMS320C6416T-1000，嵌入式控制器采用的是ATMEL公司的AT91RM9200，FPGA采用的是Xilinx公司的XC4VL15，模数转换芯片采用的是AD9200，网络接口模块采用的是W5100。图5中系统的地址线和数据线等总线使用粗黑线标注，其余连线均为系统的控制信号线，采用细黑线，并均与FPGA相连。

Claims (1)

1.一种嵌入式智能声探测系统，其组成包括嵌入式操作系统(1)、声纳图像处理模块(4)、扩展接口(6)、PCI总线接口(9)、声纳信号模数转换模块(10)与网络接口模块(11)、连接模拟声纳信号的BNC同轴电缆(12)和连接数字声纳信号的网络电缆(13)；其特征是：声纳信号由模数转换模块(10)或网络接口模块(11)接入声纳图像处理模块(4)，扩展接口(6)、PCI总线接口(9)与声纳图像处理模块(4)电信号互连，声纳图像处理模块(4)连接嵌入式操作系统(1)；

所述的嵌入式操作系统(1)包括：实时操作系统VxWorks内核(2)和板级支持包BSP(3)；

所述的声纳图像处理模块(4)包括：嵌入式控制器ARM(5)、可编程逻辑器件FPGA(7)和高性能信号处理器DSP(8)；其中，模数转换模块(10)与FPGA(7)由电信号连接，网络接口模块(11)与DSP(8)由电信号连接；ARM(5)、FPGA(7)和DSP(8)由电信号相互连接；PCI总线接口(9)从DSP(8)扩展，由电信号互连；扩展接口(6)从ARM(5)扩展，由电信号互连，是系统的控制与显示接口；VxWorks内核(2)和板级支持包BSP(3)的工作载体是嵌入式控制器ARM(5)，并烧写在ARM(5)的扩展非易失存储器上；

所述的嵌入式控制器ARM(5)包括：SDRAM1(14)、以太网物理层芯片(15)、调试串口(16)、多媒体存储卡接口(17)、FLASH1(18)和串口RS232扩展芯片(19)；其中，嵌入式控制器ARM(5)通过外部总线接口EBI与DSP(8)的主机接口HPI连接，在控制上形成主从关系；通过外部总线接口EBI与FPGA(7)由电信号连接；扩展接口(6)由以太网物理层芯片(15)、调试串口(16)和串口RS232扩展芯片(19)三个接口组成；

所述的高性能信号处理器DSP(8)包括：FLASH2(20)和SDRAM2(21)；其中，DSP(8)通过片上主机接口HPI与ARM(5)由电信号连接；DSP(8)通过片上外部存储器接口EMIFA分别与SDRAM2(21)、FPGA(7)由电信号连接；DSP(8)通过外部存储器接口EMIFB分别与FLASH2(20)、网络接口模块(11)由电信号连接；DSP(8)通过片上PCI主从接口扩展PCI总线接口(9)；

所述的声纳信号模数转换模块(10)包括：分离帧同步信号(22)、模数转换(23)和放大滤波(24)；其中，分离帧同步信号(22)与FPGA(7)由电信号连接；模数转换(23)、放大滤波(24)和FPGA(7)由电信号依次连接；

所述的可编程逻辑器件FPGA(7)分别与ARM(5)、DSP(8)和模数转换模块(10)的控制信号和数据信号由电信号连接。

Images