CN207037069U - 基于dbf同时多波束的天气雷达高速处理板 - Google Patents
基于dbf同时多波束的天气雷达高速处理板 Download PDFInfo
- Publication number
- CN207037069U CN207037069U CN201720524135.7U CN201720524135U CN207037069U CN 207037069 U CN207037069 U CN 207037069U CN 201720524135 U CN201720524135 U CN 201720524135U CN 207037069 U CN207037069 U CN 207037069U
- Authority
- CN
- China
- Prior art keywords
- module
- way communication
- dbf
- fpga controller
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
- Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
- Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation
Landscapes
- Optical Communication System (AREA)
Abstract
本实用新型涉及数字阵列多普勒天气雷达信号处理技术领域，特别涉及一种基于DBF同时多波束的天气雷达高速处理板。本实用新型包括集成在处理板上的FPGA控制器模块以及DSP处理器模块，所述FPGA控制器模块与DSP处理器模块之间双向通信连接，FPGA控制器模块分别与第一存储器模块、接口模块之间双向通信连接，所述DSP处理器模块与第二存储器模块之间双向通信连接；所述FPGA控制器模块分别与测试端口、时钟端口、服务器之间双向通信连接。本实用新型采用FPGA+DSP的架构，具备成本低廉、传输和处理速度快、体积小、设备量少、功能强、便于安装等多方面优点。
Description
技术领域
本实用新型涉及数字阵列多普勒天气雷达信号处理技术领域，特别涉及一种基于DBF同时多波束的天气雷达高速处理板。
背景技术
数字波束形成技术(DBF)是阵列信号处理系统的一个核心部分，其根本意义在于要在特定的方向形成一个波束图案，对基阵预采样的信号进行空域滤波，增强来自某一方位的信号，对干扰进行抑制，同时判断目标的方位。所以，波束形成技术的研究在雷达、声纳、通信等系统中显得非常重要。自适应数字波束形成(ADBF)能根据雷达工作环境或雷达工作方式的变化，快速地改变空域滤波所需的权矢量，空域滤波器的特性就会随之发生变化，使其具有自适应能力，使空间滤波器在干扰方向具有可能低的响应，而同时在目标方向保持尽可能大的响应。
全数字阵列体制的多普勒天气雷达需要同时接收几十路甚至上百路阵元通道的IQ数据送往ADBF处理板，ADBF处理后的数据需要送至服务器进行软件化信号处理，因此高速的数据传输及其互联网络是决定ADBF处理器系统性能的关键因素。由于要进行ADBF同时多波束的运算，因此硬件处理的速度也影响雷达的具体工程实现，现有的天气雷达处理板存在着通道数少，成本高、体积大的缺陷。
实用新型内容
本实用新型为了克服上述现有技术的不足，提供了一种通道数多、成本低廉、体积小的天气雷达处理板。
为实现上述目的，本实用新型采用了以下技术措施：
基于DBF同时多波束的天气雷达高速处理板包括集成在处理板上的 FPGA控制器模块以及DSP处理器模块，所述FPGA控制器模块与DSP处理器模块之间双向通信连接，FPGA控制器模块分别与第一存储器模块、接口模块之间双向通信连接，所述DSP处理器模块与第二存储器模块之间双向通信连接；
所述FPGA控制器模块分别与测试端口、时钟端口、服务器之间双向通信连接。
本实用新型还可以通过以下技术措施进一步实现。
优选的，所述第一存储器模块包括第一SRAM存储芯片、第二SRAM存储芯片、EEROM存储芯片以及千兆网芯片，所述第一SRAM存储芯片、第二SRAM 存储芯片、EEROM存储芯片、千兆网芯片均与FPGA控制器模块之间双向通信连接。
优选的，所述第二存储器模块包括SDRAM存储芯片以及FLASH存储芯片，所述SDRAM存储芯片以及FLASH存储芯片均与DSP处理器模块之间双向通信连接。
优选的，所述接口模块包括光纤接口单元、232串口线接口单元、422 差分信号线接口单元、TTL信号线接口单元，多个所述光纤接口单元、232 串口线接口单元、422差分信号线接口单元、TTL信号线接口单元均与FPGA 控制器模块之间双向通信连接。
优选的，所述测试端口包括两个SMA测试端口以及一个SMA时钟端口。
进一步的，所述FPGA控制器模块为美国Altera公司生产的EP4SGX360NF 芯片。
进一步的，所述DSP处理器模块为美国Analog Devices公司生产的 ADSP-TS201处理器。
进一步的，所述FPGA控制器模块与DSP处理器模块之间通过Link口双向通信连接。
更进一步的，所述光纤接口单元包括14路光纤通道，232串口线接口单元包括4对232串口线，422差分信号线接口单元包括4对422差分信号线， TTL信号线接口单元包括16位双向TTL信号线；14路光纤通道、4对232 串口线、4对422差分信号线、16位双向TTL信号线均与FPGA控制器模块之间双向通信连接。
本实用新型的有益效果在于：
1)、本实用新型包括集成在处理板上的FPGA控制器模块以及DSP处理器模块，DSP处理器模块采用ADSP-TS201处理器，FPGA控制器模块采用 EP4SGX360NF芯片，ADSP-TS201处理器的系统总线是同步的，EP4SGX360NF 芯片内部的乘法器数量符合自适应波束形成的要求，而且网络芯片采用的是千兆网芯片，因此数据传输效率更高，解决了多路甚至上百路阵元A/D采样之后高数据率IQ处理和传输的难题，本实用新型通过千兆以太网口将ADBF 和脉压之后的IQ数据送至服务器进行后续处理，为数字阵列多普勒天气雷达奠定勒技术基础，本实用新型采用FPGA+DSP的架构，具备成本低廉、传输和处理速度快、体积小、设备量少、功能强、便于安装等多方面优点。
值得特别指出的是：本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。
2)、所述第一存储器模块包括第一SRAM存储芯片、第二SRAM存储芯片、EEROM存储芯片，第二存储器模块包括SDRAM存储芯片以及FLASH存储芯片，因此本实用新型存储的数据量大，从而满足了大数据容量的存储要求。
附图说明
图1为本实用新型的多普勒天气雷达高速处理板组成原理框图。
图中的附图标记含义如下：
10—FPGA控制器模块 20—DSP处理器模块 30—第一存储器模块
31—第一SRAM存储芯片 32—第二SRAM存储芯片
33—EEROM存储芯片 34—千兆网芯片 40—第二存储器模块
41—SDRAM存储芯片 42—FLASH存储芯片 50—接口模块
51—光纤接口单元 52—232串口线接口单元
53—422差分信号线接口单元 54—TTL信号线接口单元
60—测试端口 70—时钟端口
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
如图1所示，一种基于DBF同时多波束的天气雷达高速处理板包括集成在处理板上的FPGA控制器模块10以及DSP处理器模块20，所述FPGA控制器模块10与DSP处理器模块20之间双向通信连接，FPGA控制器模块10分别与第一存储器模块30、接口模块50之间双向通信连接；所述接口模块50 的信号输入端连接数字阵列模块的光纤输出端，所述DSP处理器模块20与第二存储器模块40之间双向通信连接；所述FPGA控制器模块10分别与测试端口60、时钟端口70、服务器之间双向通信连接。
具体的，所述FPGA控制器模块10和DSP处理器模块20均连接60MHz 时钟晶振。
所述第一存储器模块30包括第一SRAM存储芯片31、第二SRAM存储芯片32、EEROM存储芯片33以及千兆网芯片34，所述第一SRAM存储芯片31、第二SRAM存储芯片32、EEROM存储芯片33、千兆网芯片34均与FPGA控制器模块10之间双向通信连接。
所述千兆网芯片34为100/1000M网络接口。
所述第二存储器模块40包括SDRAM存储芯片41以及FLASH存储芯片42，所述SDRAM存储芯片41以及FLASH存储芯片42均与DSP处理器模块20之间双向通信连接。
所述SDRAM存储芯片41连接60MHz时钟晶振，SDRAM存储芯片41的内存为2Gb，FLASH存储芯片42的内存为256Mb，所述第一SRAM存储芯片31、第二SRAM存储芯片32的内存为2M×36bit。
所述接口模块50包括多个光纤接口单元51、232串口线接口单元52、 422差分信号线接口单元53、TTL信号线接口单元54，多个所述光纤接口单元51、232串口线接口单元52、422差分信号线接口单元53、TTL信号线接口单元54均与FPGA控制器模块10之间双向通信连接，多个所述光纤接口单元51的信号输入端均连接数字阵列模块的光纤输出端。
所述数字阵列模块用于输出数字信号。
具体的，所述光纤接口单元51包括14路光纤通道，数据率可达3Gb/s； 232串口线接口单元52包括4对232串口线，422差分信号线接口单元53 包括4对422差分信号线，TTL信号线接口单元54包括16位双向TTL信号线；14路光纤通道、4对232串口线、4对422差分信号线、16位双向TTL 信号线均与FPGA控制器模块10之间双向通信连接，14路光纤通道的信号输入端均连接数字阵列模块的光纤输出端。
所述测试端口60包括两个SMA测试端口以及一个SMA时钟端口。
所述FPGA控制器模块10为美国Altera公司生产的EP4SGX360NF芯片，该芯片有1024个硬件乘法器模块，内部存储空间达到18579kbit，逻辑单元数达到707200LEs，同时支持多达32路光纤接口，完全能够满足此波束形成器的实现，并能利用冗余空间放置其他运算单元和控制模块。
所述DSP处理器模块20为美国Analog Devices公司生产的ADSP-TS201 处理器ADSP-TS201处理器是一款高性能的静态超标量处理器，主要结构包括并行运算、内部存储器、四指令执行、可升级性及多处理器。内部存储器大小为24Mbit，ADSP-TS201静态超标量结构使DSP每周期能够执行多达4 条指令，执行24个16位定点或者6个浮点运算。在多数情况下，ADSP-TS201 处理器具有一个两周期完全互锁的指令流水线，因此在任何情况下，当一个运算结果对于另一个操作不能使用时，DSP会自动插入一个或多个延迟周期。 ADSP-TS201处理器具有完善的总线仲裁机制，利用链路口可在处理器间实现无缝连接的原则，实现单电路板内或者板间的信号通信。支持32、40位浮点运算以及8、16、32、64位定点处理。
所述FPGA控制器模块10与DSP处理器模块20之间通过Link口双向通信连接。
数字阵列模块包括16个阵元，当I/Q为16bit时，在光纤传输编码为 8bit/10bit格式，因此其数据率为4M×20bit×2×16＝2.56Gbit/s，每根光纤传输速率可达2.56Gbit/s，因此数据传输没有问题。对于128个阵元通道，则需要8根光纤实现数据接收。
本实用新型在使用时，可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本实用新型的工作原理进行描述，但是必须指出的是：与本实用新型相配合的软件不是本实用新型的创新部分，也不是本实用新型的组成部分。
在工作模式下，FPGA控制器模块10接收来自光纤接口单元51的IQ数据，完成ADBF运算后，将IQ数据通过Link口发送给DSP处理器模块20，由DSP处理器模块20完成脉冲压缩，DSP处理器模块20将数据通过总线按 Fr存储在SDRAM存储芯片41中，在一个CPI计算完成后，通过Link口将数据发送给FPGA控制器模块10，FPGA控制器模块10通过千兆网芯片34将结果数据发送给终端。
在接收校正模式下，FPGA控制器模块10接收来自光纤接口单元51IQ 数据，将数据通过Link口发送给DSP处理器模块20，由DSP处理器模块20 完成128路接收校正系数的运算，DSP处理器模块20将接收校正系数发送给 FPGA控制器模块10，由FPGA控制器模块10将接收校正系数保存在EEROM 存储芯片33中，作为下一次开机的初始化值，FPGA控制器模块10同时将校正系数通过千兆网芯片34发送给终端。
在发射校正模式下，FPGA控制器模块10接收来自光纤接口单元51的 IQ数据，将数据通过Link口发送给DSP处理器模块20，由DSP处理器模块 20完成128路发射校正系数的运算，DSP处理器模块20将发射校正系数发送给FPGA控制器模块10，由FPGA控制器模块10将发射校正系数保存在 EEROM存储芯片33中，作为下一次开机的初始化值，FPGA控制器模块10同时将校正系数通过光纤接口单元51发送给T/R组件和通过千兆网芯片34发送给终端。
Claims (9)
1.基于DBF同时多波束的天气雷达高速处理板，其特征在于：包括集成在处理板上的FPGA控制器模块(10)以及DSP处理器模块(20)，所述FPGA控制器模块(10)与DSP处理器模块(20)之间双向通信连接，FPGA控制器模块(10)分别与第一存储器模块(30)、接口模块(50)之间双向通信连接，所述DSP处理器模块(20)与第二存储器模块(40)之间双向通信连接；
所述FPGA控制器模块(10)分别与测试端口(60)、时钟端口(70)、服务器之间双向通信连接。
2.如权利要求1所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述第一存储器模块(30)包括第一SRAM存储芯片(31)、第二SRAM存储芯片(32)、EEROM存储芯片(33)以及千兆网芯片(34)，所述第一SRAM存储芯片(31)、第二SRAM存储芯片(32)、EEROM存储芯片(33)、千兆网芯片(34)均与FPGA控制器模块(10)之间双向通信连接。
3.如权利要求2所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述第二存储器模块(40)包括SDRAM存储芯片(41)以及FLASH存储芯片(42)，所述SDRAM存储芯片(41)以及FLASH存储芯片(42)均与DSP处理器模块(20)之间双向通信连接。
4.如权利要求3所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述接口模块(50)包括光纤接口单元(51)、232串口线接口单元(52)、422差分信号线接口单元(53)、TTL信号线接口单元(54)，多个所述光纤接口单元(51)、232串口线接口单元(52)、422差分信号线接口单元(53)、TTL信号线接口单元(54)均与FPGA控制器模块(10)之间双向通信连接。
5.如权利要求4所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述测试端口(60)包括两个SMA测试端口以及一个SMA时钟端口。
6.如权利要求1～5任一项所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述FPGA控制器模块(10)为美国Altera公司生产的EP4SGX360NF芯片。
7.如权利要求6所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述DSP处理器模块(20)为美国Analog Devices公司生产的ADSP-TS201处理器。
8.如权利要求7所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述FPGA控制器模块(10)与DSP处理器模块(20)之间通过Link口双向通信连接。
9.如权利要求4所述的基于DBF同时多波束的天气雷达高速处理板，其特征在于：所述光纤接口单元(51)包括14路光纤通道，232串口线接口单元(52)包括4对232串口线，422差分信号线接口单元(53)包括4对422差分信号线，TTL信号线接口单元(54)包括16位双向TTL信号线；14路光纤通道、4对232串口线、4对422差分信号线、16位双向TTL信号线均与FPGA控制器模块(10)之间双向通信连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720524135.7U CN207037069U (zh) | 2017-05-12 | 2017-05-12 | 基于dbf同时多波束的天气雷达高速处理板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720524135.7U CN207037069U (zh) | 2017-05-12 | 2017-05-12 | 基于dbf同时多波束的天气雷达高速处理板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207037069U true CN207037069U (zh) | 2018-02-23 |
Family
ID=61479671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720524135.7U Expired - Fee Related CN207037069U (zh) | 2017-05-12 | 2017-05-12 | 基于dbf同时多波束的天气雷达高速处理板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207037069U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108572351A (zh) * | 2018-06-19 | 2018-09-25 | 北京星际联盟科技有限公司 | 一种用于雷达系统的通信服务器 |
| CN109617607A (zh) * | 2018-12-19 | 2019-04-12 | 贵州航天电子科技有限公司 | 一种模板相控阵导引头数字波束形成处理器 |
| CN110940954A (zh) * | 2019-12-02 | 2020-03-31 | 西安电子工程研究所 | 一种基于fpga的二维数字波束形成方法 |
-
2017
- 2017-05-12 CN CN201720524135.7U patent/CN207037069U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108572351A (zh) * | 2018-06-19 | 2018-09-25 | 北京星际联盟科技有限公司 | 一种用于雷达系统的通信服务器 |
| CN109617607A (zh) * | 2018-12-19 | 2019-04-12 | 贵州航天电子科技有限公司 | 一种模板相控阵导引头数字波束形成处理器 |
| CN110940954A (zh) * | 2019-12-02 | 2020-03-31 | 西安电子工程研究所 | 一种基于fpga的二维数字波束形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207037069U (zh) | 基于dbf同时多波束的天气雷达高速处理板 | |
| WO2020258529A1 (zh) | 一种基于bnrp的可配置并行通用卷积神经网络加速器 | |
| US11333759B2 (en) | Embedded processor-based three-dimensional acoustic imaging real-time signal processing device | |
| CN101625412A (zh) | 基于多fpga并行处理的海底三维声纳图像成像系统 | |
| CN101089840A (zh) | 基于多fpga的矩阵乘法并行计算系统 | |
| WO2023279737A1 (zh) | 一种多约束毫米波车载mimo雷达天线阵列设计方法与装置 | |
| CN104331008B (zh) | 基于dbf的多普勒天气雷达的小型化高速处理板的处理方法 | |
| CN110222307A (zh) | 基于fpga的实对称矩阵的特征值分解的并行实现方法 | |
| US20230036414A1 (en) | Neural network acceleration circuit and method | |
| CN106450761A (zh) | 基于fpga的集中式相控阵列波束控制装置 | |
| US20230132724A1 (en) | Broadcast adapters in a network-on-chip | |
| CN101403791B (zh) | 基于快速实时空间谱估计超分辨测向装置的测向方法 | |
| CN204178184U (zh) | 基于dbf的多普勒天气雷达的小型化高速处理板 | |
| CN104914436A (zh) | 基于魂芯一号的通用天气雷达信号处理器及处理三脉冲信号的方法 | |
| CN104898775A (zh) | 计算装置、存储装置、网络交换设备及计算机体系架构 | |
| US20230128421A1 (en) | Neural network accelerator | |
| CN103957473A (zh) | 一种数据中心服务器互联系统、构建与寻址方法、以及机柜 | |
| CN109741237B (zh) | 大规模图像数据处理系统及方法 | |
| CN104035913A (zh) | 基于高性能bw100芯片的sar并行处理方法及装置 | |
| CN110940954A (zh) | 一种基于fpga的二维数字波束形成方法 | |
| CN115576230A (zh) | 一种应用于水下探测的基于波束形成的硬件加速方法 | |
| CN103217681A (zh) | 一种树形拓扑机构多处理器声纳信号处理装置及方法 | |
| CN116506359A (zh) | 一种数据传输系统、方法及相关设备 | |
| EP1340162B1 (en) | Optical signal processing arrangement | |
| CN103647590B (zh) | 一种相控阵天线收发隔离度的确定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180223 Termination date: 20210512 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |