CN103151454B - 存储元件和存储设备 - Google Patents

存储元件和存储设备 Download PDF

Info

Publication number
CN103151454B
CN103151454B CN201210487182.0A CN201210487182A CN103151454B CN 103151454 B CN103151454 B CN 103151454B CN 201210487182 A CN201210487182 A CN 201210487182A CN 103151454 B CN103151454 B CN 103151454B
Authority
CN
China
Prior art keywords
layer
accumulation layer
memory element
accumulation
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210487182.0A
Other languages
English (en)
Other versions
CN103151454A (zh
Inventor
山根阳
山根一阳
细见政功
大森广之
别所和宏
肥后丰
浅山彻哉
内田裕行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103151454A publication Critical patent/CN103151454A/zh
Application granted granted Critical
Publication of CN103151454B publication Critical patent/CN103151454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了存储元件和存储设备。存储元件包括分层结构以及负热膨胀材料层。分层结构包括存储层、磁化固定层和中间层。存储层具有磁化方向随着信息而改变的、与膜面垂直的磁化性，并包括具有正磁致伸缩常数的磁性层。通过沿着分层结构的层叠方向施加电流来改变磁化方向，以在存储层中记录信息。磁化固定层具有与膜面垂直的磁化性，并成为存储层中存储的信息的基础。中间层由非磁性材料形成，并设置在存储层与磁化固定层之间。

Description

存储元件和存储设备
技术领域
本发明涉及具有多个磁性层并使用自旋磁矩磁化翻转来进行记录的存储元件和存储设备。
背景技术
随着从移动终端到大容量服务器的各种信息设备的迅速发展，已经在诸如构成设备的存储元件和逻辑元件之类的元件当中追求进一步高性能的改善，例如更高的集成度、速度的升高和更低的功耗。具体而言，半导体非易失性存储器已经得到了显著进步，并且作为大容量文档存储器，闪存已经以替代硬盘的速度得到广泛应用。此外，FeRAM(铁电随机存取存储器)、MRAM(磁随机存取存储器)、PCRAM(相变随机存取存储器)等的发展已经得到进步，作为当前通用的NOR闪存、DRAM等的替代，从而将其用于代码存储或工作存储器。这些装置的一部分已经投入实际使用。
其中，MRAM使用磁性材料的磁化方向执行数据存储，使得得到高速和近乎无限次(1015次以上)的复写，因此已经在诸如工业自动化和航空之类的领域得到使用。由于其高速工作和可靠性，预计在不远的将来，MRAM将用于代码存储或工作存储器。但是，MRAM具有与降低功耗和提高容量相关的挑战。这是由于MRAM的记录原理(即，使用由互连部产生的电磁场来翻转磁化的方法)导致的问题。
作为解决此问题的方法，正在考虑的是不使用电磁场的记录方法，即磁化翻转方法。具体而言，已经积极地进行了对自旋磁矩磁化翻转的研究(例如，见日本未经审查的专利申请公开2003-17782和2008-227388，美国专利号6,256,223，Physical Review B，54，9353(1996)，Journal ofMagnetism以及Magnetic Materials，159，Ll(1996)，NatureMaterials.，5，210(2006))。
与MRAM相似，使用自旋磁矩磁化翻转的存储元件通常包括MTJ(磁性隧道连接)。
此构造利用了如下现象：当经过沿着任意方向固定的磁性层的自旋极化电子进入另一自由(方向不固定)磁性层时，磁矩(所谓“自旋转移矩”)施加到磁性层，并且当具有预定阈值以上的电流流动时，自由磁性层被翻转。通过改变电流极性来执行0/1的复写。
在具有约0.1μm规模的存储元件的情况下，用于翻转的电流的绝对值是1mA以下。此外，因为此电流值与元件体积成比例，所以缩放成为可能。此外，由于不需要在MRAM中为产生记录电磁场所需的字线，所以具有单元结构变得简单的优点。
此后，利用自旋磁矩磁化翻转的MRAM将称为自旋磁矩磁性随机存取存储器(ST-MRAM)。自旋磁矩磁化翻转也称为自旋注入磁化翻转。对于作为非易失性存储器的ST-MRAM寄予厚望，其能够实现更低的功耗和更大的容量，同时维持其中可以执行高速和近似无限次的复写的MRAM的优点。
发明内容
在MRAM中，写入互连部(字线和位线)与存储元件分离地布置，并且通过向写入互连部施加电流而产生的电磁场来写入(记录)信息。因此，为写入所需的电流能够有效地流入写入互连部。
另一方面，在ST-MRAM中，必要的是，流向存储元件的电流引发自旋磁矩磁化翻转来翻转存储层的磁化方向。
通过以此方式直接向存储元件施加电流来写入(记录)信息。为了选择进行写入的存储单元，存储元件连接到选择晶体管以构成存储单元。在此情况下，流向存储元件的电流受到能够流向选择晶体管的电流量的限制，即受到选择晶体管的饱和电流的限制。
因此，需要以等于或小于选择晶体管的饱和电流的电流来执行写入，并且公知的是，晶体管的饱和电流随着小型化而减小。为了使得ST-MRAM小型化，需要提高自旋转换效率，并且减小流向存储元件的电流。
此外，需要确保较高的大磁致电阻变化率以放大读取信号。为了实现此目的，有效地采用上述MTJ结构，即，将存储元件构造为使得与存储层进行接触的中间层被用作通道绝缘层(通道阻挡层)。
在通道绝缘层被用作中间层的情况下，流向存储元件的电流量受到限制，以防止通道绝缘层发生绝缘击穿。即，从对于存储元件的反复写入的可靠性而言，为自旋磁矩磁化翻转所需的电流必须受到限制。
为自旋磁矩磁化翻转所需的电流也称为翻转电流、存储电流等。
此外，因为基准信号ST-MRAM是非易失性存储器，需要稳定地存储通过电流写入的信息。即，需要确保相对于存储层的磁化的热波动的稳定性(热稳定性)。
在不能确保存储层的热稳定性的情况下，翻转的磁化方向可能由于热(工作环境的温度)而再次翻转，并且这导致写入错误。
ST-MRAM中的存储元件的优势在于与现有技术的MRAM相比的缩放性，即，优势在于如上所述就记录电流值而言存储层的体积可以较小。但是，在体积较小时，只要其他特性相同，则热稳定性会劣化。
随着ST-MRAM的容量增长的继续，存储元件的体积变得更小，使得确保热稳定性极为重要。
因此，在ST-MRAM的存储元件中，热稳定性是显著重要的特征，需要以使得即使在体积减小时也确保其热稳定性的方式来设计存储元件。
换言之，为了提供作为非易失性存储器的ST-MRAM，为自旋磁矩磁化翻转所需的翻转电流被减小为不超过晶体管的饱和电流或不突破通道阻挡。此外，需要确保热稳定性以保存写入信息。但是，通过磁性材料的自然属性，存在随着周围环境温度升高热稳定性固有地不利降低的问题。
期望提供作为ST-MRAM的存储元件，其确保不依赖于环境温度的热稳定性。
根据本发明的实施例，提供了一种存储元件，包括：
分层结构，包括：
存储层，其具有磁化方向随着信息而改变的、与膜面垂直的磁化性；
磁化固定层，其具有与膜面垂直的磁化性，并成为所述存储层中存储的信息的基础；以及
中间层，其由非磁性材料形成，并设置在所述存储层与所述磁化固定层之间。通过沿着所述分层结构的层叠方向施加电流来改变所述磁化方向，以在所述存储层中记录信息。此外，存储层包括具有正磁致伸缩常数的磁性层。除了分层结构之外，还布置有负热膨胀材料层。
根据本发明的实施例的一种存储设备包括依赖于磁性材料的磁化状态保存信息的存储元件，以及彼此相交的两种互连部。存储元件是具有上述结构的一种，并布置在两种互连部之间。通过两种互连部，沿着层叠方向的电流流向存储元件。
根据本发明的实施例的存储元件包括依赖于磁性材料的磁化状态而保存信息的存储层，以及经由中间层形成在存储层上的磁化固定层。通过利用由沿着层叠方向流动的电流引发的自旋磁矩磁化翻转来使存储层的磁化翻转，来记录信息。因此，当电流沿着层叠方向施加时，可以记录信息。因为存储层是垂直磁化膜，所以可以减小为翻转存储层的磁化方向所需的写入电流值。
同时，由于垂直磁化膜的较强的磁性各向异性能量，即使在具有较小体积的存储层中也可以充分提供热稳定性。此外，热稳定性可以在室温以上的温度情况下保持较高。
由于磁性材料的自然属性，热稳定性随着环境温度升高而降低。因此，在实施例中设置随着温度升高而收缩的负热膨胀材料层。
当垂直磁化磁性材料在平面方向上受到拉动时，其抗磁力增大。当温度升高时，存储层的抗磁力减小且其热稳定性降低。另一方面，负热膨胀材料层收缩而拉动存储层，从而增大抗磁力。因此，抗磁力较小程度地减小，可以维持热稳定性而不会显著降低。
此外，根据本发明的实施例的存储设备，电流沿着层叠方向通过两种互连部流向存储元件而引发自旋转换。因此，当电流沿着沿着层叠方向通过两种互连部流向存储元件时，可以通过自旋转矩磁化翻转来记录信息。
此外，可以不依赖于环境温度而充分保持存储层的热稳定性，从而可以稳定地保存记录在存储元件中的信息，存储设备可以小型化，可以增强可靠性，并可以降低能耗。
根据本发明的实施例，提供了一种存储元件，在室温以上的温度情况下具有较高的垂直磁化各向异性。因此，因为作为信息保存容量的热稳定性可以得到充分确保，所以在较宽的范围内构造具有良好平衡属性的存储元件。
因此，可以避免操作误差，并可以充分提供存储元件的操作裕量。因此，可以实现以较高的可靠性稳定工作的存储器。
还可以在写入存储元件时减小写入电流并降低功耗。
结果，可以降低整个存储设备的功耗。
考虑如附图所示的本发明的最佳实施方式的以下详细说明，本发明的这些和其他目的、特征和优点将变的更加清楚。
附图说明
图1是根据本发明的实施例的存储设备的解释图；
图2是根据实施例的存储设备的剖视图；
图3是根据实施例的存储设备的剖视图；
图4A至图4C分别是根据实施例的存储元件的具体示例的解释图；
图5A至图5C分别是根据实施例的存储元件的具体示例的解释图；
图6是根据实施例的样本的分层结构的解释图；
图7A至图7D分别是实验样本的分层结构的解释图；
图8是测得的各实验样本的环境温度热稳定性指标KV/kBT与温度之间关系的图；并且
图9A和图9B分别是实施例应用于磁头的解释图。
具体实施方式
将按照以下顺序说明本发明的实施例。
＜1.根据实施例的存储元件的结构＞
＜2.根据实施例的存储元件的一般说明＞
＜3.实施例的具体结构＞
＜4.实验＞
＜5.可选例＞
＜1.根据实施例的存储发备的结构＞
首先，将描述根据本发明的实施例的存储设备的结构。
图1和图2分别示出了根据实施例的存储设备的示意图。图1是立体图，且图2是剖视图。
如图1所示，在根据实施例的存储设备中，能够取决于磁化状态来保存信息的包括ST-MRAM的存储元件3被布置在彼此垂直的两种地址互连部(例如，子线和位线)的交点附近。
换言之，构成用于选择各存储设备的选择晶体管的漏极区域8、源极区域7和栅极电极1在由隔离层2隔离的部分处形成在半导体衬底10(例如硅衬底)中。它们当中，栅极电极1还用作沿着图1中的前后方向延伸的地址互连部(字线)。
漏极区域8与图1中的左右选择晶体管共同地形成，并且互连部9连接到漏极区域8。
具有通过自旋磁矩磁化翻转来翻转磁化方向的存储层的存储元件3被布置在源极区域7与位线6(其布置在上侧)之间，并沿着图1中的左右方向延伸。存储元件3被构造有例如磁性通道结元件(MTJ元件)。
如图2所示，存储元件3具有两个磁性层15和17。在两个磁性层15和17中，一个磁性层被设定为其中磁化方向M15固定的磁化固定层15，另一个磁性层被设定为其中磁化方向M17改变的自由磁化层，即存储层17。
此外，存储元件3分别通过上下接触层4连接到各位线6和源极区域7。
以此方式，当竖直方向上的电流通过两种地址互连部1和6施加到存储元件3时，能够通过自旋磁矩磁化翻转来翻转存储层17的磁化方向M17。
在这样的存储设备中，需要以等于或小于选择晶体管的饱和电流的电流来执行写入，并且公知的是晶体管的饱和电流随着小型化而减小。为了使存储设备小型化，期望提高自旋转换效率并可以减小流向存储元件3的电流。
此外，需要确保较高的磁致电阻改变率来放大读取信号，从而实现此目的，采用上述MTJ结构是有效的，即，将存储元件3构造为使得中间层被用作两个磁化层15和17之间的通道绝缘层(通道阻挡层)是有效的。
在通道绝缘层被用作中间层的情况下，流向存储元件3的电流量受到限制，以防止通道绝缘层的绝缘击穿的发生。即，从确保相对于存储元件3的反复写入的可靠性的观点，期望限制为自旋磁矩磁化转换所需的电流。为自旋转矩磁化翻转所需的电流也被称为翻转电流、存储电流等。
此外，因为存储设备是非易失性存储设备，需要稳定地存储通过电流写入的信息。即，需要确保相对于存储层的磁化中的热波动的稳定性(热稳定性)。
在不确保存储层的热稳定性的情况下，由于热(工作环境中的温度)可以使翻转磁化方向再次翻转，这导致写入错误。
存储设备中的存储元件3(ST-MRAM)与现有技术MRAM相比的优势在于缩放性，即优势在于存储层的体积可以较小。但是，当体积较小时，只要其他特性相同，则热稳定性会劣化。
当ST-MRAM的容量增大继续时，存储元件3的体积变得更小，使得确保热稳定性极为重要。
因此，在ST-MRAM的存储于那件3中，热稳定性是非常重要的特征，并且有必要以使得即使在体积减小时仍然保持热稳定性的方式来设计存储元件。
＜2.根据实施例的存储元件的一般说明＞
然后，将说明根据实施例的存储元件3的一般说明。
根据实施例的存储元件3通过上述自旋转矩磁化翻转来使存储层的磁化方向翻转来记录信息。
存储层由包括铁磁层的磁性材料构成，并依赖于磁性材料的磁化状态(磁化方向)保存信息。
存储元件3具有例如图3所示的分层结构，并包括作为至少两个铁磁层的存储层17和磁化固定层15，以及布置在两个磁性层之间的中间层16。
存储层17具有与膜面垂直的磁化性，其中磁化方向随着信息而改变。
磁化固定层15具有与膜面垂直的磁化性，并成为存储层17中存储的信息的基础。
中间层16由非磁性材料形成，并设置在存储层17与磁化固定层15之间。
通过将自旋极性离子沿着具有存储层17、中间层16和磁化固定层15的分层结构的层叠方向注入，存储层17的磁化方向改变，从而信息存储在存储层17中。
这里，将简化说明自旋磁矩磁化翻转。
对于电子，对于自旋角动量存在两个值。自旋状态被临时界定为上和下。上自旋和下自旋电子的数量在非磁性材料中相同。但是，上自旋和下自旋电子数量在铁磁材料中不同。在ST-MRAM的两个铁磁层(即，磁化固定层15和存储层17)中，将对各层的磁力矩的方向沿着相反方向、且电子从磁化固定层15向存储层17移动的情况进行说明。
磁化固定层15是通过高抗磁力将磁力矩的方向固定的固定磁化层。
通过磁化固定层15的电子是自旋极化的，即，上自旋和下自旋电子的数量不同。当作为非磁性层的中间层16的厚度充分薄时，电子到达另一磁性材料，即，存储层17借助于经过磁化固定层15减轻自旋极性，并且在非极性材料中电子变为通常的无极性状态(上自旋和下自旋电子的数量相同)。
存储层17中自旋极化的符号倒转，使得电子的一部分翻转以降低系统能量，即，自旋角动量的方向改变。此时，系统的整体角动量需要守恒，使得与由电子(其方向已经改变)引起的总角动量改变相等的反作用也被施加到存储层17的磁力矩。
在电流(即，每单位时间通过的电子的数量)较小的情况下，方向改变的电子的总数量变得较小，使得存储层17的磁力矩中发生的角动量的变化变得较小，但是当电流增大时，可以在单位时间内施加角动量的更大改变。
角动量的时间改变是转矩，并且当转矩超过阈值时，存储层17的磁力矩开始进动，并由于其要稳定的单轴各向异性而转动180度。即，发生从相反方向向相同方向的翻转。
当磁化方向处于相同方向，并且使得电子相反地从存储层17向磁化固定层15流动时，电子接着在磁化固定层15处反射。当反射并自旋翻转的电子进入存储层17时，转矩被施加，并且磁力矩翻转为相反方向。但是，此时，为引起翻转所需的电流量大于从相反方向向相同方向翻转的情况。
磁力矩从相同方向向相反方向的翻转难以直观理解，但是可以考虑，磁化固定层15固定，使得磁力矩不翻转，并且存储层17翻转以使整个系统的角动量逆转。因此，通过从磁化固定层15向存储层17或沿着其相反方向施加具有预定阈值以上的电流，来实现0/1的记录，这对应于各个极性。
通过使用与现有技术中的MRAM相似的磁致电阻效应来执行信息的读取。即，如上述记录的情况，电流沿着与膜面垂直的方向施加。然后，利用其中由元件表现的电阻取决于存储层17的磁力矩是与磁化固定层15的磁力矩相同还是相反方向而改变的现象。
用于磁化固定层15与存储层17之间的中间层16的材料可以是金属材料或绝缘材料，但是绝缘材料可以用于中间层以获得相对较高的读取信号(电阻改变率)，并通过相对较低的电流实现记录。此时的元件被称为铁磁通道结(磁性通道结：MTJ)元件。
为通过自旋转矩磁化翻转使磁性层的磁化方向逆转所需的电流的阈值Ic取决于磁性层的磁化的易磁化轴是面内方向还是垂直方向而不同。
虽然根据实施例的存储元件具有垂直磁化，但是在现有技术中的具有面内磁化的存储器中，用于使磁性层的磁化方向翻转的翻转电流由Ic para表示。当方向从相同方向向相反方向翻转时，等式成立，Ic_para＝(A·α·Ms·V/g(0)/P)(Hk+2πMs)。当方向从相反方向向相同方向翻转时，等式成立，Ic_para＝-(A·α·Ms·V/g(π)/P)(Hk+2πMs)。
相同方向和相反方向基于磁化固定层的磁化方向来表明存储层的磁化方向，并还分别称为平行方向和非平行方向。
另一方面，在根据实施例具有垂直磁化的垂直存储元件中，翻转电流由Ic perp表示。当方向从相同方向向相反方向翻转时，等式成立，Ic_perp＝(A·α·Ms·V/g(0)/P)(Hk-4πMs)。当方向从相反方向向相同方向翻转时，等式成立，Ic_perp＝-(A·α·Ms·V/g(π)/P)(Hk-4πMs)，其中A表示常数，α表示阻尼常数，Ms表示饱和磁化，P表示自旋极性、g(0)和g(π)分别表示与沿着相同方向和相反方向传递到另一磁性层的自旋磁矩的效率对应的系数，并且Hk表示磁性各向异性。
在各方程中，当将处于垂直磁化类型的项(Hk-4πMs)与处于面内磁化类型的项(Hk+2πMs)相比时，可以理解，垂直磁化类型适于减小记录电流。
这里，切换电流Ic0和热稳定性指标Δ之间的关系由以下[方程1]表示
其中e表示电子电荷，η表示自旋注入效率，带横线的h表示约化普朗克常数，α表示阻尼常数，kB表示玻尔兹曼常数，并且T表示温度。
根据实施例，存储元件包括能够取决于磁化状态保存信息的磁性层(存储层17)，以及其中磁化方向固定的磁化固定层15。
存储元件必须保存写入信息以发挥存储器的功能。保存信息的能力指标是热稳定性指标Δ(＝KV/kBT)。Δ由(方程2)表示。
其中Hk表示有效各向异性磁场，kB表示玻尔兹曼常数，T表示温度，Ms表示饱和磁化量，V表示存储层的体积，并且K表示各项异性能量。
有效各项异性磁场Hk受到形状磁性各向异性(shape magneticanisotropy)、感生磁性各项异性、晶体磁性各向异性等的影响。假定单一域相干旋转模型，Hk将等于抗磁力。
热稳定性系数Δ和电流的阈值Ic通常具有折中关系。因此，为了维持存储器特性，折中通常成为问题。
在实践中，在具有例如2nm厚度的存储层17和100nm直径的平面图案的圆形TMR元件中，改变存储层的磁化状态的电流的阈值是约数百μA。
相反，在用于利用电磁场翻转磁化的现有技术的MRAM中，写入电流超过数mA。
因此，在ST-MRAM中，如上所述，写入电流的阈值变得充分小。可以有效地降低集成电路的能耗。
此外，因为通常在现有技术的MRAM中使用的用于产生电磁场的互连部不再需要，所以ST-MRAM就集成度而言优于现有技术中的MRAM。
当引发自旋转矩磁化翻转时，电流直接施加到存储元件中以写入(记录)信息。为了选择进行写入的存储单元，存储元件连接到选择晶体管以构造存储单元。
在此情况下，流向存储元件的电流受到能够流向选择晶体管的电流量(即，选择晶体管的饱和电流)的限制。
为了减小记录电流，如上所述，理想地使用垂直磁化类型。此外，垂直磁化类型通常可以比面内磁化类型提供更高的磁化各向异性，因此优势在于Δ保持得更高。
具有垂直各向异性的磁性材料的示例包括稀土-过渡金属合金(例如TbCoFe)、金属多层膜(例如Co/Pd多层膜)、有序合金(例如FePt)、利用氧化物与磁性金属(例如Co/MgO)之间的界面磁性各项异性的那些材料等。当稀土-过渡金属合金通过受热而熔融并结晶时，垂直磁化各项异性丢失，因此稀土-过渡金属合金作为ST-MRAM材料并不理想。
还公知的是，金属多层膜也在受热时熔融，并且垂直磁性各项异性劣化。因为当多层膜具有面心立方(111)取向时垂直磁性各项异性得到增强，所以难以实现为包括MgO以及与MgO相邻布置的Fe、CoFe和CoFeB的高极化层所需的(001)取向。因此，不引起上述问题。然而，L10有序合金在制造期间必须在500℃以上的充分高温下加热，或者在制造之后通过在500℃以上的高温下加热来使得原子规则排列。这可能引起不起望的熔融或者在诸如通道阻挡之类的层叠膜的其他部分中的界面粗糙度的增大。
相反，利用界面磁性各项异性的材料(即，包括作为通道阻挡的MgO和层叠在其上的Co或Fe材料的材料)几乎不会引起任何上述问题，因此高度预期作为ST-MRAM的存储材料。
如上所示(方程2)，热稳定性指标KV/kBT由有效各向异性磁场Hk表示。通常，当使用相同的存储层时，有效各向异性磁场Hk和抗磁力Hc具有对应关系，由此抗磁力Hc的增大意味着有效各向异性磁场Hk的增大。
通常，存储层的抗磁力Hc MTJ随着环境温度升高而减小。
随着环境温度升高，热稳定性指标KV/kBT可能不期望地低于在室温下获得的值。
因此，随着环境温度升高，难以使ST-MRAM稳定地工作。为了解决此问题，本发明人已经发明了存储元件，包括：
分层结构，包括：
存储层，其具有磁化方向随着信息而改变的、与膜面垂直的磁化性，并包括具有正磁致伸缩常数的磁性层，通过沿着所述分层结构的层叠方向施加电流来改变所述磁化方向，以在所述存储层中记录信息；
磁化固定层，其具有与膜面垂直的磁化性，并成为所述存储层中存储的信息的基础；以及
中间层，其由非磁性材料形成，并设置在所述存储层与所述磁化固定层之间；以及
负热膨胀材料层。
这里，负热膨胀材料是其体积随着问题升高而减小的材料。相反，其体积随着温度升高而增大的材料是正热膨胀材料。
当通过外应力等增加扭曲时，在ST-MRAM中使用的存储层17的抗磁力Hc由以下(方程3)表示：
其中Hc MJT表示存储层的固有抗磁力Hc，λ表示存储层中的材料的磁致伸缩常数，α表示沿着磁化的易磁化轴(方向垂直于存储层的膜面)在存储层中的应力(正值表示拉伸应力，并且负值表示压缩应力)，并且A表示常数。
以上方程3中的第一右侧项是存储层17中材料的特征值，并由MTJ中的材料确定。以上方程3中的第二右侧项是归功于存储层的内应力的值，并可以通过MTJ中的周围材料的扭曲而改变。
一般而言，当环境温度升高时，物质膨胀(正热膨胀)。相反，特殊的材料系统在室温以上的特定温度范围内收缩(负热膨胀)。
换言之，取决于磁阻常数的符号，当存储层17具有正磁阻常数时，拉伸应力所施加的负热膨胀材料被布置在与从与通道阻挡相反侧接触存储层17的层相邻的材料上。以此方式，可以抑制由于环境温度的升高引起的热稳定性的降低。
根据实施例，存储层17基于具有正磁阻常数的Co-Fe-B。如图3所示，负热膨胀材料层被包含在覆层18中。
虽然由界面磁性各向异性导致的垂直磁性各向异性被认为是由将氧化物中包含的氧与界面处的Co或Fe的键合而造成，但是存在如下问题：与有序合金所表现的晶体磁性各向异性、稀土所表现的单离子各向异性相比，各向异性能量自身较小，并随着磁性层变厚而减小。
为了解决此问题，本发明人已经发现，将氧化物布置在磁性金属的两侧，氧化物与磁性金属之间的界面的数量增多，从而提高存储层17的垂直磁性各向异性。
例如，通过采用包括至少一个层叠结构的分层结构，可以增强存储层17的各向异性，其中所述层叠结构具有衬底/下层14/磁化固定层15/中间层16(由氧化物形成的通道阻挡层)/存储层17/盖层，并且其中至少界面由氧化物形成。
换言之，通过采用包括至少一个层叠结构(其中氧化物层、Co-Fe-B磁性层和非磁性层(非磁性添加剂材料)层叠)的分层结构，可以提高存储层17的各向异性。
考虑到选择晶体管的饱和电流值，作为存储层17与磁化固定层15之间的非磁性中间层16，使用包括绝缘材料的通道绝缘层来构造磁性通道结(MTJ)元件。
通过使用通道绝缘层来构造磁性通道结(MTJ)元件，使得可以相比通过使用非磁性导体层构造巨磁阻效应(GMR)元件的情况相比，让高磁阻改变率(MR率)更高，因此可以提高读取信号强度。
具体而言，当将氧化镁(MgO)作为绝缘层用作中间层16的材料时，可以使磁阻改变率(MR率)较高。
此外，通常，自旋转换效率取决于MR率，并且当MR率较高时，自旋转换效率提高，因此可以降低磁化翻转电流强度。
因此，当将氧化镁用作通道绝缘层的材料并使用存储层17时，可以降低由自旋磁矩磁化翻转进行的写入阈值电流，因此可以用小电流执行信息的写入(记录)。此外，可以提高读取信号强度。
以此方式，可以通过确保MR率(TMR率)来减小由自旋磁矩磁化翻转进行的写入阈值电流，并可以用小电流来执行信息的写入(记录)。此外可以提高读取信号强度。
如上所述，在通道绝缘层由氧化镁(MgO)形成时，期望MgO膜结晶化并且晶体取向保持在(001)方向。
在此实施例中，除了氧化镁形成的构造之外，布置在存储层17与磁化固定层15之间的中间层16(通道绝缘层)可以通过例如使用各种绝缘材料、电介质材料和半导体来构造，例如氧化铝、氧化氮、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3、和Al-N-O。
从获得为通过自旋磁矩磁化翻转使存储层17的磁化方向翻转所需的电流强度的观点看，通道绝缘层的面积电阻值必须控制为数十个Ωμm2以下。
在包括MgO膜的通道绝缘层中，为了提供上述范围内的电阻值，需要将MgO膜的膜厚度设定为1.5nm以下。
与存储层17相邻地布置具有氧化层的覆层18。
作为覆层18的氧化物，使用例如MgO、氧化铝、TiO2、SiO2、Bi2O3、SrTiO2、AlLaO3、以及Al-N-O。
此外，期望使存储元件3尺寸较小，以容易地用小电流来翻转存储层17的磁化方向。
因此，存储元件3的面积理想地设定为0.01μm2以下。
此外，元素可以添加到存储层17。
当添加不同的元素时，获得例如由于防止扩散导致热阻提高或磁阻效应增大、以及与极化相比介电强度电压升高的效果。作为添加元素的材料，可以使用B、C、N、O、F、Mg、Si、P、Ti、V、Cr、Mn、Ni、Cu、Ge、Nb、Ru、Rh、Pd、Ag、Ta、Ir、Pt、Au、Zr、Hf、W、Mo、Re、Os、或其合金或氧化物。
此外，作为存储层17，可以直接层叠具有不同成分的铁磁层。此外，可以层叠铁磁层和软磁性层，或者可以隔着软磁性层或非磁性层层叠多个铁磁层。在以此方式层叠时，可以获得根据实施例的效果。
具体而言，在多个铁磁层隔着非磁性层层叠的情况下，可以调节铁磁层之间的相互作用强度，因此获得了能够控制磁化翻转电流不增大的效果。作为在此情况下的非磁性层的材料，可以使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb、或其合金。
理想地，磁化固定层15和存储层17各自的膜厚度为0.5nm至30nm。
存储元件的其他结构可以与由现有技术中自旋磁矩磁化翻转记录信息的存储元件的结构相同。
磁化固定层15可以被构造为使得通过仅铁磁层或通过使用反铁磁层和铁磁层的防铁磁偶联来固定。
此外，磁化固定层15可以由单层铁磁层构成，或者可以具有其中多个铁磁层通过非磁性层层叠的层叠铁插式(ferri-pinned)结构。
作为构成具有层叠铁插式结构的磁化固定层15的铁磁层的材料，可以使用Co、CoFe、CoFeB等。此外，作为非磁性层的材料，可以使用Ru、Re、Ir、Os等。
作为防铁磁层的材料，可以例举诸如FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO和Fe2O3之类的磁性材料。
此外，可以通过向上述磁性材料添加诸如Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo和Nb之类的非磁性元素，来调节磁性特征，或者附加于此，可以调节结晶结构或各种物理属性(例如结晶属性)，以及物质的稳定性。
此外，与存储元件3的膜结构相关地，如果存储层17可以布置在磁化固定层15的下侧也不存在任何问题。换言之，存储层17和磁化固定层15的位置与图3不同地翻转。
在此情况下，负热膨胀材料层布置在下层14处，而非覆层18。在下层14与存储层17之间的界面处，形成氧化物层。
＜3.实施例的具体结构＞
随后，将说明此实施例的具体结构。
如图1和2所示，存储设备包括可以依赖于磁化状态保存信息并布置在彼此垂直的两种地址互连部1和6(例如字线和位线)的交点附近的存储元件3。
当竖直方向上的电流通过两种地址互连部1和6施加到存储元件3时，可以通过自旋转矩磁化翻转来使存储层17的磁化方向翻转。
图3示出了根据实施例的存储元件3(ST-MRAM)的分层结构的实施例。
在具有该结构的存储元件3中，下层14、磁化固定层15、中间层16、存储层17和覆层18从下部开始按此顺序层叠。
在此状态下，磁化固定层15布置在存储层17下方，在存储层17中，磁化方向M17的方向通过自旋注入而翻转。
关于自旋注入存储器，信息“0”和“1”由存储层17的磁化方向M17与磁化固定层15的磁化方向M15之间的相对角界定。
用作通道阻挡层(通道绝缘层)的中间层16设置在存储层17与磁化固定层15之间，并且由存储层17和磁化固定层15构成MTJ元件。
存储层17由具有其中磁化方向M17的方向沿着与膜面垂直的方向自由改变的磁力矩的铁磁材料构成。磁化固定层15由具有其中磁化方向M15的方向沿着与膜面垂直的方向自由改变的磁力矩的铁磁材料构成。
由具有单轴各向异性的存储层17的磁化方向来存储信息。通过沿着与膜面垂直的方向施加电流，并引起自旋磁矩磁化翻转来进行写入。因此，磁化固定层15布置在其中通过自旋诸如来使磁化方向翻转的存储层17下方，并用作存储层17的存储信息(磁化方向)的基础。
在实施例中，存储层17和磁化固定层15由基于具有正磁致伸缩常数的Co-Fe-B的垂直磁化膜制成。
除了Co-Fe-B磁化层之外，存储层17还可以包括非磁性层。非磁性层的示例是Ta层。非磁性层可以由V、Nb、Cr、W、Mo、Ti、Zr和Hf形成。
因为磁化固定层15是信息的基础，所以磁化方向必须不会通过记录或读取而改变。但是，磁化固定层15不一定要固定于特定方向，而仅需要通过与存储层17相比增大抗磁力、膜厚度或磁性阻尼常数而难以变动。
中间层16由例如氧化镁(MgO)制成。在这种情况下，可以使得磁致电阻改变率(MR率)较高。
当由此使得MR率较高时，改善了自旋注入效率，并且因此可以减小翻转存储层17的磁化方向M17的所需的电流强度。
中间层16可以通过使用例如各种绝缘材料、电介质材料和半导体来构造，例如例如氧化铝、氧化氮、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3、和Al-N-O，以及氧化镁。
作为下层14和覆层18，可以使用各种金属，例如Ta、Ti、w和Ru，以及诸如TiN之类的导电氮化物。在下层14和覆层18中，可以使用单层，或者可以将包括不同材料的多层层叠。
根据实施例，覆层18包括负热膨胀材料。负热膨胀材料是例如导电材料Mn3(x)N。具体示例包括Mn3(Zn-Sn)N、Mn3(Cu-Ge)N、Mn3(Cu-Sn)N等。在Mn3(Cu-Sn)N的情况下，考虑Cu∶0.5和Sn∶0.5的比率。
此外，作为负热膨胀材料，可以使用例如ZrW2O8、BiNiO3、硅氧化物(Li2O-Al2O3-nSiO2)等的绝缘材料。
覆层18变为在与中间层16相对侧接触存储层17的不同层。在覆层18与存储层17之间的界面处，形成氧化物层。在此情况下，氧化物可以是MgO。作为负热膨胀材料的氧化物，可以使用ZrW2O8、BiNiO3、Li2O-Al2O3-nSiO2。
在如图3所示的结构中，调节存储层17的成分，使得存储层17接收的有效磁场的数量小于存储层17的饱和磁化量Ms。
换言之，通过选择存储层17的铁磁材料Co-Fe-B成分，存储层17接收的有效反磁场减小为小于存储层17的饱和磁场量Ms。
可以通过在真空设备中从下层14向覆层18进行连续成型，然后通过诸如后续刻蚀等的处理形成存储元件3的图案，来制造如图3所示的存储元件3。
图4示出了覆层18的构造的各种具体示例。
根据实施例，覆层18例如是氧化物和非磁性金属的层叠膜。
图4A示出了其中从存储层17侧观察、覆层18包括负热膨胀氧化物层18a和非磁性金属层18b的示例。
负热膨胀氧化物层18a例如是ZrW2O8、BiNiO3、Li2O-Al2O3-nSiO2等的层。
非磁性金属层18b例如是Ta、Ti、W、Ru等。
图4B示出了覆层18从存储层17侧观察包括氧化物曾18c和负热膨胀金属层18d。
氧化物层18c例如是MgO。
负热膨胀金属层18d例如是Mn3(Zn-Sn)N、Mn3(Cu-Ge)N、Mn3(Cu-Sn)N等。
图4C示出了其中覆层18从存储层17侧观察包括负热膨胀氧化物层18a和负热膨胀金属层18d。
在图4A、4B和4C的任一示例中，覆层18包括负热膨胀材料层(18a或18d)。
虽然基于Co-Fe-B的存储层17具有正磁致伸缩常数，但是通过在覆层18内布置被施加了拉伸应力的负热膨胀材料，可以抑制由于环境温度的升高导致热稳定性的降低。
在图4C所示的情况下，覆层18中的氧化物和非磁性材料两者均为负热膨胀材料。此结构具有的优势在于两种负热膨胀材料的组合可以调节覆层18的热膨胀系数。
在图4A、4B和4C所示的各示例中，氧化物层(18a或18c)至少形成在覆层18的与存储层17接触的界面上。
因此，与中间层16中MgO一起，氧化物将布置在存储层17的两侧，从而提高氧化物与磁性金属(Co-Fe-B)之间的界面的数量。由此，可以增强存储层17的垂直磁性各向异性。
图5示出了覆层18的另一结构示例。
图5A示出从存储层17侧观察时覆层18包括负热膨胀氧化物层18a、非磁性金属层18b、以及高杨氏模量材料层18e的示例。
图5B示出了从存储层17侧观察时覆层18包括氧化物层18c、负热膨胀金属层18d、以及高杨氏模量材料层18e的示例。
图5C示出了从存储层17侧观察时覆层18包括氧化物层18a、负热膨胀金属层18d、以及高杨氏模量材料层18e的示例。
换言之，图5A、5B和5C所示的示例是通过向图4A、4B和4C所示的结构添加高杨氏模量材料层18e获得的。
高杨氏模量材料层18e是具有比存储层17中的磁性材料更高的杨氏模量的材料层。
在此示例中，存储层17中的磁性层是Co-Fe-B，且Co-Fe-B的杨氏模量是200Gpa。
在此情况下，作为高杨氏模量材料层18e，例举Ir(杨氏模量：529Gpa)、Re(杨氏模量：460GPa)、Rh(杨氏模量：359GPa)，Ru(杨氏模量：414GPa)、Mo(杨氏模量：324GPa)、W(杨氏模量：345GPa)、TiN(杨氏模量：590GPa)、ZrN(杨氏模量：510GPa)等。
通过在覆层18顶部布置具有比存储层17更高杨氏模量的材料，可以集中存储层17上负热膨胀材料的收缩效果，使得可以通过负热膨胀材料层将增大的应力有效地施加到存储层17。
在图3(4、5)所示的结构中，存储层17可以具有Co-Fe-B磁性层以及至少一个非磁性层(例如Ta)。
在此情况下，通过采用图4和5所示的结构，形成有层叠了氧化物层、Co-Fe-B磁性层和非磁性层的层叠结构。
将对图6进行说明。
图6示出了其中存储层17是Co-Fe-B磁性层17a和Ta非磁性层17b和Co-Fe-B磁场层17c层叠的结构。
非磁性层17b可以由包括V、Nb、Cr、W、Mo、Ti、Zr和Hf的金属元件形成。可以层叠多个金属元件。
至少在覆层18的如上所述与存储层17接触的界面上，形成覆层18(18a或18c)。
中间层16是如上所述的MgO层，界面与作为氧化物层的存储层17接触。
换言之，中间层16的氧化物层(MgO)、存储层17的Co-Fe-B磁性层17a和存储层17的非磁性层17b形成氧化物层/Co-Fe-B磁性层/非磁性层的层叠结构U1。
覆层18的在与中间层16相对侧与存储层17接触的界面是氧化物层(18a或18c)。覆层18的氧化物层(18a或18c)、存储层17的底表面17c和存储层17的非磁性层17b形成氧化物层/Co-Fe-B磁性层/非磁性层的层叠结构U2。
通过从底部布置氧化物层/磁性材料/非磁性材料的层叠结构U1和氧化物层/磁性材料/非磁性材料的层叠结构U2，提高了热稳定性。
根据上述实施例，因为存储元件3的存储层17是垂直磁化膜，所以可以减小为使存储层17的磁化方向M17翻转所需的写入电流。
为了增强垂直磁化各项异性，理想地，氧化物布置在存储层17的两侧。
具体而言，氧化物存储层17的界面处，并形成上述层叠结构U1和U2，从而同时提高热稳定性并减小写入电流。
通过布置负热膨胀氧化物层(18a、18d)，即使当环境温度升高时也一致热稳定性的降低。此外，通过布置高杨氏模量材料层18e，负热膨胀氧化物层(18a、18d)可以向存储层17有效地添加更多应力。利用这些结构，可以不依赖于环境温度而保持热稳定性。
因此，因为可以不依赖于环境温度有效地确保作为信息保存容量的热稳定性，所以可以构造具有良好平衡性的存储元件。
以此方式，可以避免工作误差，并且充分获得存储元件3的工作裕量，使得可以使存储元件3稳定地工作。
因此，可以实现以高可靠性稳定工作的存储器。
还可以在写入存储元件3时减小写入电流并降低功耗。
由此，可以降低其中由本实施例的存储元件3构造存储单元的整个存储发备的功耗。
因此，就包括存储元件3(其能够实现良好的信息保存容量并以高可靠性稳定工作的存储器)的存储器而言，可以降低功耗。
此外，包括如图3至6所示的存储元件3并具有如图1所示结构的存储设备的优势在于，当制造存储设备时，可以应用通常的半导体MOS形成处理。因此，可以将此实施例的存储器应用为通用存储器。
＜4.实验＞
这里，就根据如图3所示的此实施例的存储元件3的结构而言，制造了样本，并接着检查其特性。
在实际存储设备中，如图1所示，除了存储元件3之外还存在用于翻转等的半导体电路，但是这里，对其中仅形成存储元件的晶片进行检查，以用于调查与覆层18相邻的存储层17的磁化翻转特性。
具有300nm厚度的热氧化物膜形成在具有0.725mm厚度的硅衬底上，并且具有如图3所示结构的存储元件3的样本1至3形成在热氧化物膜上。
图7A至图7D示出了样本1至3的材料和膜厚度。样本1对应于比较例，样本2和3对应于实施例。
在包括比较例在内的全部样本1至3中，以下结构是共同的。
下层14：具有10nm厚度的Ta膜和具有25nm膜厚度的Ru膜的层叠膜
磁化固定层15：CoPt：2nm/Ru：0.8nm/CoFeB：2nm
中间层(通道绝缘层)16：具有0.9nm厚度的氧化镁膜
存储层17：如图7D放大所示，具有2.0nm总厚度的CoFeB/非磁性层/CoFeB的层叠层
覆层18如下：
如图7A所示，比较例样本1的覆层18具有MgO：0.8nm/Ta：3nm/Ru：3nm/Ta：3nm的层叠结构。即，没有布置负热膨胀材料层。
另一方面，如图7B所示，在实施例样本2中，覆层18具有MgO：0.8nm/Mn3(CuSn)N：3nm/Ru：3nm/Ta：3nm的层叠结构。此结构对应于如图4B所示的结构。
如图7C所示，在实施例样本3中，覆层18具有MgO：0.8nm/Ta：3nm/Ru：3nm/Ta：3nm的层叠结构。此结构对应于如图4A所示的结构。
Mn3(CuSn)N和ZrW2O8每一者在从25℃至120℃温度范围内具有负热膨胀系数。
在各样本中，在磁化固定层15和存储层17每一者中Co-Fe-B合金的成分是(Co30％-Fe70％)80％-B20％(全部为原子％)。
使用RF磁电管溅射方法形成中间层16的氧化镁(MgO)膜和覆层18中的Mn(ZnSn)N。使用DC磁电管溅射方法形成其他层。
如下针对自旋诸如磁化翻转评估如上所述制造的存储元件3的各样本。
在测量之前，构造为能够以使得正方向的值和负方向的值彼此对称的方式从外侧向存储元件3施加磁场来控制翻转电流。
此外，施加到存储元件3的电压在不会损坏中间层16的情况下被设定为高至1V。
翻转电流值和热稳定性的测量
为了评估根据此实施例的存储元件3的写入特性和热稳定性，测量翻转电流值的脉宽(10μs至100ms)依赖性。
将通过推断此电流值与脉宽1ns的脉宽依赖性获得的值设定为翻转电流值。
此外，翻转电流值的脉宽依赖性的斜率对应于存储元件3的上述热稳定性指标Δ＝(KV/kBT)。翻转电流值相对于脉宽改变得越小(斜率较小)，则存储元件3越强烈地抵抗热的扰动。
然后，制造具有相同结构的约二十个存储元件3，以将存储元件3之间的波动纳入考量，执行上述测量，并判定翻转电流值和热稳定性指标(KV/kBT)的平均值。
在任意设定温度下加热衬底，以评估各环境温度的特性。
在室温[＝25℃]下，比较例样本1具有65的KV/kBT，实施例样本2具有65的KV/kBT，且实施例样本3具有63的KV/kBT。
图8示出了在各样本中热稳定性指标KV/kBT与测得的环境温度之间的关系。
如图8清楚可见，在比较例样本1以及实施例样本2和3的热稳定性指标KV/kBT的减小相比温度升高的比率之间存在不同。
通常，存储层17的抗磁力(各向异性磁场)Ms随着温度升高而减小。因此，热稳定性指标KV/kBT随着温度升高而减小。
在实施例样本2和3的每一者中，当负热膨胀材料层与具有正磁致伸缩常数的存储层17相邻地布置时，通过随着环境温度升高沿着存储层17的磁化的易磁化轴施加拉伸应力，KV/kBT的温度依赖性减弱。
因此，在比较例样本1以及实施例样本2和3中，可以在实施例样本2和3中在高温下维持更高的KV/kBT。
例如，在作为非易失性存储器在高温侧的工作保证指标的75℃处，比较例样本1的热稳定性比室温处的情况减小了约15％。相反，样本2和3的热稳定性减小了仅约7％。
高至环境温度：120℃，随着温度升高，样本1与样本2和3之间在KV/kBT方面的区别变大。
在实验中，在包括覆层18中不具有负热膨胀材料层的比较例样本1在内的各样本中均设置了相对较高的KV/kBT(室温情况下60以上)。
在包括比较例样本在内的全部样本1至3具有如上所述的层叠结构U1和U2。
认为可以通过使氧化物中包含的氧与界面处的Co或Fe键合来提供界面磁性各向异性导致的垂直磁化各向异性。同时，在与氧化物相对的界面处接触的非磁性材料扮演了重要角色。
简言之，作为最基本的单元，氧化物/磁性材料/非磁性材料以及非磁性材料/磁性材料/氧化物的组合是重要的。
在样本1至3中，通过将两个重要的基本单元(上述层叠结构U1和U2)结合到存储层17中，可以成功地提供更大的KV/kBT。
总之，氧化物/磁性材料/非磁性材料以及非磁性材料/磁性材料/氧化物的组合对于提高热稳定性并在低电压下引起磁化翻转是有效的。这意味着，热稳定性指标Δ与磁化翻转的阈值之间的折中关系得到了改善。热稳定性提高，同时获得了更低的功耗。
此外，通过布置负热膨胀材料，可以抑制由于环境温度的升高导致热稳定性的降低。
＜5.可选例＞
虽然已经说明了根据本发明的实施例，但是应该理解的是，本法发明不限于如上述实施例所示的存储元件3的分层结构，而是可以采用各种分层结构。
例如，虽然在存储层17和磁化固定层15中Co-Fe-B的成分与实施例中相同，应该理解的是，本发明不限于此，可以在不偏离本发明的范围和实旨的情况下采用各种结构。
虽然图4和5示出了具有层叠结构U1和U2两者的分层结构，具有层叠结构U1和U2中至少一者的分层结构可以提高热稳定性。
负热膨胀材料层的材料不限于Mn3(Cu-Sn)N和ZrW2O8，并可以是其他材料。例如，化合物Mn3(x)N(这里x是Zn-Sn、Cu-Ge、Cu-Sn)、BiNiO3、硅氧化物(Li2O-Al2O3-nSiO2)可以提供类似的有益效果。可以使用负热膨胀材料层的其他材料。
虽然实验中使用的存储层17是添加了Ta的Co-Fe-B，但是可以单独或掺杂地添加W、Mo、V、Nb、Ta、Cr、Ti、Zr和Hf。此外，除非削弱垂直磁性各项异性，可以同时添加其他元素或氧化物。其他元素的示例包括Nb、Zr、Cr、Ti、V、Mo和W。氧化物的示例包括MgO、Al-O、SiO2和Li基氧化物。
作为用于构成存储层17的具有正磁致伸缩常数的垂直磁化材料，提及了Co-Fe-B。垂直磁化材料的示例包括FePt、FePd、CoPt、CoPd等。这些可以用作构造存储层17的基础。
此外，下层14和覆层18可以具有单种材料或多种材料的层叠结构。
磁化固定层15可以由单层、或者包括两个铁磁层和非磁性层的层叠铁插式结构形成。此外，反铁磁膜可以应用于层叠铁插式结构膜。
根据本发明的实施例的存储元件3具有例如隧道磁阻(TMR)元件之类的磁阻效应元件的结构。作为TMR元件的磁阻效应元件可以应用于多种电子设备、包括磁头在内的电配件等、配备有磁头的硬盘、集成电路芯片、个人计算机、便携式终端、移动电话和磁性传感器装置以及上述存储设备。
作为示例，图9A和图9B每一者示出了将具有存储元件3的结构的磁阻效应元件101应用于组件磁头100的情况。图9A是通过切开组件磁头100的一些部分以示出内部结构的立体图。图9B是组件磁头100的剖视图。
组件磁头100是用于硬盘设备等的磁头。在衬底122上，形成根据本发明的实施例的磁阻效应磁头。在磁阻效应磁头上，层叠了感应磁头并因此形成了组件磁头100。磁阻效应磁头用作复现磁头，感应磁头用作记录磁头。换言之，通过将复现头和记录头组合构成组件磁头100。
安装在组件磁头100上的磁阻效应磁头是所谓屏蔽MR头，并包括隔着绝缘层123形成在衬底122上的第一磁屏蔽125、隔着绝缘层123形成在第一磁屏蔽125上的磁阻效应元件101、以及隔着绝缘层123形成在磁阻效应元件101上的第二磁屏蔽127。绝缘层123包括例如Al2O3和SiO2的绝缘材料。
第一磁屏蔽125用于对磁阻效应元件101的下侧进行磁屏蔽，并包括例如Ni-Fe的软磁性材料。在第一磁屏蔽125上，隔着绝缘层123形成磁阻效应元件101。
磁阻效应元件101用作在磁阻效应磁头中用于检测来自磁性记录介质的磁信号的磁阻元件。磁阻效应元件101可以具有与上述存储元件3相似的膜结构。
磁阻效应元件101形成为几乎矩形形状，并具有暴露于磁性记录介质的相对表面的一侧。在磁阻效应元件101的两端处，布置了偏压层128和129。此外，形成连接到偏压层128和129的连接端子130和131。传感电流通过连接端子130和131供应到磁阻效应元件101。
在偏压层128和129上方，隔着绝缘层123布置第二磁屏蔽127。
层叠并形成在上述磁阻效应磁头上的感应磁头包括第二磁屏蔽127和上芯体132，以及绕磁芯卷绕的薄膜线圈133。
上芯体132与第二磁屏蔽127一起形成封闭磁路，作为感应磁头的磁芯，并包括例如Ni-Fe之类的软磁性材料。第二磁屏蔽127和上芯体132被形成为使得第二磁屏蔽127和上芯体132的前端部暴露于磁性记录介质的相对表面，并且第二磁屏蔽127和上芯体132在其后端部处彼此接触。第二磁屏蔽127和上芯体132的前端部形成在磁性记录介质的相对表面处，使得第二磁屏蔽127和上芯体132间隔开预定间隙g。
换言之，在组件磁头100中，第二磁屏蔽127不仅对磁阻效应元件101的上侧进行磁屏蔽，而且还用作感应磁头的磁芯。第二磁屏蔽127和上芯体132构成感应磁头的磁芯。间隙g作为感应磁头的记录磁隙。
此外，在第二磁屏蔽127上方，形成埋入绝缘层123的线圈133。线圈133被形成为绕包括第二磁屏蔽127和上芯体132在内的磁芯卷绕。线圈133的两端(未示出)暴露于外部，并且形成在线圈133的两端的端子作为感应磁头的外部连接端子。换言之，当在磁性记录介质上记录磁信号时，记录电流将从外部连接端子供应到薄膜线圈133。
如上所述的磁阻效应元件101配备有作为复现头的磁阻效应磁头。磁阻效应磁头配备有应用了根据本发明的技术的磁阻效应元件101，作为检测来自磁性记录介质的磁信号的磁阻元件。作为引用了根据本发明的技术的磁阻效应元件101，磁阻效应磁头可以实现磁记录的更高磁性记录密度。
本发明也可以具有以下结构。
(1)一种存储元件，包括：
分层结构，包括：
存储层，其具有磁化方向随着信息而改变的、与膜面垂直的磁化性，并包括具有正磁致伸缩常数的磁性层，通过沿着所述分层结构的层叠方向施加电流来改变所述磁化方向，以在所述存储层中记录信息；
磁化固定层，其具有与膜面垂直的磁化性，并成为所述存储层中存储的信息的基础；以及
中间层，其由非磁性材料形成，并发置在所述存储层与所述磁化固定层之间；以及
负热膨胀材料层。
(2)根据以上(1)所述的存储元件，其中，
第一氧化物层形成在位于与所述存储层接触的所述中间层与所述存储层之间的第一界面上，第二氧化物层形成在在与所述中间层相反侧接触所述存储层的不同层与所述存储层之间的第二界面上。
(3)根据以上(2)所述的存储元件，其中，
所述不同层的所述第二氧化物层是所述负热膨胀材料层。
(4)根据以上(2)或(3)所述的存储元件，其中，
所述负热膨胀材料层被设置作为所述不同层的除所述第二界面以外的层。
(5)根据以上(1)至(4)中任一项所述的存储元件，还包括
高杨氏模量材料层，其具有比所述存储层中的所述磁性层更高的杨氏模量。
(6)根据以上(1)至(5)中任一项所述的存储元件，其中，
所述负热膨胀材料层被形成为包含导电材料Mn3(x)N。
(7)根据以上(6)所述的存储元件，其中，
x是Zn-Sn、Cu-Ge和Cu-Sn中的一者。
(8)根据以上(1)至(7)中任一项所述的存储元件，其中，
所述负热膨胀材料层被形成为包含ZrW2O8、BiNiO3、Li2O-Al2O3-nSiO2中的至少一者。
(9)根据以上(1)至(8)中任一项所述的存储元件，其中，
所述具有正磁致伸缩常数的磁性层是Co-Fe-B磁性层。
(10)根据以上(1)至(9)中任一项所述的存储元件，其中
所述存储层包括Co-Fe-B磁性层和至少一个非磁性材料层，并且
形成其中所述存储层的氧化物层、所述Co-Fe-B磁性层和所述非磁性材料层层叠的层叠结构。
(11)根据以上(10)所述的存储元件，其中，
所述层叠结构由所述中间层的氧化物层、所述存储层的所述Co-Fe-B磁性层和所述存储层的所述非磁性层形成。
(12)根据以上(10)或(11)所述的存储元件，其中，
所述层叠结构由不同层的氧化物层、所述存储层的所述Co-Fe-B磁性层和所述存储层的所述非磁性层形成。
本发明包含于2011年12月1日递交给日本专利局的日本在先专利申请JP2011-263289中揭示的主题，其全文通过引用结合于此。
本领域的技术人员应该理解的是，在所附权利要求及其等同方案的范围内，可以根据设计要求和其他因素进行各种修改、组合、子组合和替换。

Claims (11)

1.一种存储元件，包括：
分层结构，包括：
存储层，其具有磁化方向随着信息而改变的、与膜面垂直的磁化性，并包括具有正磁致伸缩常数的磁性层，通过沿着所述分层结构的层叠方向施加电流来改变所述磁化方向，以在所述存储层中记录信息；
磁化固定层，其具有与膜面垂直的磁化性，并成为所述存储层中存储的信息的基础；以及
中间层，其由非磁性材料形成，并设置在所述存储层与所述磁化固定层之间；以及
负热膨胀材料层，其设置在与所述存储层邻接且隔着所述存储层与所述中间层相对的不同层中，其中，
第一氧化物层形成在位于与所述存储层接触的所述中间层与所述存储层之间的第一界面上，第二氧化物层形成在在与所述中间层相反侧接触所述存储层的所述不同层与所述存储层之间的第二界面上。
2.根据权利要求1所述的存储元件，其中，
所述不同层的所述第二氧化物层是所述负热膨胀材料层。
3.根据权利要求1所述的存储元件，其中，
所述负热膨胀材料层被设置作为所述不同层的除所述第二界面以外的层。
4.根据权利要求1所述的存储元件，还包括
高杨氏模量材料层，其设置在所述不同层的顶部，并具有比所述存储层中的所述磁性层更高的杨氏模量。
5.根据权利要求1所述的存储元件，其中，
所述负热膨胀材料层被形成为包含导电材料Mn3(x)N，其中x是Zn-Sn、Cu-Ge和Cu-Sn中的一者。
6.根据权利要求1所述的存储元件，其中，
所述负热膨胀材料层被形成为包含ZrW2O8、BiNiO3、Li2O-Al2O3-nSiO2中的至少一者。
7.根据权利要求1所述的存储元件，其中，
所述具有正磁致伸缩常数的磁性层是Co-Fe-B磁性层。
8.根据权利要求1所述的存储元件，其中
所述存储层包括Co-Fe-B磁性层和至少一个非磁性材料层，并且
形成其中所述存储层的氧化物层、所述Co-Fe-B磁性层和所述非磁性材料层层叠的层叠结构。
9.根据权利要求8所述的存储元件，其中，
所述层叠结构由所述中间层的氧化物层、所述存储层的所述Co-Fe-B磁性层和所述存储层的所述非磁性材料层形成。
10.根据权利要求8所述的存储元件，其中，
所述层叠结构由所述不同层的氧化物层、所述存储层的所述Co-Fe-B磁性层和所述存储层的所述非磁性材料层形成。
11.一种存储设备，包括：
存储元件，其具有分层结构，所述分层结构包括：
存储层，其具有磁化方向随着信息而改变的、与膜面垂直的磁化性，并包括具有正磁致伸缩常数的磁性层，通过沿着所述分层结构的层叠方向施加电流来改变所述磁化方向，以在所述存储层中记录信息；
磁化固定层，其具有与膜面垂直的磁化性，并成为所述存储层中存储的信息的基础；以及
中间层，其由非磁性材料形成，并设置在所述存储层与所述磁化固定层之间；
彼此相交的两种互连部，所述两种互连部将所述存储元件夹在两者之间，电流通过所述两种互连部沿着层叠方向向所述存储元件流动；以及
负热膨胀材料层，其设置在与所述存储层邻接且隔着所述存储层与所述中间层相对的不同层中，其中，
第一氧化物层形成在位于与所述存储层接触的所述中间层与所述存储层之间的第一界面上，第二氧化物层形成在在与所述中间层相反侧接触所述存储层的不同层与所述存储层之间的第二界面上。
CN201210487182.0A 2011-12-01 2012-11-26 存储元件和存储设备 Active CN103151454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011263289A JP5867030B2 (ja) 2011-12-01 2011-12-01 記憶素子、記憶装置
JP2011-263289 2011-12-01

Publications (2)

Publication Number Publication Date
CN103151454A CN103151454A (zh) 2013-06-12
CN103151454B true CN103151454B (zh) 2017-06-16

Family

ID=48523392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210487182.0A Active CN103151454B (zh) 2011-12-01 2012-11-26 存储元件和存储设备

Country Status (3)

Country Link
US (1) US8637947B2 (zh)
JP (1) JP5867030B2 (zh)
CN (1) CN103151454B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
WO2015147807A1 (en) * 2014-03-25 2015-10-01 Intel Corporation Magnetic domain wall logic devices and interconnect
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP6948706B2 (ja) 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9489998B1 (en) * 2015-11-17 2016-11-08 Samsung Electronics Co., Ltd. Magnetic junctions having a magnetoelastic free layer programmable using spin transfer torque
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
US10868233B2 (en) * 2016-03-30 2020-12-15 Intel Corporation Approaches for strain engineering of perpendicular magnetic tunnel junctions (pMTJs) and the resulting structures
US10475564B2 (en) * 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
CN110024150A (zh) * 2016-12-30 2019-07-16 英特尔公司 具有增强稳定性的垂直自旋转移扭矩存储器（pSTTM）器件及其形成方法
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
US10734443B2 (en) * 2018-08-27 2020-08-04 Allegro Microsystems, Llc Dual manetoresistance element with two directions of response to external magnetic fields
JP2020035976A (ja) 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
DE102019202739A1 (de) * 2019-02-28 2020-09-03 Carl Zeiss Meditec Ag Verfahren zur Steuerung eines Halbleiterlaserdioden-basierten SS-Interferometer-Systems
KR20230022163A (ko) * 2020-06-10 2023-02-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 자기 저항 효과 소자, 반도체 장치 및 전자 기기
US11719771B1 (en) 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202325A (zh) * 2006-12-12 2008-06-18 索尼株式会社 存储元件和存储器
CN101743634A (zh) * 2007-07-19 2010-06-16 索尼公司 存储元件及存储器
WO2010134378A1 (ja) * 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US7141892B2 (en) * 2002-08-20 2006-11-28 Phoenixtec Power Co., Ltd. Power supply method of a line interactive UPS and the line interactive UPS
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JPWO2010026831A1 (ja) * 2008-09-03 2012-02-02 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
JP5251756B2 (ja) * 2009-06-26 2013-07-31 Ｔｄｋ株式会社 混合器および周波数変換装置
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202325A (zh) * 2006-12-12 2008-06-18 索尼株式会社 存储元件和存储器
CN101743634A (zh) * 2007-07-19 2010-06-16 索尼公司 存储元件及存储器
WO2010134378A1 (ja) * 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Current-induced magnetization reversal in nanopillars with perpendicular anisotropy;S.MANGIN等;《Nature Materials》;20060219;第5卷;对比文件2正文第210页右栏倒数第3行-第211页左栏第1段第6行；第211页左栏第2段第1-4行及附图1 *

Also Published As

Publication number Publication date
US8637947B2 (en) 2014-01-28
JP2013115401A (ja) 2013-06-10
CN103151454A (zh) 2013-06-12
JP5867030B2 (ja) 2016-02-24
US20130140658A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
CN103151454B (zh) 存储元件和存储设备
US10217501B2 (en) Memory element and memory apparatus
US11527261B2 (en) Storage element
TWI530945B (zh) Memory elements and memory devices
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
CN103137855B (zh) 存储元件和存储设备
CN106887247B (zh) 信息存储元件和存储装置
TWI487155B (zh) Memory elements and memory devices
US9196336B2 (en) Storage cell, storage device, and magnetic head
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
CN103137853A (zh) 存储元件和存储设备
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant