CN103151315A

CN103151315A - 低功耗半导体存储器的制作方法

Info

Publication number: CN103151315A
Application number: CN2013100623421A
Authority: CN
Inventors: 梁擎擎; 钟汇才; 朱慧珑
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2010-07-19
Filing date: 2010-07-19
Publication date: 2013-06-12
Anticipated expiration: 2030-07-19
Also published as: CN102339828A; CN102339828B; CN103151315B

Abstract

本发明提供一种低功耗半导体存储器的制作方法，包括提供半导体衬底；在半导体衬底上依次形成第一掺杂层、第二掺杂层以及介电保护层；部分刻蚀介电保护层、第二掺杂层与第一掺杂层，第二掺杂层与第一掺杂层形成栅极结构；在栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区；在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层；图形化所述介电保护层；在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，在所述第一开口中形成第一控制电极，在所述第二开口中形成第二控制电极。本发明的低功耗半导体存储器的制作方法，降低了存储器的最小开启电压，提高了器件的开关速度。

Description

低功耗半导体存储器的制作方法

本申请是2010年7月19日提交中国专利局、申请号为201010233925.2、发明名称为“低功耗半导体存储器及其制作方法、驱动方法”的中国专利申请的分案申请。

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种低功耗半导体存储器的制作方法。

背景技术

随着集成电路技术的不断进步，集成在同一芯片上的半导体器件数量已从最初的几十几百个进化到现在的数以百万计。特别的，对于半导体存储器而言，其单片集成密度业已达到上亿个。

然而，在所述半导体存储器集成密度与日俱增的同时，其功耗也相应增大，这主要是由所述半导体存储器的栅极电容引起的。现有技术的半导体存储器通常采用电荷注入浮栅的方式来完成数据存储，而所述半导体存储器的栅极具备较大的栅极电容，对所述栅极电容的充放电操作大大增加了器件功耗。同时，由于所述半导体存储器采用的MOS晶体管的亚阈值摆幅相对较小，这使得其在低压驱动时的驱动电流较弱，这又引起了半导体存储器读写速度的下降。

因此，需要提出一种半导体存储器的制作方法，在降低器件功耗的同时，提高数据读写速度。

发明内容

本发明解决的问题是提供一种低功耗半导体存储器的制作方法，降低存储器功耗并提高数据读写速度。

为解决上述问题，本发明提供了一种低功耗半导体存储器的制作方法，包括：

提供半导体衬底，所述半导体衬底中形成有具有第一导电类型的有源区，以及所述有源区外的介电隔离区；

在所述半导体衬底上依次形成具有第一导电类型的第一掺杂层、具有第二导电类型的第二掺杂层以及介电保护层；

部分刻蚀所述介电保护层、第二掺杂层与第一掺杂层，有源区与介电隔离区上残留的第二掺杂层与第一掺杂层形成栅极结构；

在所述栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区；

在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层，直至露出介电保护层的表面；

图形化所述介电保护层，以所述图形化的介电保护层为掩膜，刻蚀所述栅极结构直至露出有源区与介电隔离区表面，形成位于栅极结构两端的第一开口与第二开口，所述第一开口或第二开口至少部分位于有源区上，所述第一开口与第二开口间的第一掺杂层与第二掺杂层分别作为垂直隧穿场效应管的第二导电区与第一导电区；

在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，在所述第一开口中形成第一控制电极，在所述第二开口中形成第二控制电极。

与现有技术相比，本发明具有以下优点：

1.采用垂直隧穿场效应管控制半导体存储器的数据读写操作，而所述垂直隧穿场效应管采用隧穿效应实现器件的开启或关闭，这既降低了存储器的最小开启电压，又提高了器件的开关速度；

2.通过改变MOS晶体管的体区电位来标记数据存储情况，由于MOS晶体管的体区寄生电容相对较小，这就有效降低了器件功耗；

3.所述垂直隧穿场效应管集成于存储晶体管的栅极结构中，避免了对芯片面积的占用，有效提高了器件的集成度。

附图说明

图1示出了本发明实施例的低功耗半导体存储器的等效电路示意图；

图2a示出了本发明实施例的低功耗半导体存储器的俯视示意图；

图2b示出了本发明实施例的低功耗半导体存储器沿图2a中CC’方向的剖面结构示意图；

图2c示出了本发明实施例的低功耗半导体存储器沿图2a中BB’方向的剖面结构示意图；

图2d示出了本发明实施例的低功耗半导体存储器沿图2a中AA’方向的剖面结构示意图；

图3示出了本发明实施例的低功耗半导体存储器制作方法的流程示意图；

图4至15示出了本发明实施例的低功耗半导体存储制作方法。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术半导体存储器的功耗相对较大，读写速度也较慢。针对这一问题，本发明的发明人提供了一种基于MOS晶体管体区电位变化来标记存储数据的低功耗半导体存储器。所述低功耗半导体存储器通过与MOS晶体管体区相连的控制晶体管来控制其体区电位，进而引起所述MOS晶体管阈值电压的变化。

由于MOS晶体管的体区寄生电容通常远小于栅极寄生电容，这就有效降低了半导体存储器读写操作的功率消耗。此外，在具体实施例中，所述低功耗半导体存储器采用垂直隧穿场效应管来控制半导体存储器的开关情况，所述垂直隧穿场效应管具备较大的亚阈值摆幅，这既降低了最小开启电压，又提高了器件的开关速度。

具体而言，本发明半导体存储器包括存储晶体管与控制晶体管，其中，所述控制晶体管包含有输入端与输出端，所述控制晶体管的输出端与存储晶体管的体区相连接；在所述控制晶体管开启时，其输入端加载的输入电压输出至存储晶体管的体区，使得所述存储晶体管的体区电位变化，而所述存储晶体管体区电位用于标记存储数据。

接下来，结合具体的实施例，对本发明的低功耗半导体存储器、及其驱动方法与制作方法进行说明。

图1示出了本发明实施例的低功耗半导体存储器的等效电路示意图。

如图1所示，所述低功耗半导体存储器包括存储晶体管100与垂直隧穿场效应管150，所述存储晶体管100包含有栅极101、漏极102、源极103以及体区104；所述垂直隧穿场效应管150包含有第一控制电极105、第二控制电极106、第一导电区107以及第二导电区108。其中，所述第一导电区107与第二导电区108具有相反的导电类型；所述存储晶体管100的体区104与垂直隧穿场效应管150的第二导电区108电连接。

在本实施例中，为了降低控制逻辑的复杂度，所述存储晶体管100的栅极101与垂直隧穿场效应管150的第一控制电极105或第二控制电极106电连接，在不同的实施例中，所述存储晶体管100与垂直隧穿场效应管150也可以分别基于栅极101、第一控制电极105与第二控制电极上不同的控制电压实现开启或关闭，不应限制其范围。

在下述的实施例中，均以所述存储晶体管100为NMOS晶体管为例进行说明，但不应限制其范围。

所述垂直隧穿场效应管150是基于隧穿效应实现开启的场效应晶体管。通过在所述垂直隧穿场效应管150的第一控制电极105与第二控制电极106上同时加载小于第一导电区107电压的控制电压时，所述第二导电区108的价带电子可以穿越第一导电区108与第二导电区107间的势垒到达第一导电区107的导带，从而产生由第一导电区107至第二导电区108的隧穿电流，即所述垂直隧穿场效应管导通。所述垂直隧穿场效应管具备较小的关断电流与较高亚阈值特性。

在所述低功耗半导体存储器中，垂直隧穿场效应管150基于其第一控制电极105与第二控制电极106上加载的控制电压确定开关状态。对于开启的垂直隧穿场效应管150，其第一导电区107上加载的输入电压直接通过其第二导电区108提供给存储晶体管100的体区104。因此，通过改变垂直隧穿场效应管150第一导电区107的电位，存储晶体管100体区104的电位即可同时改变。

在存储晶体管100的体区电位稳定后，关闭所述垂直隧穿场效应管150。所述关闭的垂直隧穿场效应管150使得存储晶体管100的体区104与外部相对隔离，体区电位即可保持不变。存储晶体管100不同的体区电位即对应于不同的阈值电压，进而使得存储晶体管100饱和源漏电流发生变化。在对所述低功耗半导体存储器进行读操作时，所述存储晶体管100不同的饱和源漏电流对应于不同的体区电位与阈值电压，而所述不同的体区电位与阈值电压即标记出不同的存储数据。

基于本发明实施例的低功耗半导体存储器，本发明提供的低功耗半导体存储器的驱动方法如下所述：

所述低功耗半导体存储器的驱动方法的写操作包括：

首先，在垂直隧穿场效应管150的第一控制电极105与第二控制电极106上加载低电平的控制电压，开启所述垂直隧穿场效应管150，并关闭所述存储晶体管100。

在这种情况下，垂直隧穿场效应管150的第一导电区107通过第二导电区108与存储晶体管100的体区104连接，所述第一导电区107作为低功耗半导体存储器的输入端，用于加载输入电压。

对于存储晶体管为PMOS晶体管的情况，所述第一控制电极105与第二控制电极106上需要同时加载高电平的控制电压，以实现所述垂直隧穿场效应管150的开启与所述存储晶体管100的关闭。

接着，在垂直隧穿场效应管150的第一导电区107上加载输入电压，所述输入电压使得存储晶体管100的体区104电位变化，从而实现数据的写入。

所述存储晶体管100的体区电位会影响存储晶体管100的阈值电压，所述体区电位越高，存储晶体管100的阈值电压越小。同时，由于存储晶体管100体区104的寄生电容相对较小，在进行所述写操作时，所述较小的体区电容需要的充电电流也较小，这就有效降低了器件功耗。

所述低功耗半导体存储器的驱动方法的读操作包括：

首先，在垂直隧穿场效应管150的第一控制电极105与第二控制电极106上加载高电平的控制电压，使得所述垂直隧穿场效应管150关闭。

所述垂直隧穿场效应管150关闭后，其第一导电区107上加载的输入电压不再影响体区104的带电状态。

对于存储晶体管为PMOS晶体管的情况，所述第一控制电极105与第二控制电极106上需要同时加载低电平的控制电压，以实现所述垂直隧穿场效应管150的关闭与所述存储晶体管100的开启。

接着，在存储晶体管100的源、漏极间加载读出电压，以检测存储晶体管100漏极102的读出电流，进而基于所述读出电流检测存储晶体管100阈值电压及体区电位的变化，从而完成数据的读出。

具体而言，存储晶体管漏极102加载的读出电压与栅极101上加载的高电平控制电压、以及接地的源极103共同作用，使得存储晶体管100开启，从而在漏极102与源极103间形成读出电流。通过检测所述读出电流值及阈值电压值，存储晶体管100体区104的电位得以确定，而不同的体区电位即用于标记不同的存储数据。

在上述的实施例中，以所述垂直隧穿场效应管为控制本发明低功耗半导体存储器的控制晶体管，依据具体实施例的不同，所述控制晶体管还可以采用其他类型的控制开关，以实现存储晶体管体区上输入电压的加载，不应限制其应用范围。

基于本发明实施例的低功耗半导体存储器的电路原理结构，本发明还提供了一种低功耗半导体存储器的器件结构，以及与该器件结构对应的低功耗半导体存储器的制作方法。

图2a示出了本发明实施例的低功耗半导体存储器的俯视示意图。

如图2a所示，所述低功耗半导体存储器包括存储晶体管与垂直隧穿场效应管，其中，

所述存储晶体管包括：半导体衬底（图中未示出）；所述半导体衬底中的有源区202，所述有源区202外的介质隔离区250，所述介质隔离区250围绕有源区202；横跨有源区202的栅极结构203，所述栅极结构203的两端位于有源区202外的介质隔离区250上；所述栅极结构203两侧有源区202中的漏极204与源极205，以及所述有源区202中的体区。

所述垂直隧穿场效应管形成于所述栅极结构203中，具体而言，所述垂直隧穿场效应管包括：

第一导电区206以及所述第一导电区206下方的第二导电区（图中未示出），所述第二导电区与存储晶体管的有源区202电连接，所述第二导电区与存储晶体管的体区具有相同的导电类型。其中，所述第一导电区206占据所述栅极结构203位于有源区202上的部分区域；所述第一导电区206作为垂直隧穿场效应管的输入端，所述第二导电区作为垂直隧穿场效应管的输出端；

所述第一导电区206沿栅极结构203两侧的第一控制电极207与第二控制电极208，所述第一控制电极207、第二控制电极208通过其周围的栅间介电层（图中未示出）实现与第一导电区206的隔离；其中，所述第一控制电极207至少部分位于有源区202上。所述第一控制电极207同时还作为存储晶体管的栅极211；所述第二控制电极208位于有源区202外的介质隔离区250上。在不同的实施例中，也可以选择所述第二控制电极208部分位于有源区202上，此时，所述第一控制电极207与第二控制电极208均可以有部分区域作为存储晶体管的栅极211.，不应限制其范围。

在具体实施例中，所述第一控制电极207、第二控制电极208、第一导电区206、漏极204以及源极205分别通过对应的接触孔引出，进而实现与存储阵列的位线、字线等驱动线的连接。

由于所述垂直隧穿场效应管具有垂直于半导体衬底表面法向分布的结构，为了便于说明，接下来，再结合所述低功耗半导体存储器沿图2a中AA’、BB’、CC’方向的剖面结构示意图，对本发明低功耗半导体存储器中各部分的位置连接关系进行说明。

图2b示出了本发明实施例的低功耗半导体存储器沿图2a中CC’方向的剖面结构示意图。

如图2b所示，其完整呈现了低功耗半导体存储器的存储晶体管结构。所述存储晶体管包括：半导体衬底201，所述半导体衬底201中的有源区202，所述有源区202外的介质隔离区250，依次位于所述有源区202上的栅间介电层220与栅极211，所述栅极211两侧的间隙壁216，所述栅极211两侧有源区202中N型掺杂的源极205与漏极204，以及所述栅极211下方源极205与漏极204间的沟道区210。所述沟道区210下方的有源区202即作为存储晶体管的体区。在具体实施例中，所述源极205与漏极204均包含有浅掺杂区214与深掺杂区215。

其中，所述源极205通过第五接触孔217引出，所述漏极204通过第六接触孔218引出。

图2c示出了本发明实施例的低功耗半导体存储器沿图2a中BB’方向的剖面结构示意图，其完整的呈现了低功耗半导体存储器的栅极结构，垂直隧穿场效应管即集成于所述栅极结构中。

如图2c所示，所述栅极结构位于有源区202上，横跨所述有源区202，所述栅极结构的两端位于有源区202外的介质隔离区250上。所述栅极结构位于有源区202上的部分区域自下而上依次包含有垂直隧穿场效应管的第二导电区209与第一导电区206，所述第二导电区209与有源区202电连接，其中，所述第二导电区209为P型重掺杂，所述第一导电区206为N型重掺杂；而所述第一导电区206两侧的栅极结构则分别作为垂直隧穿场效应管的第一控制电极207与第二控制电极208：所述第一控制电极207一部分位于有源区202上，另一部分位于介质隔离区250上，所述第一控制电极207位于有源区202上的区域同时还作为存储晶体管的栅极。

其中，所述第一控制电极207、第二控制电极208通过栅间介电层220与第一导电区206、第二导电区209相隔离，所述第一控制电极207通过第三接触孔221引出，所述第二控制电极208通过第四接触孔222引出，所述第一导电区206通过第一接触孔212引出。

在具体实施例中，所述第一导电区206与第二导电区209采用半导体材料形成，可以包括：Ge、GeSi、GaAs、InP、Si或其他半导体材料；所述第一控制电极207与第二控制电极208采用铝、铜、多晶硅等导电材料形成；所述介质隔离区250采用场氧化层或浅沟槽隔离结构（STI）；所述栅间介电层220采用氧化硅或其他介电材料。

结合图2c示出的垂直隧穿场效应管的结构，简要说明所述垂直隧穿场效应管的工作原理。

当所述第一控制电极207与第二控制电极208上加载小于第一导电区206的控制电压时，所述P型掺杂的第二导电区209的能带相对于N型掺杂的第一导电区206的能带升高，所述第二导电区209接近间隙壁的区域由轻掺杂转变为重掺杂。这使得第二导电区209中的价带电子可以穿越其间的势垒到第一导电区206的导带，从而产生由第一导电区206至第二导电区209的隧穿电流，即所述垂直隧穿场效应管导通。这时，加载在第一导电区206上的输入电压即可以通过所述导通的垂直隧穿场效应管传输到所述存储晶体管的体区中。

而当所述第一控制电极207与第二控制电极208上加载大于第一导电区206的控制电压时，所述N型掺杂的第一导电区206的能带相对于P型掺杂的第二导电区209的能带升高。这时，所述垂直隧穿场效应管难以发生隧穿效应，也就不能产生隧穿电流。因此，所述垂直隧穿场效应管关闭，存储晶体管的体区被隔离，其体区电位也就不会受到第一导电区206上输入电压的影响。

图2d示出了本发明实施例的低功耗半导体存储器沿图2a中AA’方向的剖面结构示意图。可以看出，所述垂直隧穿场效应管整体位于存储晶体管栅极结构中，并与所述存储晶体管的体区219相连接。所述垂直隧穿场效应管的第一导电区206通过其上的第一接触孔212引出，所述存储晶体管的源极205通过其上的第二接触孔213引出。

图3示出了本发明实施例的低功耗半导体存储器制作方法的流程示意图，包括：

执行步骤S302，提供半导体衬底，所述半导体衬底中形成有具有第一导电类型的有源区，以及所述有源区外的介电隔离区。

执行步骤S304，在所述半导体衬底上依次形成具有第一导电类型的第一掺杂层、具有第二导电类型的第二掺杂层以及介电保护层。

执行步骤S306，部分刻蚀所述介电保护层、第二掺杂层与第一掺杂层，有源区与介电隔离区上残留的第二掺杂层与第一掺杂层形成栅极结构。

执行步骤S308，在所述栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区。

执行步骤S310，在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层，直至露出介电保护层的表面。

执行步骤S312，图形化所述介电保护层，以所述图形化的介电保护层为掩膜，刻蚀栅极结构直至露出有源区表面，形成位于栅极结构两端的第一开口与第二开口，所述第一开口或第二开口至少部分位于有源区上，所述第一开口与第二开口间的第一掺杂层与第二掺杂层分别作为垂直隧穿场效应管的第二导电区与第一导电区。

执行步骤S314，在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，形成第一控制电极与第二控制电极。

执行步骤S316，在所述半导体衬底上形成第二层间介电层。

执行步骤S318，在所述第二层间介电层中形成多个接触孔，所述多个接触孔分别将所述源区、漏区、第一导电区、第一控制电极以及第二控制电极引出。

图4至图15示出了本发明实施例的低功耗半导体存储器制作方法各制作阶段。其中，图4至图5、图7至图8以及图14是沿图2a中AA’向的剖面结构示意图；图9、11、12、13是沿图2a中BB’向的剖面结构示意图；图15是沿图2a中CC’向的剖面结构示意图。

如图4所示，提供半导体衬底401，在所述半导体衬底401中形成具有第一导电类型的有源区402。所述有源区402可以采用传统CMOS工艺中的阱掺杂来实现。依据具体实施例的不同，所述半导体衬底401可以采用Ge、GeSi、Si、绝缘体上硅以及其他半导体衬底。在具体实施例中，所述存储晶体管采用NMOS晶体管，所述有源区402为P型掺杂。

在具体实施例中，所述有源区402可以采用沟槽隔离结构与其周围的半导体衬底相隔离，相应的，在所述有源区402形成之后，还包括：在所述有源区402周围形成介电材料构成的介电隔离区450。所述介电隔离区450可以采用场氧化层或浅沟槽隔离结构。

接下来，在所述半导体衬底401上形成具有第一导电类型的第一掺杂层431。依据具体实施例的不同，所述第一掺杂层431可以为Ge、GeSi、GaAs、InP、Si或其他半导体材料。在具体实施例中，所述第一掺杂层431可以采用原子层堆积、化学气相淀积等外延方式形成，其中的掺杂杂质可以采用离子注入方式掺杂，或采用在位外延的方式一并形成。

之后，对所述第一掺杂层431进行低能量的离子注入，在所述第一掺杂层431的上部形成具有第二导电类型的第二掺杂层432。在具体实施例中，所述第一掺杂层431为P型重掺杂，所述第二掺杂层为N型重掺杂，所述第一掺杂层431与第二掺杂层432构成PN结。

接着，在所述第二掺杂层432上继续形成介电保护层433，其中，所述介电保护层433包括氧化层434与所述氧化层434上的氮化层435。在具体实施例中，所述氧化层434可以为氧化硅等介电材料，所述氮化层435可以为氮化硅、氮氧化硅或其他介电材料。

如图5所示，在所述介电保护层433上形成第一光刻胶层，图形化所述第一光刻胶层。以所述图形化的第一光刻胶层为掩膜，部分刻蚀介电保护层433、第二掺杂层432以及第一掺杂层431，形成栅极结构403。所述栅极结构403包括有源区与介电隔离区上残留的第二掺杂层432与第一掺杂层431。

图6示出了栅极结构形成后半导体衬底的俯视示意图。如图6所示，所述栅极结构403呈条状结构，其横跨有源区402，两端分别位于有源区402外的介电隔离区450上。

仍如图5所示，在形成栅极结构403之后，在所述半导体衬底401及栅极结构403上形成第一介电层。刻蚀所述第一介电层，形成第一间隙壁437。以所述栅极结构403与第一间隙壁437为掩膜，对所述半导体衬底401进行两次离子注入，以分别形成浅掺杂区414与袋状注入区（图中未示出）。具体的说，在所述栅极结构403两侧的有源区402中形成存储晶体管的浅掺杂区414，在所述浅掺杂区414靠近栅极结构403处形成袋状注入区。在具体实施例中，所述浅掺杂区414为N型掺杂，注入离子为砷、锑等N型离子。

如图7所示，在形成浅掺杂区414之后，在所述半导体衬底401及栅极结构403上继续形成第二介电层。图形化所述第二介电层直至露出有源区402表面，在所述栅极结构403两侧形成第二间隙壁439，所述第二间隙壁439与第一间隙壁437共同构成了存储晶体管的间隙壁结构440。

接着，以所述栅极结构403与间隙壁结构440为掩膜，对所述半导体衬底401进行离子注入，在所述栅极结构403两侧的有源区402中形成深掺杂区415。所述栅极结构403一侧的深掺杂区415与浅掺杂区414构成了存储晶体管的源区404，而所述栅极结构403另一侧的深掺杂区415与浅掺杂区414则构成了存储晶体管的漏区405。

如图8所示，在所述半导体衬底401上形成第一层间介电层441，所述第一层间介电层441覆盖源区404、漏区405以及整个栅极结构，所述第一层间介电层441作为后续栅极结构刻蚀的保护层。在具体实施例中，所述第一层间介电层441可以为氧化硅、BSG、BPSG等介电材料。

之后，对所述第一层间介电层441进行化学机械抛光，直至露出所述栅极结构表面的氮化层435。所述氮化层435可以作为化学机械抛光的刻蚀停止层，保护栅极结构403不被破坏。

图8示出了在所述第一层间介电层441形成之后，所述半导体衬底沿图2中AA’向的剖面结构。而图9则示出了所述半导体衬底沿图2中BB’向的剖面结构示意图。

如图9所示，所述栅极结构403包括第一掺杂层431以及第二掺杂层432。所述第二掺杂层432上形成有介电保护层433，所述第一掺杂层431与第二掺杂层432两侧形成有间隙壁结构440。

其中，所述栅极结构403位于有源区402上，且所述栅极结构403的两端位于所述有源区402外的介电隔离区450上。

如图11所示，在所述介电保护层433上形成第二光刻胶层，图形化所述第二光刻胶层，以所述图形化的第二光刻胶层为掩膜，刻蚀所述介电保护层433、以及以所述介电保护层433为掩模，刻蚀所述介电保护层433下的第二掺杂层432与第一掺杂层431，直至露出有源区402与介电隔离区450表面，形成位于栅极结构两端的第一开口442与第二开口443，所述第一开口442部分位于有源区402上，部分位于介电隔离区450上，所述第一开口442与第二开口443间的第一掺杂层431与第二掺杂层432分别作为垂直隧穿场效应管的第一导电区与第二导电区。依据具体实施例的不同，所述第二开口443也可以部分位于有源区402上，不应限制其范围。

图10示出了第一开口442与第二开口443形成后半导体衬底的俯视示意图。如图10所示，所述栅极结构被分为三部分，分别对应于第一开口442、第二开口443以及其间的第一导电区406与第二导电区。

如图12所示，在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，形成栅间介电层444、第一控制电极407与第二控制电极408。所述第一控制电极407、第二控制电极408分别通过其周围的栅间介电层444与第一导电区406、第二导电区409、有源区402相隔离。

在具体实施例中，所述介电隔离材料包括氧化硅、氮氧化硅等介电材料，所述栅极导电材料包括铝、铜、多晶硅等导电材料。

最后，如图13至15所示，在所述半导体衬底401上形成第二层间介电层445。接着，在所述第二层间介电层445中分别形成多个接触孔446，所述多个接触孔446分别将源区、漏区、第一导电区、第一控制电极以及第二控制电极引出。

至此，本发明实施例的低功耗半导体存储器的结构就制作完成了。

本发明的低功耗半导体存储器采用垂直隧穿场效应管控制存储器的数据读写操作，既降低了存储器的最小开启电压，又提高了器件的开关速度；同时，本发明的低功耗半导体存储器通过改变存储晶体管的体区电位来标记数据存储情况，体区较小的寄生电容降低了数据写入操作时对充电电流的要求，从而有效降低了器件功耗。

应该理解，上述的具体实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。

Claims

1.一种低功耗半导体存储器的制作方法，其特征在于，包括：

2.如权利要求1所述的低功耗半导体存储器的制作方法，其特征在于，所述形成第二掺杂层包括：对所述第一掺杂层进行离子注入，在所述第一掺杂层的上部形成具有第二导电类型的第二掺杂层。

3.如权利要求1所述的低功耗半导体存储器的制作方法，其特征在于，所述第一掺杂层采用原子层堆积、化学气相淀积方式形成。

4.如权利要求1所述的低功耗半导体存储器的制作方法，其特征在于，所述第一掺杂层采用Ge、GeSi、GaAs、InP、Si形成。

5.如权利要求1所述的低功耗半导体存储器的制作方法，其特征在于，所述第一控制电极与第二控制电极采用铝、铜或多晶硅形成。

6.如权利要求1所述的低功耗半导体存储器的制作方法，其特征在于，所述介电保护层包括氧化层以及所述氧化层上的氮化层。