CN103151276A

CN103151276A - 一种高集成度功率薄膜混合集成电路的集成方法

Info

Publication number: CN103151276A
Application number: CN2012105350271A
Authority: CN
Inventors: 杨成刚; 苏贵东
Original assignee: Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Current assignee: Guizhou Zhenhua Fengguang Semiconductor Co.,Ltd.
Priority date: 2012-12-12
Filing date: 2012-12-12
Publication date: 2013-06-12
Anticipated expiration: 2032-12-12
Also published as: CN103151276B

Abstract

本发明公开了一种高集成度功率薄膜混合集成电路的集成方法，该方法采用在凸形管基的凸形底座的水平面及凸起部分的两侧面同时集成芯片和片式元器件，并通过通孔进行电气连接；先在陶瓷基片上采用溅射或蒸发的方式形成一层镍-铬合金电阻薄膜；接着用同样的方式形成一层金属薄膜；然后，对电阻薄膜、金属薄膜进行光刻和选择性腐蚀，得到所需的薄膜图形；经激光调阻和划片分离后，即得到水平贴装基片及垂直贴装基片；再将基片装贴在凸形管基底座的水平面及垂直面上，最后用薄膜混合集成方式在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

Description

一种高集成度功率薄膜混合集成电路的集成方法

技术领域

本发明涉及混合集成电路，进一步来说，涉及薄膜混合集成电路，尤其涉及高集成度功率薄膜混合集成电路。

背景技术

原有混合电路的集成技术中，在陶瓷基片的混合集成面是采用二维平面集成技术或三维垂直堆叠芯片技术，将半导体芯片、其他片式元器件直接装贴在薄膜基片上，再采用键合丝（金丝或硅铝丝）进行引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。

原有技术存在的主要问题是：由于是采用二维平面集成技术，半导体芯片、其他片式元器件以最大面方向贴装到陶瓷基片上，芯片与基片的引线键合从一个焊点到另一个焊点之间需要一定的跨度，再加上基片上还需要根据具体电路的要求制作必要的薄膜电阻、薄膜电容、薄膜电感等，因此，基片表面的芯片贴装数量有限，芯片集成效率受基片面积的影响，芯片集成度难以提高。若采用三维垂直堆叠芯片技术，则芯片工作时，产生热量叠加，增加散热的难度，限制混合集成电路功率的进一步提升。

中国专利数据库中，涉及高密度集成电路的申请件不少，如99813068.0号《高密度集成电路》、02121825.0号《高密度集成电路构装结构及其方法》、200410063042.6号《高密度集成电路》、201010141336.1号《高密度集成电路模块结构》、201110334691.5号《一种高密度集成电路封装结构、封装方法以及集成电路》等。但尚无高集成度功率薄膜混合集成电路的申请件。

发明内容

本发明的目的是提供一种高集成度功率薄膜混合集成电路的集成方法，将所有芯片或其他片式元器件的最大面与基片或底座进行装贴，确保所有芯片或其他片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路的最大使用功率。

为达到上述发明目的，发明人采用底座有垂直凸起金属薄片的凸形管基代替传统的平面形管基，在凸形管基的水平面及凸起部分的两侧面同时集成芯片和片式元器件，两侧面之间通过具有金属导体与底座绝缘的通孔进行电气连接；先采用溅射或蒸发的方式，在陶瓷基片上形成一层镍-铬合金电阻薄膜，薄膜厚度由产品要求的方块电阻进行控制；接着再用同样的方式形成一层金属薄膜，金属薄膜的厚度由通过的电流密度进行确定；然后，按产品设计的图形对电阻薄膜、金属薄膜进行光刻和选择性腐蚀，即得到所需的薄膜图形；再经激光调阻和划片分离后，即得到所需的水平贴装基片及垂直贴装基片；再采用共晶焊接或浆料粘接的方式将基片装贴在凸形管基底座的水平面及垂直面上，最后采用薄膜混合集成的方式，在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。

上述镍-铬合金电阻薄膜中Ni与Cr的质量配比是80％∶20％。

上述通孔由绝缘陶瓷和两端面镀镍或镀金的金属导体组成，金属导体在中心，绝缘陶瓷包住该金属导体；通孔位于凸形管基的凸起部分。

上述片式元器件不包括半导体芯片。

本发明方法有以下特点：①在凸形管基的水平面及凸起部分的两侧面同时进行芯片或其他片式元器件，实现所有芯片或片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路最大使用功率的目的；②在凸形管基的水平面及凸起部分的两侧面同时进行芯片或片式元器件，实现高密度三维集成，大大提高混合集成电路的集成度；③可集成更多的半导体芯片和片式元器件，从而可集成更多的功能；④可减少整机应用系统使用电子元器件的数量，从而减小整机的体积，提高应用系统的可靠性；⑤由于采用高密度集成，大大缩短引线长度，可进一步提高混合集成电路的工作频率和可靠性。

用本方法生产的此类器件广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等功率信号处理或功率驱动领域，特别适用于装备系统小型化、高可靠的领域，具有广阔的市场前景和应用空间。

附图说明

附图用以比较本发明与原有技术的区别，并进一步说明本发明方法。

图1为原有集成技术示意图，图2为本发明的凸形管基凸起部分侧面示意图，图3为凸形管基的凸起部分正面示意图，图4 为通孔结构示意图，图5为水平贴装基片示意图，图6为垂直贴装基片示意图，图7为本发明的集成技术示意图。

图中，1为平面形管基，2为管脚，3为平面形底座，4为内引线，5为阻带，6为芯片，7为导带/键合区，8为垂直堆叠芯片，9为片式元器件，10为陶瓷基片，11为凸形管基，12为通孔，13为凸形底座，14为两端面镀镍或镀金的金属导体，15为绝缘陶瓷，16为水平陶瓷基片，17为垂直陶瓷基片，18为金属焊料。

具体实施方式

以下实施例用以说明本发明的方法。

实施例：

（1）按具体产品要求，定制凸形管基、管帽；

（2）采用三氧化二铝陶瓷基片（Al₂O₃）或氮化铝陶瓷基片（Al₃N₄）作衬底，包括水平贴装基片、垂直贴装基片；

（3）按产品设计的图形制作光刻掩模板；

（4）在2×10^-3Pa以下的高真空磁控溅射台或电子束蒸发台中，在陶瓷基片上形成镍-铬合金（80%Ni∶20%Cr）电阻薄膜，薄膜厚度由产品要求的方块电阻进行控制，通过外接方块电阻测试仪进行过程监控；

（5）继续抽真空到2×10^-3Pa以下，采用第（4）的方法，形成一层金薄膜，金薄膜的厚度由通过的电流密度进行确定，其厚度通过膜厚测试仪进行测试；

（6）通过涂胶机涂布光刻胶，在80℃左右的烘箱中进行预烘烤；

（7）用光刻掩模进行暴光、显影；

（8）在180℃左右的高温烘箱中进行高温坚膜；

（9）先后选择性刻蚀金、镍-铬合金；

（10）去除光刻胶；

（11）激光调阻、退火，完成薄膜基片制作；

（12）将调阻后的陶瓷基片进行划片分离；

（13）将陶瓷基片采用合晶焊、回流焊或浆料粘贴的方式分别装贴在凸形底座的水平面及垂直凸起部分的两侧面；

（14）在水平陶瓷基片、垂直陶瓷基片的导带连接处点涂金浆或银浆；

（15）在200℃左右的高温烘箱中进行金属浆料固化，即完成平陶瓷基片、垂直陶瓷基片的电气连接；

（16）按常规集成电路组装工艺，在陶瓷基片上进行半导体芯片、其他贴片元器件的组装；

（17）在专用夹具上对已组装半导体芯片进行内引线键合（金丝或硅铝丝）；

（18）在特定的环境中进行封帽，完成整个器件的集成与生产工作；

（19）按产品工艺文件与检验文件，完成器件的测试、筛选、打印与包装工作；

（20）产品入库。

Claims

1. 一种高集成度功率薄膜混合集成电路的集成方法，其特征在于该方法是采用底座有垂直凸起金属薄片的凸形管基代替传统的平面形管基，在凸形管基的水平面及凸起部分的两侧面同时集成芯片和片式元器件，两侧面之间通过具有金属导体与底座绝缘的通孔进行电气连接；先采用溅射或蒸发的方式，在陶瓷基片上形成一层镍-铬合金电阻薄膜，薄膜厚度由产品要求的方块电阻进行控制；接着再用同样的方式形成一层金属薄膜，金属薄膜的厚度由通过的电流密度进行确定；然后，按产品设计的图形对电阻薄膜、金属薄膜进行光刻和选择性腐蚀，即得到所需的薄膜图形；再经激光调阻和划片分离后，即得到所需的水平贴装基片及垂直贴装基片；再采用共晶焊接或浆料粘接的方式将基片装贴在凸形管基底座的水平面及垂直面上，最后采用薄膜混合集成的方式，在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。

2. 如权利要求1所述的方法，其特征在于所述镍-铬合金电阻薄膜中Ni与Cr的质量配比是80％∶20％。

3. 如权利要求1所述的方法，其特征在于所述通孔由绝缘陶瓷和两端面镀镍或镀金的金属导体组成，金属导体在中心，绝缘陶瓷包住该金属导体；通孔位于凸形管基的凸起部分。