CN103139899A - 一种用于在cpri接口中切换时钟的方法与设备 - Google Patents

一种用于在cpri接口中切换时钟的方法与设备 Download PDF

Info

Publication number
CN103139899A
CN103139899A CN2011103906438A CN201110390643A CN103139899A CN 103139899 A CN103139899 A CN 103139899A CN 2011103906438 A CN2011103906438 A CN 2011103906438A CN 201110390643 A CN201110390643 A CN 201110390643A CN 103139899 A CN103139899 A CN 103139899A
Authority
CN
China
Prior art keywords
clock
interface
state
cpri
cpri interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103906438A
Other languages
English (en)
Other versions
CN103139899B (zh
Inventor
何虎刚
周代彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Shanghai Bell Co Ltd
Original Assignee
Alcatel Lucent Shanghai Bell Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Lucent Shanghai Bell Co Ltd filed Critical Alcatel Lucent Shanghai Bell Co Ltd
Priority to CN201110390643.8A priority Critical patent/CN103139899B/zh
Publication of CN103139899A publication Critical patent/CN103139899A/zh
Application granted granted Critical
Publication of CN103139899B publication Critical patent/CN103139899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明的目的是提供一种用于在CPRI接口中切换时钟的方法与设备；通过检测从端CPRI接口的接口状态；当所述接口状态为预定状态，检测恢复时钟的状态是否稳定；当所述恢复时钟的状态稳定，将待提供至锁相环的参考时钟从本地参考时钟切换为所述恢复时钟。与现有技术相比，本发明在系统运行时，由FPGA自身检测恢复时钟，当发现时钟异常时，及时切换时钟，使得基站BBU模块具有恢复能力，该锁相环不会发生失锁的情况，增强了时钟系统的稳定性。

Description

一种用于在CPRI接口中切换时钟的方法与设备
技术领域
本发明涉及通信技术领域，尤其涉及一种用于在CPRI接口中切换时钟的技术。
背景技术
现有的移动通信基站中，基带处理单元(BBU)的调制解调器板(Modem board)和控制板(Controller board)，通常使用FPGA来实现CPRI接口，以传输用户平台和控制平台的数据。从端CPRI接口的参考时钟是来自锁相环(PLL)设备的输出。在初始阶段，锁相环设备以稳定的参考时钟floc_ref运行，该参考时钟由本地晶体振荡器提供。当系统启动时，FPGA从端CPRI接口从接收到的控制板的高速串行数据流中恢复出恢复时钟frec_ref。随后，调制解调器板中的CPU软件向锁相环设备写入配置字，以将本地晶体振荡器的参考时钟floc_ref切换至恢复时钟frec_ref。调制解调器板和控制板的主从CPRI接口系统达到同步状态。
然而，由此将不可避免地引入参考时钟的抖动(JITTER)。此外，由于这两个主从CPRI接口的时钟域的频率和相位不同，锁相环的输出时钟也会改变。同时，FPGA的并串-串并转换器也将无法适应这种改变，导致在时钟切换后，该从端CPRI接口无法正常工作，该BBU系统的同步失败。
发明内容
本发明的目的是提供一种用于在CPRI接口中切换时钟的方法与设备。
根据本发明的一个方面，提供了一种在CPRI接口中进行时钟切换的方法，其中，该方法包括：
a 检测从端CPRI接口的接口状态；
b 当所述接口状态为预定状态，检测恢复时钟的状态是否稳定；
c 当所述恢复时钟的状态稳定，将待提供至锁相环的参考时钟从本地参考时钟切换为所述恢复时钟。
根据本发明的另一个方面，还提供了一种在CPRI接口中进行时钟切换的切换设备，其中，该设备包括：
接口检测装置，用于检测从端CPRI接口的接口状态；
时钟检测装置，用于当所述接口状态为预定状态，检测恢复时钟的状态是否稳定；
时钟切换装置，用于当所述恢复时钟的状态稳定，将待提供至锁相环的参考时钟从本地参考时钟切换为所述恢复时钟。
与现有技术相比，本发明在系统运行时，由FPGA自身检测恢复时钟，当发现时钟异常时，及时切换时钟，使得基站BBU模块具有恢复能力，该锁相环不会发生失锁的情况，增强了时钟系统的稳定性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1示出根据本发明一个方面的用于在CPRI接口中切换时钟的设备示意图；
图2示出根据本发明一个优选实施例的用于在CPRI接口中切换时钟的设备示意图；
图3示出根据本发明另一个方面的用于在CPRI接口中切换时钟的方法流程图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面结合附图对本发明作进一步详细描述。
图1示出根据本发明一个方面的用于在CPRI接口中切换时钟的设备示意图；切换设备1包括接口检测装置101、时钟检测装置102和时钟切换装置103。
其中，接口检测装置101检测从端CPRI接口的接口状态。具体地，该接口检测装置101检测从端CPRI接口的接口状态，如检测该接口状态是否为预定状态，即，检测该CPRI接口所对应的FPGA中的串并-并串接口是否从接收到的控制板的高速串行数据流中恢复出恢复时钟。
当所述接口状态为预定状态，时钟检测装置102检测恢复时钟是否稳定。具体地，时钟检测装置102根据接口检测装置101所检测出的接口状态，当该接口状态为预定状态，即表明该串并-并串接口已经成功从该高速串行数据流中恢复出恢复时钟，该时钟检测装置102随即检测该恢复时钟是否稳定。
当所述恢复时钟的状态稳定时，时钟切换装置103将参考时钟从本地参考时钟切换为所述恢复时钟。具体地，当该时钟检测装置102检测出该恢复时钟的状态稳定，则该时钟切换装置103将参考时钟从本地参考时钟切换为该恢复时钟。在此，该本地参考时钟由本地晶体振荡器生成；该参考时钟为提供给锁相环的参考时钟。随后，该锁相环根据该参考时钟，生成系统时钟，并将该系统时钟提供至该从端CPRI接口。
优选地，切换设备1还包括数据检测装置(未示出)，该数据检测装置检测所述从端CPRI接口的数据接收状态；其中，当所述接口状态为预定状态，时钟检测装置102结合所述数据接收状态，检测所述恢复时钟是否稳定。具体地，数据检测装置检测该从端CPRI接口的数据接收状态，当该数据接收状态为正常状态，或该数据接收的误码率在预定范围之内，表示该从端CPRI接口的数据接收状态正常，则随后，时钟检测装置102根据该从端CPRI接口的数据接收状态为正常，再结合接口检测装置101所检测出的该从端CPRI接口的接口状态为预定状态，检测该恢复时钟是否稳定；当该恢复时钟稳定时，时钟切换装置103将参考时钟从本地参考时钟切换为所述恢复时钟。
优选地，切换设备1还包括重置装置(未示出)，该重置装置根据所述参考时钟的时钟切换，重置所述从端CPRI接口所对应的FPGA。具体地，重置装置根据该参考时钟的时钟切换，重置该从端CPRI接口所对应的FPGA，如重置该FPGA中的串并-并串转换器，以重新接收来自控制板/CPRI主接口的高速数据流。例如，当对该提供至锁相环的参考时钟进行切换之后，该锁相环所生成的系统时钟也将变化，则重置装置根据该变化后的系统时钟，重置该CPRI接口所对应的FPGA，随后，该切换设备1再检测从端CPRI接口的接口状态所对应的恢复时钟；进一步地，该切换设备1检测该从端CPRI接口的数据接收状态是否正常，若该接收状态正常，则结束操作，若该接收状态不正常，则该切换设备1重复执行接口检测装置101、时钟检测装置102和时钟切换装置103所执行的操作。
图2示出根据本发明一个优选实施例的用于在CPRI接口中切换时钟的设备示意图；该切换设备1包括所述从端CPRI接口所对应的FPGA，如该FPGA中所包括的时钟转换控制器执行该切换设备1如上所述的操作。
如图2所示，该时钟转换控制器检测从端CPRI接口的接口状态，当该接口状态为预定状态，即表明该串并-并串接口已经成功从该高速串行数据流中恢复出恢复时钟frec_ref，该时钟转换控制器随即检测该恢复时钟frec_ref是否稳定，并基于锁相环的锁定信号(Lock)，决定参考时钟fref是否从本地参考时钟floc_ref切换为该恢复时钟frec_ref。如当该时钟转换控制器决定将切换该参考时钟fref，则该时钟转换控制器输出低电平信号，该参考时钟fref即从本地参考时钟floc_ref切换为该恢复时钟frec_ref；若该时钟转换控制器决定仍然使用fref，则该时钟转换控制器输出高电平信号。
图3示出根据本发明一个方面的用于在CPRI接口中切换时钟的设备示意图。
在步骤S1中，切换设备1检测从端CPRI接口的接口状态。具体地，在步骤S1中，切换设备1检测从端CPRI接口的接口状态，如检测该接口状态是否为预定状态，即，检测该CPRI接口所对应的FPGA中的串并-并串接口是否从接收到的控制板的高速串行数据流中恢复出恢复时钟。
当所述接口状态为预定状态，在步骤S2中，切换设备1检测恢复时钟是否稳定。具体地，在步骤S2中，切换设备1根据在步骤S1中所检测出的接口状态，当该接口状态为预定状态，即表明该串并-并串接口已经成功从该高速串行数据流中恢复出恢复时钟，在步骤S2中，切换设备1随即检测该恢复时钟是否稳定。
当所述恢复时钟的状态稳定时，在步骤S3中，切换设备1将参考时钟从本地参考时钟切换为所述恢复时钟。具体地，当在步骤S2中，切换设备1检测出该恢复时钟的状态稳定，则在步骤S3中，切换设备1将参考时钟从本地参考时钟切换为该恢复时钟。在此，该本地参考时钟由本地晶体振荡器生成；该参考时钟为提供给锁相环的参考时钟。随后，该锁相环根据该参考时钟，生成系统时钟，并将该系统时钟提供至该从端CPRI接口。
优选地，在步骤S4(未示出)中，切换设备1检测所述从端CPRI接口的数据接收状态；其中，当所述接口状态为预定状态，在步骤S2中，切换设备1结合所述数据接收状态，检测所述恢复时钟是否稳定。具体地，在步骤S4中，切换设备1检测该从端CPRI接口的数据接收状态，当该数据接收状态为正常状态，或该数据接收的误码率在预定范围之内，表示该从端CPRI接口的数据接收状态正常，则随后，在步骤S2中，切换设备1根据该从端CPRI接口的数据接收状态为正常，再结合在步骤S1中所检测出的该从端CPRI接口的接口状态为预定状态，检测该恢复时钟是否稳定；当该恢复时钟稳定时，在步骤S3中，切换设备1将参考时钟从本地参考时钟切换为所述恢复时钟。
优选地，在步骤S5(未示出)中，切换设备1根据所述参考时钟的时钟切换，重置所述CPRI接口所对应的FPGA。具体地，在步骤S5中，切换设备1根据该参考时钟的时钟切换，重置该CPRI接口所对应的FPGA，如重置该FPGA中的串并-并串转换器，以重新接收来自控制板/CPRI主接口的高速数据流。例如，当对该提供至锁相环的参考时钟进行切换之后，该锁相环所生成的系统时钟也将变化，则在步骤S5中，切换设备1根据该变化后的系统时钟，重置该CPRI接口所对应的FPGA，随后，该切换设备1再检测从端CPRI接口的接口状态所对应的恢复时钟；进一步地，该切换设备1检测该从端CPRI接口的数据接收状态是否正常，若该接收状态正常，则结束操作，若该接收状态不正常，则该切换设备1重复步骤S1、S2和S3。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (8)

1.一种在CPRI接口中进行时钟切换的方法，其中，该方法包括：
a 检测从端CPRI接口的接口状态；
b 当所述接口状态为预定状态，检测恢复时钟的状态是否稳定；
c 当所述恢复时钟的状态稳定，将待提供至锁相环的参考时钟从本地参考时钟切换为所述恢复时钟。
2.根据权利要求1所述的方法，其中，该方法还包括：
-检测所述从端CPRI接口的数据接收状态；
其中，所述步骤b包括：
-当所述接口状态为预定状态，结合所述数据接收状态，检测所述恢复时钟是否稳定。
3.根据权利要求1或2所述的方法，其中，该方法还包括：
-根据所述参考时钟的时钟切换，重置所述从端CPRI接口所对应的FPGA。
4.根据权利要求1至3所述的方法，其中，该方法由所述从端CPRI接口所对应的FPGA执行。
5.一种在CPRI接口中进行时钟切换的切换设备，其中，该设备包括：
接口检测装置，用于检测从端CPRI接口的接口状态；
时钟检测装置，用于当所述接口状态为预定状态，检测恢复时钟的状态是否稳定；
时钟切换装置，用于当所述恢复时钟的状态稳定，将待提供至锁相环的参考时钟从本地参考时钟切换为所述恢复时钟。
6.根据权利要求1所述的切换设备，其中，该设备还包括：
数据检测装置，用于检测所述从端CPRI接口的数据接收状态；
其中，所述时钟检测装置用于：
-当所述接口状态为预定状态，结合所述数据接收状态，检测所述恢复时钟是否稳定。
7.根据权利要求5或6所述的切换设备，其中，该设备还包括：
重置装置，用于根据所述参考时钟的时钟切换，重置所述从端CPRI接口所对应的FPGA。
8.根据权利要求5至7所述的切换设备，其中，该设备包括所述从端CPRI接口所对应的FPGA。
CN201110390643.8A 2011-11-30 2011-11-30 一种用于在cpri接口中切换时钟的方法与设备 Active CN103139899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110390643.8A CN103139899B (zh) 2011-11-30 2011-11-30 一种用于在cpri接口中切换时钟的方法与设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110390643.8A CN103139899B (zh) 2011-11-30 2011-11-30 一种用于在cpri接口中切换时钟的方法与设备

Publications (2)

Publication Number Publication Date
CN103139899A true CN103139899A (zh) 2013-06-05
CN103139899B CN103139899B (zh) 2016-08-03

Family

ID=48499067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110390643.8A Active CN103139899B (zh) 2011-11-30 2011-11-30 一种用于在cpri接口中切换时钟的方法与设备

Country Status (1)

Country Link
CN (1) CN103139899B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786741A (zh) * 2020-07-20 2020-10-16 哈尔滨海能达科技有限公司 一种cpri传输数据的时钟同步方法及相关装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909418A (zh) * 2006-08-01 2007-02-07 华为技术有限公司 通用无线接口的时钟分配装置及实现速率切换的方法
CN101242435A (zh) * 2006-02-22 2008-08-13 华为技术有限公司 连接主基站与射频拉远单元的接口装置
CN101860365A (zh) * 2010-06-12 2010-10-13 中兴通讯股份有限公司 参考时钟源切换方法及装置
US20100285754A1 (en) * 2008-03-17 2010-11-11 Yoshitaka Kawanabe Radio equipment, and method and program of determining signal transmission speed
WO2011035640A1 (zh) * 2009-09-28 2011-03-31 中兴通讯股份有限公司 一种下行物理链路故障诊断的方法、系统及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242435A (zh) * 2006-02-22 2008-08-13 华为技术有限公司 连接主基站与射频拉远单元的接口装置
CN1909418A (zh) * 2006-08-01 2007-02-07 华为技术有限公司 通用无线接口的时钟分配装置及实现速率切换的方法
US20100285754A1 (en) * 2008-03-17 2010-11-11 Yoshitaka Kawanabe Radio equipment, and method and program of determining signal transmission speed
WO2011035640A1 (zh) * 2009-09-28 2011-03-31 中兴通讯股份有限公司 一种下行物理链路故障诊断的方法、系统及装置
CN101860365A (zh) * 2010-06-12 2010-10-13 中兴通讯股份有限公司 参考时钟源切换方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786741A (zh) * 2020-07-20 2020-10-16 哈尔滨海能达科技有限公司 一种cpri传输数据的时钟同步方法及相关装置

Also Published As

Publication number Publication date
CN103139899B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN101098220B (zh) 一种基于数字锁相环的时钟同步方法及其系统
US20120008701A1 (en) Phase interpolator based transmission clock control
CN102611491A (zh) 基站时钟装置、基站系统和时钟同步方法
US7683685B2 (en) System and method for implementing a digital phase-locked loop
US20120105115A1 (en) Clock and data recovery circuit
CN102104474B (zh) 一种时钟检测方法及装置
JP2009232462A (ja) クロック情報とデータを伝送する装置及び方法
US8823432B2 (en) Low power data recovery
JP2011239011A (ja) 無線基地局装置
CN107528585A (zh) 具有电超负载保护电路的锁相回路
JP5067504B2 (ja) データ受信回路
CN102957545A (zh) 同步网络时钟的维护方法及装置
CN101145864A (zh) 一种提高基准钟性能的方法及系统
US11144088B2 (en) Clocking synchronization method and apparatus
JPWO2011114837A1 (ja) 伝送装置、伝送方法及び伝送システム
CN105468561A (zh) 一种高速异步串行通信方法
CN103139899A (zh) 一种用于在cpri接口中切换时钟的方法与设备
CN104009756B (zh) 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法
US8711018B2 (en) Providing a feedback loop in a low latency serial interconnect architecture
EP1478119A2 (en) Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
CN215420315U (zh) 一种5g扩展型皮基站冗余授时同步装置
JP6361744B2 (ja) 基地局装置及びその制御方法
CN113259044A (zh) 一种5g扩展型皮基站冗余授时同步装置及其控制方法
JP2012222497A (ja) 受信回路及びエラー検出方法
CN106571904A (zh) 用于rf解调的时钟同步电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201206 ningqiao Road, Pudong New Area China (Shanghai) free trade test area, Pudong New Area, Shanghai

Patentee after: Shanghai NOKIA Baer Limited by Share Ltd

Address before: 201206 Pudong Jinqiao Ning Road, Shanghai, No. 388

Patentee before: Shanghai Alcatel-Lucent Co., Ltd.

CP03 Change of name, title or address