CN103107802A - 具有电感器的输入/输出电路 - Google Patents

具有电感器的输入/输出电路 Download PDF

Info

Publication number
CN103107802A
CN103107802A CN2012101467271A CN201210146727A CN103107802A CN 103107802 A CN103107802 A CN 103107802A CN 2012101467271 A CN2012101467271 A CN 2012101467271A CN 201210146727 A CN201210146727 A CN 201210146727A CN 103107802 A CN103107802 A CN 103107802A
Authority
CN
China
Prior art keywords
inductor
circuit
electrically connected
node
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101467271A
Other languages
English (en)
Other versions
CN103107802B (zh
Inventor
钟道文
陈建宏
黃明杰
林志昌
隋彧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103107802A publication Critical patent/CN103107802A/zh
Application granted granted Critical
Publication of CN103107802B publication Critical patent/CN103107802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers

Abstract

本发明涉及具有电感器的输入/输出(I/O)电路包括与I/O电路的输出节点电连接的静电放电(ESD)保护电路。至少一个电感器和至少一个负载以串联方式且在I/O电路的输出节点和电源线之间进行电连接。电路与至少一个电感器和至少一个负载之间的节点电连接。电路用于增加信号变换期间流过至少一个电感器的电流。

Description

具有电感器的输入/输出电路
技术领域
本公开总体上涉及半导体器件领域，更具体地，涉及具有电感器的输入/输出(I/O)电路。
背景技术
随着半导体技术的发展，集成电路通常包含以高电压电平操作的器件以及以低电压电平操作的其他器件。低压器件不能忍受高压信号。当以高压信号操作低压器件时，会频繁发生器件故障。为了保护低压器件免受高压信号影响，集成电路通常包括输入/输出(I/O)电路作为低压器件和高压器件之间的接口。I/O电路允许低压器件与高压器件进行通信，同时保护低压器件免受高压信号的损伤。
发明内容
为解决上述问题，本发明提供了一种输入/输出(I/O)电路，包括：静电放电(ESD)保护电路，与I/O电路的输出节点电连接；至少一个电感器和至少一个负载，以串联方式电连接在I/O电路的输出节点和电源线之间；以及子电路，与至少一个电感器和至少一个负载之间的节点电连接，其中，该子电路用于增加信号变换期间流过至少一个电感器的电流。
其中，子电路包括具有至少一个输出节点的至少一个预驱动级，并且至少一个预驱动级的至少一个输出节点与驱动级的至少一个输入节点电连接。
其中，至少一个预驱动级包括：第一预驱动级，与至少一个负载和至少一个电感器之间的节点电连接，并与驱动级电连接；以及第二预驱动级，与至少一个负载和至少一个电感器之间的节点电连接，并与第一预驱动级电连接。
其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一预驱动级，第三电流流过第二预驱动级，第一电流、第二电流和第三电流基本上彼此相等。
其中，子电路包括具有至少一个输出节点的至少一个电平位移器，至少一个电平位移器的至少一个输出节点与驱动级的至少一个输入节点电连接。
其中，至少一个电平位移器包括：第一电平位移器，与至少一个电感器和至少一个负载之间的节点电连接，并且与驱动级电连接；以及第二电平位移器，与至少一个电感器和至少一个负载之间的节点电连接，并且与第一电平位移器电连接。
其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一电平位移器，第三电流流过第二电平位移器，第一电流、第二电流和第三电流基本上彼此相等。
其中，在稳态期间，流过第一电平位移器和第二电平位移器的电流基本上为零。
其中，ESD保护电路具有大约400毫微微法(fF)或更高的寄生电容，至少一个电感器具有大约0.1毫微亨(nH)或更低的电感。
此外，还提供了一种输入/输出(I/O)电路，包括：驱动级，包括：第一静电放电(ESD)保护电路，与驱动级的第一输出节点电连接；第二ESD保护电路，与驱动级的第二输出节点电连接；第一电感器和第一电阻器，以串联方式电连接在驱动级的第一输出节点与电源线之间；以及第二电感器和第二电阻器，以串联方式电连接在驱动级的第二输出节点与电源线之间；以及第一电路，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第一电路的第一输出节点和第一电路的第二输出节点分别与驱动级的第一输入节点和第二输入节点电连接；以及第二电路，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第二电路的第一输出节点和第二电路的第二输出节点分别与第一电路的第一输入节点和第一电路的第二输入节点电连接。
其中，第一电路和第二电路包括预驱动级或电平位移器。
其中，第一电路和第二电路分别用于增加信号变换期间流过第一电感器或第二电感器的电流。
其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一电路，第三电流流过第二电路，第一电流、第二电流和第三电流基本上彼此相等。
其中，在稳态期间，流过第一电路和第二电路的电流基本上为零。
其中，第一ESD保护电路和第二ESD保护电路分别具有大约400毫微微法(fF)或更高的寄生电容，第一电感器和第二电感器分别具有大约0.1毫微亨(nH)或更低的电感。
此外，还提供了一种输入/输出(I/O)电路，包括：驱动级，包括：第一静电放电(ESD)保护电路，与驱动级的第一输出节点电连接；第二ESD保护电路，与驱动级的第二输出节点电连接；第一电感器和第一电阻器，以串联方式电连接在驱动级的第一输出节点与电源线之间；以及第二电感器和第二电阻器，以串联方式电连接在驱动级的第二输出节点与电源线之间；以及第一电平位移器，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第一电平位移器的第一输出节点和第一电平位移器的第二输出节点分别与驱动级的第一输入节点和第二输入节点电连接，其中，在信号变换期间，第一电平位移器用于增加流过第一电感器或第二电感器的电流；以及第二电平位移器，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接，第二电平位移器的第一输出节点和第二电平位移器的第二输出节点分别与第一电平位移器的第一输入节点和第一电平位移器的第二输入节点电连接，其中，在信号变换期间，第二电平位移器用于增加流过第一电感器或第二电感器的电流。
其中，在信号变换期间，第一电流流过驱动级，第二电流流过第一电平位移器，第三电流流过第二电平位移器，第一电流、第二电流和第三电流基本上彼此相等。
其中，第一ESD保护电路和第二ESD保护电路分别具有大约400毫微微法(fF)或更高的寄生电容，第一电感器和第二电感器分别具有大约0.1毫微亨(nH)或更低的电感。
其中，在稳态期间，流过第一电平位移器和第二电平位移器的电流基本上为零。
附图说明
当阅读附图时，根据以下详细描述更好地理解本公开的一个或多个方面。应该强调的是，根据工业的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，可以任意增加或减小各种部件的尺寸。
图1是根据一些实施例的输入/输出(I/O)电路的示意图。
图2是示出根据一些实施例的包括至少一个预驱动级的示例性I/O电路的示意图。
图3是示出根据一些实施例的包括至少一个电平位移器的示例性I/O电路的示意图。
具体实施方式
输入/输出(I/O)设计具有大约8千兆赫(GHz)或更少的带宽。该I/O设计的带宽被添加至I/O的输出节点的静电放电(ESD)保护电路的寄生电容所折中。在一些情况下，可以减小ESD保护电路的寄生电容。然而，在设计一些高带宽I/O中不能减小寄生电容。
在设计适合大约10GHz或更多的带宽的I/O的过程中，感应峰化技术使用一对电感器，每一对都电连接在负载电阻器和电源电压VDD之间。在一些情况下，对于40nm技术节点或更好的设计，电感器的电感可以在0.3毫微亨(nH)左右。
随着集成电路的技术节点的缩小，可用于I/O设计的面积变得更小。在一些实施例中，用于感应峰化的0.3nH电感器的设计会太大而不能适应于单个I/O间距。大电感器和小I/O间距使得对小技术节点产生I/O设计的挑战。
应该理解，以下公开提供了用于实施各种实施例的不同特征的许多不同的实施例或实例。以下描述部件和配置的具体实例以简化本公开。当然，这些仅仅是实例而不用于限制。例如，以下第一部件形成在第二部件上方的描述可以包括第一和第二部件被形成为直接接触的实施例，并且还可以包括可以形成附加部件夹置在第一和第二部件之间使得第一和第二部件没有直接接触的实施例。此外，本公开可以在各个实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，它们本身并不用于表示所讨论的各个实施例和/或结构之间的关系。
图1是输入/输出(I/O)电路的示意图。在图1中，I/O电路100包括与电路130电连接的驱动级110。驱动级110包括至少一个输入节点(例如，输入节点N1和N2)以及至少一个输出节点(例如，输出节点N3和N4)。输入节点N1和N2分别与驱动级110的晶体管M1和M2的栅极电连接。晶体管M1和M2的漏极分别与对应的输出节点N3和N4电连接。在图1中，驱动级110的输出节点N3和N4为I/O电路100的输出节点。
在一些实施例中，驱动级110包括至少一个静电放电(ESD)保护电路，例如ESD保护电路120a和120b，它们与I/O电路100的对应输出节点N3和N4电连接。ESD保护电路120a和120b被配置为保护I/O电路100免受对输出节点N3和N4发生的瞬间静电放电事件的损害。在一些实施例中，ESD保护电路120a和120b都具有大约400毫微微法(fF，femtofarads)或更多的寄生电容。
参照图1，I/O电路100包括至少一个电感器，例如电感器L1和L2，它们以串联方式与对应的负载(例如，电阻器R1和R2)电连接。电感器L1和电阻器R1电连接在输出节点N3和被配置为提供电源电压VDD的电源线之间。电感器L2和电阻器R3电连接在输出节点N4和被配置为提供电源电压VDD的电源线之间。在一些实施例中，电源电压VDD大约为1.8V，每个电感器的电感大约为0.1毫微亨(nH)或更少，并且每个电阻器的电阻大约为50欧姆(Ω)。由于每个电感器的电感较低，所以电感器设计使用的面积较小，使得可以以单个I/O间距设计电感器120a和120b。在一些实施例中，I/O间距大约为30μm或更少。
注意，上面参照图1描述的电感、寄生电容、电源电压和/或电阻仅仅是示例性的。本申请的范围不限于此。在一些实施例中，可以响应于技术节点、I/O电路的带宽设计的变化和/或其他设计变化修改电感、寄生电容、电源电压和/或电阻。
再次参照图1，电路130用于增加信号变换期间流过电感器L1或L2的电流IT。例如，具有相对电压状态的一对信号被应用于输入节点N1和N2。信号导通和截止对应的晶体管M1和M2，使得电流流过电感器L2。
在信号变换期间，应用于输入节点N1的信号导通晶体管M1，并且应用于输入节点N2的另一信号截止晶体管M2。随着流过电感器L1的电流IT增加和/或被电路130感应，电流IT的一部分流过电阻器R1，电流IT的剩余部分流过电路130。即使电感器L1的电感较小(例如，大约0.1nH以下)，电感器L1两端的压差也由于电流IT的增加而增加。节点N3上电压电平的上拉变快。通过增加电流IT，不仅可以增加I/O电路100的带宽，而且可以在单个I/O间距中设计小电感器L1。
图2是示出包括至少一个预驱动级的示例性I/O电路的示意图。至少一个预驱动级用于生成应用于驱动级110的输入节点N1和N2的预驱动信号。至少一个预驱动级还用于增加和/或感应流过电感器L1和L2的电流IT。
在一些实施例中，电路130包括至少一个预驱动级，例如，预驱动级230a和230b。预驱动级230a和230b分别包括对应的输入节点N7-N8和N13-N14以及对应的输出节点N9-N10和N15-N16。预驱动级230a和230b分别还包括对应的晶体管对M3-M4和M5-M6。晶体管M3-M6的栅极分别与对应的输入节点N7、N8、N13和N14电连接。输出节点N9、N10、N15和N16与对应的输入节点N2、N1、N8和N7电连接。
再次参照图2，预驱动级230a和230b包括对应的电阻器对R3-R4和R5-R6。在一些实施例中，预驱动级230a和230b与电感器L1和电阻器R1之间的节点N5和电感器L2和电阻器R2之间的节点N6电连接。例如，预驱动级230a和230b的节点N11和N17分别与节点N5电连接。预驱动级230a和230b的节点N12和N18分别与节点N6电连接。
注意，在信号变换期间，流过驱动级110的电感器L1的电流IT增加。如果节点N11和N17以及N12和N18没有与对应的节点N5和N6电连接，则电流IT将基本上等于流过电阻器R1的电流I1。在图2中，由于节点N11和N17以及N12和N18与对应的节点N5和N6电连接，所以电流IT基本上等于分别流过驱动级110以及预驱动级230a和230b的电阻器R1、R3和R5的电流I1、I2和I3的总和。在一些实施例中，电流I1、I2和I3基本上彼此相等。在一些实施例中，这里的术语“相等”是指电流I1、I2和I3具有相同频率、相位和/或幅度。
注意，上面参照图2描述的预驱动级230a和230b的数量仅仅是示例性的。本申请的范围不限于此。在一些实施例中，应用单个预驱动级或者多于两个的预驱动级以增加和/或感应电流IT。可以响应于电感器的设计、流过对应驱动级的电流的相位和/或电流的频率的差和/或I/O电路的其他设计来改变预驱动级的数量。
图3是示出包括至少一个电平位移器的示例性I/O电路的示意图。至少一个电平位移器用于移动应用于驱动级110的输入节点N1和N2的信号的电压级。至少一个电平位移器还用于增加和/或感应流过电感器L1和L2的电流IT。
在一些实施例中，电路130包括至少一个电平位移器，例如电平位移器330a和330b。电平位移器330a和330b分别包括对应的输入节点N19-N20和N25-N26以及对应的输出节点N21-N22和N27-N28。电平位移器330a和330b分别还包括对应的晶体管M7-M10和M11-M14。在一些实施例中，晶体管M7-M8和M11-M12为N型晶体管，以及晶体管M9-M10和M13-M14为P型晶体管。晶体管M7-M8的栅极分别与对应的输入节点N19和N20电连接。输出节点N21-N22和N27-N28与对应的输入节点N2、N1、N20和N19电连接。
再次参照图3，输出节点N21和N22分别设置在晶体管M7和M9之间和晶体管M8和M10之间。输出节点N27和N28分别设置在晶体管M11和M13之间和晶体管M12和M14之间。在一些实施例中，电平位移器330a和330b与电感器L1和电阻器R1之间的节点N5和电感器L2和电阻器R2之间的节点N6电连接。例如，节点N23和N29与节点N5电连接，并且节点N24和N30与节点N6电连接。
注意，在信号变换期间，流过电感器L1的电流IT增加。如果节点N23和N29以及N24和N30没有与对应的节点N5和N6电连接，则电流IT将等于流过电阻器R1的电流I1。在图3中，由于节点N23和N29以及N24和N30与对应的节点N5和N6电连接，所以电流IT基本上等于分别流过驱动级110以及电平位移器330a和330b的电阻器R1以及晶体管M9和M13的电流I1、I4和I5的总和。在一些实施例中，电流I1、I4和I5基本上相互相等。在一些实施例中，这里的术语“相等”是指电流I1、I4和I5具有相同频率、相位和/或幅度。
在信号稳态期间，流过电平位移器330a和330b的电流基本上等于零。流过电感器L1的电流IT基本上等于流过电阻器R1的电流I1。由于在信号稳态期间基本没有电流流过电平位移器330a和330b，所以由I/O电路100消耗的功率很小。
注意，上面参照图3描述的电平位移器330a和330b的数量仅仅是示例性的。本申请的范围不限于此。在一些实施例中，应用单个电平位移器或者多于两个的电平位移器以增加和/或感应电流IT。可以响应于电感器的设计、流过对应电平位移器的电流的相位和/或电流的频率的差和/或I/O电路的其他设计来改变电平位移器的数量。
在一些实施例中，电平位移器330a或330b用预驱动级230a或230b替换。在其他实施例中，附加驱动级以并联方式与电平位移器330a和330b电连接，以增加和/或感应电流IT。
在本申请的示例性实施例中，输入/输出(I/O)电路包括与I/O电路的输出节点电连接的静电放电(ESD)保护电路。至少一个电感器和至少一个负载以串联方式电连接在I/O电路的输出节点和电源线之间。电路与至少一个电感器和至少一个负载之间的节点电连接。该电路用于增加信号变换期间流过至少一个电感器的电流。
在本申请的另一个示例性实施例中，输入/输出(I/O)电路包括驱动级，其包括与驱动级的第一输出节点电连接的第一静电放电(ESD)保护电路。第二ESD保护电路与驱动级的第二输出节点电连接。第一电感器和第一电阻器以串联方式电连接在驱动级的第一输出节点与电源线之间。第二电感器和第二电阻器以串联方式电连接在驱动级的第二输出节点与所述电源线之间。该I/O电路还包括第一电路，与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接。第一电路具有分别与驱动级的第一输入节点和第二输入节点电连接的第三输出节点和第四输出节点。第二电路与第一电感器和第一电阻器之间的第一节点以及第二电感器和第二电阻器之间的第二节点电连接。第二电路具有分别与第一电路的第三输入节点和第四输入节点电连接的第五输出节点和第六输出节点。
前面概述了多个实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该意识到，他们可以容易地将本公开用作用于设计或修改用于执行与本文引入实施例相同的目的和/或实现相同优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效构造不背离本公开的精神和范围，并且他们可以进行各种改变、替换和修改而不背离本公开的精神和范围。

Claims (10)

1.一种输入/输出(I/O)电路，包括：
静电放电(ESD)保护电路，与所述I/O电路的输出节点电连接；
至少一个电感器和至少一个负载，以串联方式电连接在所述I/O电路的所述输出节点和电源线之间；以及
子电路，与所述至少一个电感器和所述至少一个负载之间的节点电连接，其中，该子电路用于增加信号变换期间流过所述至少一个电感器的电流。
2.根据权利要求1所述的I/O电路，其中，所述子电路包括具有至少一个输出节点的至少一个预驱动级，并且所述至少一个预驱动级的所述至少一个输出节点与驱动级的至少一个输入节点电连接。
3.根据权利要求2所述的I/O电路，其中，所述至少一个预驱动级包括：
第一预驱动级，与所述至少一个负载和所述至少一个电感器之间的节点电连接，并与所述驱动级电连接；以及
第二预驱动级，与所述至少一个负载和所述至少一个电感器之间的节点电连接，并与所述第一预驱动级电连接。
4.根据权利要求3所述的I/O电路，其中，在信号变换期间，第一电流流过所述驱动级，第二电流流过所述第一预驱动级，第三电流流过所述第二预驱动级，所述第一电流、所述第二电流和所述第三电流基本上彼此相等。
5.根据权利要求1所述的I/O电路，其中，所述子电路包括具有至少一个输出节点的至少一个电平位移器，所述至少一个电平位移器的所述至少一个输出节点与驱动级的至少一个输入节点电连接。
6.根据权利要求5所述的I/O电路，其中，所述至少一个电平位移器包括：
第一电平位移器，与所述至少一个电感器和所述至少一个负载之间的节点电连接，并且与所述驱动级电连接；以及
第二电平位移器，与所述至少一个电感器和所述至少一个负载之间的节点电连接，并且与所述第一电平位移器电连接。
7.根据权利要求6所述的I/O电路，其中，在信号变换期间，第一电流流过所述驱动级，第二电流流过所述第一电平位移器，第三电流流过所述第二电平位移器，所述第一电流、所述第二电流和所述第三电流基本上彼此相等。
8.根据权利要求6所述的I/O电路，其中，在稳态期间，流过所述第一电平位移器和所述第二电平位移器的电流基本上为零。
9.一种输入/输出(I/O)电路，包括：
驱动级，包括：
第一静电放电(ESD)保护电路，与所述驱动级的第一输出节点电连接；
第二ESD保护电路，与所述驱动级的第二输出节点电连接；
第一电感器和第一电阻器，以串联方式电连接在所述驱动级的所述第一输出节点与电源线之间；以及
第二电感器和第二电阻器，以串联方式电连接在所述驱动级的所述第二输出节点与所述电源线之间；以及
第一电路，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第一电路的第一输出节点和所述第一电路的第二输出节点分别与所述驱动级的第一输入节点和第二输入节点电连接；以及
第二电路，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第二电路的第一输出节点和所述第二电路的第二输出节点分别与所述第一电路的第一输入节点和所述第一电路的第二输入节点电连接。
10.一种输入/输出(I/O)电路，包括：
驱动级，包括：
第一静电放电(ESD)保护电路，与所述驱动级的第一输出节点电连接；
第二ESD保护电路，与所述驱动级的第二输出节点电连接；
第一电感器和第一电阻器，以串联方式电连接在所述驱动级的所述第一输出节点与电源线之间；以及
第二电感器和第二电阻器，以串联方式电连接在所述驱动级的所述第二输出节点与所述电源线之间；以及
第一电平位移器，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第一电平位移器的第一输出节点和所述第一电平位移器的第二输出节点分别与所述驱动级的第一输入节点和第二输入节点电连接，其中，在信号变换期间，所述第一电平位移器用于增加流过所述第一电感器或所述第二电感器的电流；以及
第二电平位移器，与所述第一电感器和所述第一电阻器之间的第一节点以及所述第二电感器和所述第二电阻器之间的第二节点电连接，所述第二电平位移器的第一输出节点和所述第二电平位移器的第二输出节点分别与所述第一电平位移器的第一输入节点和所述第一电平位移器的第二输入节点电连接，其中，在信号变换期间，所述第二电平位移器用于增加流过所述第一电感器或所述第二电感器的电流。
CN201210146727.1A 2011-11-10 2012-05-11 具有电感器的输入/输出电路 Active CN103107802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/293,853 US8625240B2 (en) 2011-11-10 2011-11-10 Input/output circuit with inductor
US13/293,853 2011-11-10

Publications (2)

Publication Number Publication Date
CN103107802A true CN103107802A (zh) 2013-05-15
CN103107802B CN103107802B (zh) 2015-10-28

Family

ID=48280415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210146727.1A Active CN103107802B (zh) 2011-11-10 2012-05-11 具有电感器的输入/输出电路

Country Status (2)

Country Link
US (3) US8625240B2 (zh)
CN (1) CN103107802B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109495101A (zh) * 2018-10-26 2019-03-19 珠海格力电器股份有限公司 一种外挂晶体时钟的抗eft干扰电路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614604B2 (en) * 2011-12-06 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Amplifier inductor sharing for inductive peaking
US9773754B2 (en) 2014-12-05 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Input output for an integrated circuit
US10018660B2 (en) 2014-06-12 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Output resistance testing structure
US9698778B2 (en) 2014-09-30 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. On-die termination/driving circuit and method of using the same
US9780647B2 (en) 2014-11-26 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Input-output circuits
US9419615B2 (en) 2015-01-20 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit
US9450573B2 (en) 2015-02-25 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Input/output circuit
US10110232B2 (en) 2015-06-30 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer and latch system
US9762216B1 (en) 2016-03-09 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter circuit using boosting circuit
US9979399B2 (en) 2016-03-18 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Level shifter
US10438922B2 (en) 2016-06-06 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mounting components in semiconductor fabrication process
US10509071B2 (en) 2016-11-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for aligning probe card in semiconductor device testing
US10164758B2 (en) 2016-11-30 2018-12-25 Taiwan Semicondcutor Manufacturing Co., Ltd. Read-write data translation technique of asynchronous clock domains
US11172142B2 (en) 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
JP2022143656A (ja) * 2021-03-18 2022-10-03 Ｎｅｃプラットフォームズ株式会社 プリエンファシス回路、制御方法およびプログラム
US11609374B2 (en) 2021-03-22 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Directionally tunable optical reflector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481616A (zh) * 2001-09-05 2004-03-10 昆泰公司 在高速cmos电路中进行系统化调整的方法和电路设计
US7215194B2 (en) * 2004-05-28 2007-05-08 Cornell Research Foundation, Inc. Extended bandwidth amplifier and oscillator using positive current feedback through inductive load
US7579881B2 (en) * 2007-11-14 2009-08-25 Infineon Technologies Ag Write driver circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433595B1 (en) * 2001-09-05 2002-08-13 Qantec Communication, Inc. Method of system circuit design and circuitry for high speed data communication
JP5131275B2 (ja) * 2007-08-21 2013-01-30 富士通株式会社 増幅器
KR20090090928A (ko) * 2008-02-22 2009-08-26 삼성전자주식회사 저잡음 증폭기
US8362813B2 (en) * 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481616A (zh) * 2001-09-05 2004-03-10 昆泰公司 在高速cmos电路中进行系统化调整的方法和电路设计
US7215194B2 (en) * 2004-05-28 2007-05-08 Cornell Research Foundation, Inc. Extended bandwidth amplifier and oscillator using positive current feedback through inductive load
US7579881B2 (en) * 2007-11-14 2009-08-25 Infineon Technologies Ag Write driver circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109495101A (zh) * 2018-10-26 2019-03-19 珠海格力电器股份有限公司 一种外挂晶体时钟的抗eft干扰电路

Also Published As

Publication number Publication date
US8625240B2 (en) 2014-01-07
US20140092511A1 (en) 2014-04-03
US9214805B2 (en) 2015-12-15
CN103107802B (zh) 2015-10-28
US20160072279A1 (en) 2016-03-10
US9755429B2 (en) 2017-09-05
US20130120884A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103107802A (zh) 具有电感器的输入/输出电路
CN103430448B (zh) 电荷泵静电放电保护
CN104319275B (zh) 静电放电保护电路
CN101436592B (zh) 半导体集成电路
CN104701312B (zh) 静电保护电路以及半导体集成电路装置
CN103972874B (zh) 静电放电电路
CN109842103A (zh) 静电放电保护电路
CN102882198A (zh) Rc触发esd保护器件
CN110021922A (zh) 超低电容瞬态电压抑制器
CN105957863A (zh) 静电保护电路
CN102227808B (zh) 静电放电保护电路
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
CN102214915A (zh) 静电放电保护电路
CN101958538A (zh) 电路保护系统
US8194372B1 (en) Systems and methods for electrostatic discharge protection
CN108987387A (zh) 静电放电保护装置
JP2016119388A (ja) 静電気保護回路及び半導体集積回路装置
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
CN206516631U (zh) 防止静电放电的保护装置以及电子系统
CN103457599B (zh) 一种无静态功耗的芯片打线选择电路
CN101442205A (zh) 静电放电保护电路与方法
CN114747109B (zh) 一种esd保护电路
JP6384223B2 (ja) 静電気保護回路および集積回路
CN1278416C (zh) 在cmos集成电路中的最低电位为共模电平的模拟信号输入管脚的静电保护方法
CN107769757B (zh) 一种比较器抗静电电路及其工作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant