CN103094320A - 包括iii-v 族化合物半导体层的半导体器件及其制造方法 - Google Patents

包括iii-v 族化合物半导体层的半导体器件及其制造方法 Download PDF

Info

Publication number
CN103094320A
CN103094320A CN2012103449193A CN201210344919A CN103094320A CN 103094320 A CN103094320 A CN 103094320A CN 2012103449193 A CN2012103449193 A CN 2012103449193A CN 201210344919 A CN201210344919 A CN 201210344919A CN 103094320 A CN103094320 A CN 103094320A
Authority
CN
China
Prior art keywords
material layer
layer
semiconductor device
iii
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103449193A
Other languages
English (en)
Inventor
李商文
申在光
曹永真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103094320A publication Critical patent/CN103094320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Abstract

本发明提供包括III-V族材料的半导体器件及其制造方法。半导体器件包括：硅基板，包括孔；硬掩模，在基板上围绕孔形成；第一材料层，填充在孔内并形成在硬掩模上；上材料层，形成在第一材料层上；和器件层，形成在上材料层上，其中第一材料层是III-V族材料层。III-V族材料层可以是III-V族化合物半导体层。上材料层可以是第一材料层的一部分。上材料层可以使用与第一材料层相同的材料或不同的材料形成。

Description

包括III-V 族化合物半导体层的半导体器件及其制造方法
技术领域
本公开涉及半导体器件及制造该半导体器件的方法，更具体而言，涉及包括III-V族化合物半导体层的半导体器件及制造该半导体器件的方法。
背景技术
由于半导体器件被高度集成，所以半导体器件的元件的尺寸和它们之间的距离减小。例如，在硅（Si）基晶体管中，源电极、漏电极和栅电极的尺寸和它们之间的距离减小。由于栅电极的尺寸减小，所以沟道的长度也减小，因此由于短沟道效应导致晶体管的特性恶化。
为了应对栅电极的尺寸方面的限制，正在研究用III-V族材料代替沟道材料的技术。而且，正在研究将Si器件和包括III-V族材料的光学器件集成为一个器件的技术以及在Si基板上制造包括高效率的III-V族材料的太阳能电池的技术。
然而，由于III-V族材料与Si之间的晶格常数和热导率之间的大的差异，在两种材料之间的界面上形成大量缺陷。这样，在Si基器件中使用III-V族材料会受到限制。
发明内容
提供了一种包括III-V族化合物半导体层的具有减少的生长缺陷的半导体器件。
提供了制造该半导体器件的方法。
额外的方面将在后面的描述中部分的阐述，部分地从该描述变得明显，或者可以通过实践所给出的实施方式而获知。
根据本发明的一方面，半导体器件包括：硅（Si）基板，包括孔；硬掩模，在基板上围绕孔形成；第一材料层，填充在孔内并形成在所述硬掩模上；上材料层，形成在第一材料层上；和器件层，形成在上材料层上，其中第一材料层是III-V族材料层。
该III-V族材料层可以是III-V族化合物半导体层。
上材料层可以是第一材料层的一部分。
上材料层可以使用与第一材料层相同的材料或不同的材料形成。
半导体器件还可以包括形成在第一材料层与上材料层之间的缓冲层。
半导体器件还可以包括：第一势垒层，形成在第一材料层与上材料层之间；和第二势垒层，形成在上材料层上。
器件层可以包括鳍场效应晶体管（FinFET）、太阳能电池、发光二极管（LED）或激光二极管（LD）。
缓冲层可以使用与第一材料层相同的材料或不同的材料形成。
第一势垒层和第二势垒层可以通过使用带隙大于用于形成上材料层的材料的带隙的材料形成。
第一势垒层和第二势垒层可以通过使用与第一材料层相同的材料或不同的材料形成。
填充在孔中的第一材料层可以包括空的空间。
根据本发明的另一方面，制造半导体器件的方法包括：在硅基板的上表面上形成用于暴露上表面的一部分的硬掩模；在基板的暴露部分中形成孔；在硬掩模上生长第一材料层以填充孔；在第一材料层上生长上材料层；和在上材料层上形成器件层，其中第一材料层是III-V族材料层。
III-V族材料层可以是III-V族化合物半导体层。
上材料层与第一材料层之间的相互关系可以如上所述。
上材料层可以是第一材料层的一部分，且可以依次生长第一材料层和上材料层。
器件层可以如上所述。
该方法还可以包括：平坦化第一材料层的上表面；在第一材料层的平坦化的上表面上生长缓冲层；和在缓冲层上生长上材料层。
缓冲层可以如上所述。
该方法还可以包括使用带隙大于用于形成上材料层的材料的带隙的材料在第一材料层与上材料层之间生长第一势垒层。在此情形下，该方法还可以包括使用带隙大于用于形成上材料层的材料的带隙的材料在上材料层上生长第二势垒层。
第一势垒层可以使用与第一材料层相同的材料或不同的材料生长。第二势垒层可以使用与第一材料层相同的材料或不同的材料生长。
第一材料层和上材料层可以使用二元、三元或四元III-V族化合物半导体生长。
根据本发明的实施方式，具有预定深度的孔形成在Si基板的限定区域中，III-V族材料从孔的侧表面和Si基板上生长。这样，Si材料与III-V族材料之间的界面上的缺陷区域可以被限制在孔内侧。因此，形成在Si基板上的III-V族材料的缺陷密度被大大减小。如果调节III-V族材料的生长条件以在孔中生长的III-V族材料中形成诸如空隙的空的空间，形成在Si基板上的III-V族材料的缺陷密度可以进一步减小。
由于在半导体器件中使用具有低的缺陷密度的III-V族材料（化合物半导体），所以可以改善半导体器件的特性。
附图说明
通过结合附图对实施方式的下列描述中，这些和/或其他方面和优点将变得明显且更易于理解，在附图中：
图1、2、3（a）、3（b）、4和5是用于描述根据本发明的实施方式的制造半导体器件的方法的截面图；
图6是沿图5中示出的线6-6’截取的截面图；
图7是图6的左侧视图；
图8是根据本发明的另一实施方式的半导体器件的截面图；
图9是示出在根据本发明的实施方式的半导体器件的制造方法中的情形的截面图，其中在填充于基板的孔内的第一材料层中形成空的空间；
图10是示出在根据本发明的实施方式的半导体器件的制造方法中的情形的截面图，其中缓冲层进一步生长在第一材料层与沟道层（或有源层）之间；以及
图11是示出在根据本发明的实施方式的半导体器件的制造方法中的情形的截面图，其中第一和第二势垒层进一步生长在沟道层（或有源层）之上和之下。
具体实施方式
现在将详细参考实施方式，其示例在附图中示出，其中相似的附图标记始终指示相似的元件。在这点上，本实施方式可以具有不同的形式且不应被理解为限于这里给出的描述。因此，在下文仅结合附图描述这些实施方式以解释本说明的各个方面。
图1至图5是用于描述根据本发明的实施方式的半导体器件的制造方法的截面图。
参照图1，硬掩模32形成在基板30上。基板30可以为硅（Si）基板。硬掩模32例如可以为Si氧化物掩模。Si氧化物可以是SiO2。
参照图2，通过去除部分硬掩模32而暴露基板30的部分上表面。然后，如图3（a）所示，通过选择性地蚀刻基板30的上表面的暴露部分，在基板30中形成具有预定深度的孔30h。蚀刻可以是各向异性蚀刻。
在形成孔30h之后，如图3（b）所示，孔30h的底部覆盖以绝缘层35以执行后续工艺。在此情形下，绝缘层35可以是Si氧化物层。
然后，参照图4，第一材料层34形成在硬掩模32上以填充孔30h。第一材料层34可以通过使用外延方法而形成。第一材料层34可以在下述生长条件下形成。
例如，第一材料层34可以通过使用金属有机化学气相沉积（MOCVD）方法生长。在此情形下，第一材料层34可以在约400至约500℃的温度且在约100mbar的压力下在反应腔中生长。例如，可以通过使用例如三甲基镓（TMGa）的镓源和砷化三氢（AsH3）或叔丁醇（tertiary-butyl alcohol,TBA）生长砷化镓（GaAs）层。在此情形下，第一材料层34可以生长到约30nm的厚度，生长速度可以保持在约0.05至约0.1μm/hr。之后，生长温度可以升高至约550至约700℃，生长速度可以升高至约0.3μm/hr以更快地生长第一材料层34。
在上述生长条件下，第一材料层34在水平方向比在竖直方向生长得更快。因此，第一材料层34垂直于孔30h的侧表面生长以填充孔30h，然后在硬掩模32上扩展。在生长第一材料层34时，在垂直于孔30h的侧表面的方向上形成缺陷34A。缺陷34A的密度朝孔30h的底部增加且随着远离孔30h的底部而降低。这样，缺陷34A主要形成在孔30h中且很少形成在孔30h之外的第一材料层34中。为了形成鳍场效应晶体管（FinFET），第一材料层34可以仅形成在孔30h周围的硬掩模32的部分区域上。为此，在硬掩模32上形成第一材料层34之后，第一材料层34可以以预定形状被图案化。为了形成另一类型的半导体器件或光学器件，第一材料层34可以形成为覆盖硬掩模32的整个上表面。第一材料层34可以作为缓冲层。第一材料层34例如可以是III-V族材料层。III-V族材料层例如可以包括化合物半导体层。III-V族材料层可以由包括至少一种III族元素和至少一种V族元素的化合物形成。该至少一种III族元素可以是从例如包括铟（In）、镓（Ga）和铝（Al）的组中选择的至少一种。该至少一种V族元素可以是从例如包括砷（As）、磷（P）和锑（Sb）的组中选择的至少一种。这样，第一材料层34可以是二元、三元或四元III-V族化合物层。如果第一材料层34是二元化合物层，则第一材料层34可以由例如GaAs、GaP、InP、InAs、GaSb、InSb、AlP、AlAs或AlSb形成。
然后，参照图5，沟道层36在形成在硬掩模32的部分区域上的第一材料层34上形成为上材料层。沟道层36可以通过使用外延方法形成。沟道层36可以形成为覆盖第一材料层34的上表面和侧表面。沟道层36可以使用与第一材料层34相同的材料形成。在此情形下，沟道层36可以是第一材料层34的表面层，形成沟道层36的工艺可以包括在形成第一材料层34的工艺中。即，如果沟道层36使用与第一材料层34相同的材料形成，由于第一材料层34的表面层可以用作沟道层36，所以不需要用于形成沟道层36的额外工艺。
沟道层36可以使用与第一材料层34不同的材料形成。在此情形下，沟道层36可以使用用于形成第一材料层34的上述材料之中的一种(不同于形成第一材料层34的材料)形成。
图6是沿图5所示的线6-6’截取的截面图。
参照图6，栅电极40、源电极42和漏电极44形成在沟道层36上，在栅电极40、源电极42和漏电极44之间具有间距。源电极42和漏电极44可以同时形成。栅电极40可以在源电极42和漏电极44形成之前或之后形成。栅绝缘层38还可以形成在栅电极40与沟道层36之间。这样，形成了FinFET，其中由III-V族材料形成的沟道层36形成在Si基基板30上。图6的结果形成为根据本发明的实施方式的半导体器件。
图7是图6的左侧视图。
参照图7，第一材料层34的上表面和侧表面覆盖有沟道层36，该沟道层36被源电极42覆盖。与源电极42一样，漏电极44和栅电极40也覆盖沟道层36的上表面和侧表面。
图8是根据本发明的另一实施方式的半导体器件的截面图。
参照图8，有源层56形成为第一材料层34上的上材料层。有源层56可以使用与图5所示的沟道层36相同的材料和相同的方法形成。
器件层100形成在有源层56上。器件层100可以包括太阳能电池、发光二极管（LED）、激光二极管（LD）或其中集成了LED和LD的光电集成电路（OEIC）。太阳能电池、LED、LD和OEIC可以具有当前已知的结构，因此这里将不提供其详细描述。
如图9所示，在图6或图8所示的半导体器件中，当第一材料层34生长时，在填充于孔30h中的第一材料层34中可以形成空的空间（或空隙）60。包括空的空间60的第一材料层34可以具有下面的生长条件。
使用MOCVD方法。在此情形下，MOCVD反应器保持在约400至约500℃的温度和约100mbar的压力，作为第一材料层34的示例，通过使用例如TMGa的镓源、和AsH3或TBA，GaAs层生长到约60nm的厚度。在此情形下，生长速度保持在约0.05至约0.2μm/hr，然后当第一材料层34变得厚于约60nm时，生长速度增加。此后，生长温度可以提高到约550至约700℃，生长速度可以保持在约0.3μm/hr。
空的空间60可以减小由基板30与第一材料层34之间的晶格常数或热膨胀系数的差异引起的应力，并可以防止在孔30h的侧表面上生长第一材料层34时形成缺陷34A。
或者，参照图10，在图6或图8所示的半导体器件中，第一材料层34的上表面可以被平坦化以减小第一材料层34的厚度，然后可以在平坦化的第一材料层34上依次形成第二材料层80和沟道层36。第二材料层80可以通过利用与第一材料层34相同的方法和相同的材料形成。沟道层36可以通过利用与第二材料层80相同的方法并利用与第二材料层80相同的材料或不同的材料形成。如果沟道层36通过利用与第二材料层80不同的材料形成，则沟道层36可以利用用于形成第二材料层80的材料之中的一种（不同于形成第二材料层80的材料）形成。
此外，参照图11，在图6或图8所示的半导体器件中，第一和第二势垒层90和92可以分别形成在沟道层36之上和之下。第一和第二势垒层90和92可以利用带隙大于形成沟道层36的材料的带隙的材料形成。这样，当载流子在沟道层36中移动时，可以防止载流子在界面上散布。第一和第二势垒层90和92可以通过利用形成第一材料层34的外延方法形成。第一和第二势垒层(barrier layer)90和92可以由III-V族材料例如III-V族化合物半导体形成。在此情形下，用于形成第一和第二势垒层90和92的材料可以从形成第一材料层34的材料的组中选择。
应该理解，这里描述的示范性实施方式应该被认为仅是描述性的含义而不是为了限制的目的。每个实施方式的特征或方面的描述应该典型地被认为是可用于其他实施方式中的其他类似的特征或方面。
本申请要求于2011年10月31日向韩国知识产权局（KIPO）提交的韩国专利申请No.10-2011-0112496的权益，其全部内容通过引用合并在此。

Claims (25)

1.一种半导体器件，包括：
硅基板，包括孔；
硬掩模，在所述基板上围绕所述孔形成；
第一材料层，填充在所述孔内并形成在所述硬掩模上；
上材料层，形成在所述第一材料层上；和
器件层，形成在所述上材料层上，
其中所述第一材料层是III-V族材料层。
2.根据权利要求1所述的半导体器件，其中所述III-V族材料层是III-V族化合物半导体层。
3.根据权利要求1所述的半导体器件，其中所述上材料层是所述第一材料层的一部分。
4.根据权利要求1所述的半导体器件，其中所述上材料层使用与所述第一材料层相同的材料或不同的材料形成。
5.根据权利要求1所述的半导体器件，还包括形成在所述第一材料层与所述上材料层之间的缓冲层。
6.根据权利要求1所述的半导体器件，还包括：
第一势垒层，形成在所述第一材料层与所述上材料层之间；和
第二势垒层，形成在所述上材料层上。
7.根据权利要求1所述的半导体器件，其中所述器件层包括鳍场效应晶体管、太阳能电池、发光二极管或激光二极管。
8.根据权利要求5所述的半导体器件，其中所述缓冲层使用与所述第一材料层相同的材料或不同的材料形成。
9.根据权利要求6所述的半导体器件，其中所述第一势垒层和第二势垒层通过使用带隙大于用于形成所述上材料层的材料的带隙的材料形成。
10.根据权利要求6所述的半导体器件，其中所述第一势垒层和第二势垒层通过使用与所述第一材料层相同的材料或不同的材料形成。
11.根据权利要求1所述的半导体器件，其中填充在所述孔中的所述第一材料层包括空的空间。
12.根据权利要求5所述的半导体器件，其中所述器件层包括鳍场效应晶体管、太阳能电池、发光二极管或激光二极管。
13.根据权利要求6所述的半导体器件，其中所述器件层包括鳍场效应晶体管、太阳能电池、发光二极管或激光二极管。
14.一种制造半导体器件的方法，该方法包括：
在硅基板的上表面上形成用于暴露所述上表面的一部分的硬掩模；
在所述基板的所述暴露部分中形成孔；
在所述硬掩模上生长第一材料层以填充所述孔；
在所述第一材料层上生长上材料层；和
在所述上材料层上形成器件层，
其中所述第一材料层是III-V族材料层。
15.根据权利要求14所述的方法，其中所述III-V族材料层是III-V族化合物半导体层。
16.根据权利要求14所述的方法，其中所述上材料层使用与所述第一材料层相同的材料或不同的材料生长。
17.根据权利要求14所述的方法，其中所述上材料层是所述第一材料层的一部分，且
其中依次生长所述第一材料层和所述上材料层。
18.根据权利要求14所述的方法，其中所述器件层包括鳍场效应晶体管、太阳能电池、发光二极管或激光二极管。
19.根据权利要求14所述的方法，还包括：
平坦化所述第一材料层的上表面；
在所述第一材料层的平坦化的上表面上生长缓冲层；和
在所述缓冲层上生长上材料层。
20.根据权利要求19所述的方法，其中所述缓冲层使用与所述第一材料层相同的材料或不同的材料生长。
21.根据权利要求14所述的方法，还包括使用带隙大于用于形成所述上材料层的材料的带隙的材料在所述第一材料层与所述上材料层之间生长第一势垒层。
22.根据权利要求21所述的方法，还包括使用带隙大于用于形成所述上材料层的材料的带隙的材料在所述上材料层上生长第二势垒层。
23.根据权利要求21所述的方法，其中所述第一势垒层使用与所述第一材料层相同的材料或不同的材料生长。
24.根据权利要求21所述的方法，其中所述第二势垒层使用与所述第一材料层相同的材料或不同的材料生长。
25.根据权利要求14所述的方法，其中所述第一材料层和所述上材料层使用二元、三元或四元III-V族化合物半导体生长。
CN2012103449193A 2011-10-31 2012-09-17 包括iii-v 族化合物半导体层的半导体器件及其制造方法 Pending CN103094320A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0112496 2011-10-31
KR1020110112496A KR20130047813A (ko) 2011-10-31 2011-10-31 Ｉｉｉ-ｖ족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN103094320A true CN103094320A (zh) 2013-05-08

Family

ID=47022575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103449193A Pending CN103094320A (zh) 2011-10-31 2012-09-17 包括iii-v 族化合物半导体层的半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20130105946A1 (zh)
EP (1) EP2587523A1 (zh)
JP (1) JP2013098559A (zh)
KR (1) KR20130047813A (zh)
CN (1) CN103094320A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916541A (zh) * 2014-03-10 2015-09-16 台湾积体电路制造股份有限公司 形成半导体器件和FinFET器件的方法及FinFET器件
CN106030758A (zh) * 2014-03-28 2016-10-12 英特尔公司 选择性外延生长的基于iii-v材料的器件
CN110323268A (zh) * 2013-06-28 2019-10-11 英特尔公司 基于选择性外延生长的iii-v族材料的器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
US20160056244A1 (en) * 2013-06-28 2016-02-25 Intel Corporation NANOSTRUCTURES AND NANOFEATURES WITH Si (111) PLANES ON Si (100) WAFERS FOR III-N EPITAXY
EP3087612A4 (en) * 2013-12-23 2017-07-26 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
US9601377B2 (en) * 2014-10-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET formation process and structure
WO2023276107A1 (ja) * 2021-07-01 2023-01-05 日本電信電話株式会社 半導体層の形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910164A (en) * 1988-07-27 1990-03-20 Texas Instruments Incorporated Method of making planarized heterostructures using selective epitaxial growth
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
WO2006125040A2 (en) * 2005-05-17 2006-11-23 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
CN101853808B (zh) * 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
JP4927121B2 (ja) * 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
US8759203B2 (en) * 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323268A (zh) * 2013-06-28 2019-10-11 英特尔公司 基于选择性外延生长的iii-v族材料的器件
CN110323268B (zh) * 2013-06-28 2023-01-03 英特尔公司 基于选择性外延生长的iii-v族材料的器件
CN104916541A (zh) * 2014-03-10 2015-09-16 台湾积体电路制造股份有限公司 形成半导体器件和FinFET器件的方法及FinFET器件
US9768263B2 (en) 2014-03-10 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and FinFET devices
CN104916541B (zh) * 2014-03-10 2018-05-25 台湾积体电路制造股份有限公司 形成半导体器件和FinFET器件的方法及FinFET器件
CN106030758A (zh) * 2014-03-28 2016-10-12 英特尔公司 选择性外延生长的基于iii-v材料的器件
CN106030758B (zh) * 2014-03-28 2020-07-17 英特尔公司 选择性外延生长的基于iii-v材料的器件

Also Published As

Publication number Publication date
US20130105946A1 (en) 2013-05-02
JP2013098559A (ja) 2013-05-20
EP2587523A1 (en) 2013-05-01
KR20130047813A (ko) 2013-05-09

Similar Documents

Publication Publication Date Title
CN103094320A (zh) 包括iii-v 族化合物半导体层的半导体器件及其制造方法
KR101805639B1 (ko) 반도체 필름들의 스트레인 완화된 헤테로에피택시에서의 결함들의 효과적인 종횡비 트래핑을 위한 경사진 트렌치의 이용
US9847424B2 (en) Semiconductor devices and FinFETS
US9029835B2 (en) Epitaxial film on nanoscale structure
US10566192B2 (en) Transistor structure having buried island regions
US9935175B1 (en) Sidewall spacer for integration of group III nitride with patterned silicon substrate
US9368574B1 (en) Nanowire field effect transistor with inner and outer gates
KR102132147B1 (ko) 반도체 소자 및 이의 제조 방법
US9520394B1 (en) Contact structure and extension formation for III-V nFET
US20170148960A1 (en) Optoelectronic device comprising light-emitting diodes with improved light extraction
US9780173B2 (en) High aspect ratio trapping semiconductor with uniform height and isolated from bulk substrate
CN104272430A (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
TWI812514B (zh) 自對準磊晶接觸流
US9053930B2 (en) Heterogeneous integration of group III nitride on silicon for advanced integrated circuits
KR20130054010A (ko) Ｉｉｉ-ｖ족 물질을 이용한 반도체 소자 및 그 제조방법
US10546928B2 (en) Forming stacked twin III-V nano-sheets using aspect-ratio trapping techniques
US9735261B2 (en) Semiconductor device and formation thereof
WO2023110267A1 (en) Group iii-nitride semiconductor structure on silicon-on-insulator and method of growing thereof
KR20220168121A (ko) 비발광 3족 질화물 반도체 적층체를 제조하는 방법
CN114080692A (zh) 三族氮基半导体晶圆

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508

WD01 Invention patent application deemed withdrawn after publication