CN103092734B - 周期错误检测方法以及周期错误检测电路 - Google Patents

Abstract

本发明提供周期错误检测方法及周期错误检测电路。检测模块的周期处理错误，模块由处理器控制执行，处理器起动按预定周期输出周期触发的周边电路以控制周期处理，该方法包括以下步骤：将以周期触发作为第一捕获触发从处于捕获计时器中的通过自由运行进行向上计数工作的计数器取得的计数值作为第一计数值保存于寄存器；将在模块的处理开始时施加第二捕获触发而从计数器取得的计数值作为第二计数值保存于捕获计时器中的寄存器；将在模块的处理结束时施加第三捕获触发而从计数器取得的计数值作为第三计数值保存于寄存器；处理器接受来自模块的完成通知时，从寄存器读出第一、第二、第三计数值；基于第一、第二、第三计数值计算模块的处理时间；和与预定周期比较以判定周期处理错误有无发生。

Description

周期错误检测方法以及周期错误检测电路

技术领域

本发明的实施方式涉及周期错误检测方法以及周期错误检测电路。

背景技术

以往，在通过处理器的控制执行周期处理的半导体装置中，周期性地产生周期触发的周边电路接受来自于处理器的起动指令而起动，子处理器等模块接受从该周边电路输出的周期触发而开始执行预定的处理。

此时，各模块在其内部计测处理时间，在其处理在预定周期内完成了时，向处理器输出完成通知。

另一方面，在处理没有在预定周期内结束时，向处理器通知表示处理时间超时的信息即“发生周期错误”。在被通知了发生周期错误的情况下，处理器进行异常处理。

这样，以往通过以模块为单位的处理来检测周期错误。但是，此时没有考虑到周期电路的起动和/或完成通知所需要的时间、与处理器处理相关的开销(overhead)等。

因此，即使从各模块输出表示正常处理的完成通知，也会发生作为装置整体的处理、周期处理不及时这样的情况。在该情况下，处理器不进行异常处理，所以有可能出现如下问题：在装置整体的处理上引起重大的故障。

发明内容

根据本实施例，一种周期错误检测方法，对模块的周期处理错误进行检测，该模块由处理器控制执行，该处理器起动按预定周期输出周期触发的周边电路以控制周期处理，该周期错误检测方法的特征在于，包括：

将以所述周期触发作为第一捕获触发从处于捕获计时器(timer)中的通过自由运行而进行向上计数工作的计数器所取得的计数值，作为第一计数值保存于所述寄存器的步骤；将在所述模块的处理开始时施加第二捕获触发而从所述计数器所取得的计数值，作为第二计数值保存于捕获计时器中的寄存器的步骤；将在所述模块的处理结束时施加第三捕获触发而从所述计数器所取得的计数值，作为第三计数值保存于所述寄存器的步骤；所述处理器当接受来自于所述模块的完成通知时，从所述寄存器读出所述第一、第二、第三计数值的步骤；基于所述第一、第二、第三计数值计算出所述模块的处理时间的步骤；和与所述预定周期进行比较以判定周期处理错误有无发生的步骤。

根据其他的实施例，一种周期错误检测电路，其特征在于，具备：周边电路，其按预定周期输出周期触发；处理器，其起动所述周边电路而控制周期处理；模块，其由所述处理器控制执行；捕获计时器，该捕获计时器具备：通过自由运行而进行向上计数工作的计数器和寄存器，该寄存器将以所述周期触发作为第一捕获触发而从所述计数器所取得的计数值作为第一计数值保存，将通过在所述模块的处理开始时输出的第二捕获触发而从所述计数器所取得的计数值作为第二计数值保存，将通过在所述模块的处理结束时输出的第三捕获触发而从所述计数器所取得的计数值作为第三计数值保存；和判定电路，其基于保存于所述寄存器的所述第一、第二、第三计数值计算出所述模块的处理时间，与所述预定周期进行比较以判定周期处理错误有无发生，与来自于所述处理器的要求相应地将所述判定结果向所述处理器发送。

附图说明

图1是表示执行第一实施方式的周期错误检测方法的处理器控制系统的构成的例子的框图。

图2是表示图1的系统的工作顺序的例子的图。

图3是表示周期错误检测处理的流程的例子的图。

图4是表示周期错误检测程序的例子的图。

图5是表示执行第一实施方式的周期错误检测方法的马达控制系统的构成的例子的图。

图6是表示图5的系统的工作顺序的例子的图。

图7是表示具备第二实施方式的周期错误检测电路的马达控制系统的构成的例子的框图。

图8是表示第二实施方式的周期错误检测电路的判定电路的内部构成的例子的电路图。

具体实施方式

下面，关于本实施方式参照附图进行说明。另外，图中对相同或相当部分标注相同的符号，不重复对其的说明。

(第一实施方式)

图1是表示执行第一实施方式的周期错误检测方法的处理器控制系统的构成的例子的框图。

该系统具有对周期处理进行控制的处理器100、通过处理器100而被起动并以预定周期输出周期触发的周边电路110和由处理器100来控制处理的执行的模块120，在本实施方式中，具备捕获计时器1。捕获计时器1具有通过自由运行而进行向上计数工作的计数器11和寄存器12。

接下来，使用图2所示的例子来说明该系统的工作顺序。

周边电路110接受来自于处理器100的起动(起动1)，按预定的控制周期Tperiod间隔而输出周期触发。另外，周边电路110将该周期触发作为向捕获计时器1供给的捕获触发CTG1，从计数器11定期地取得计数值cnt1。所取得的计数值cnt1被保存于寄存器12。

之后，处理器100起动模块120(起动2)。模块120接受该起动而开始进行处理。此时，模块120向捕获计时器1施加捕获触发CTG2，从计数器11取得计数值cnt2。所取得的计数值cnt2被保存于寄存器12。

模块120进行处理，当处理结束时，向捕获计时器1施加捕获触发CTG3，从计数器11取得计数值cnt3。所取得的计数值cnt3被保存于寄存器12。

另外，模块120，当处理完成时，向处理器100输出“完成通知”。

处理器100，当接受该完成通知时，从寄存器12读出计数值数据cnt1、cnt2、cnt3，基于该值计算出模块120的处理时间，将该处理时间与控制周期Tperiod进行比较，判定周期处理错误有无发生。

在图3中示出该周期处理错误有无发生的判定的具体的处理流程。

当接受来自于模块120的完成通知时，处理器100从寄存器12读出计数值数据cnt1、cnt2、cnt3(步骤S01)。

接着，处理器100求出T1＝cnt2-cnt1、T2＝cnt3-cnt2，并计算出它们的合计(T1+T2)作为模块120的处理时间(步骤S02)。

这里，时间T1表示从进行模块120的处理的周期的起始点的周期边缘到模块120的起动(起动2)为止的时间，时间T2表示从模块120的起动到模块120的处理结束为止的时间。

因此，处理时间(T1+T2)成为从模块120开始进行处理的周期的起始点的周期边缘到模块120的处理结束为止的时间。

接着，处理器100将处理时间(T1+T2)与控制周期Tperiod进行比较，判定处理时间(T1+T2)是否小于等于控制周期Tperiod(步骤S03)。

此时，处理器100，如果处理时间(T1+T2)小于等于控制周期Tperiod(是)，则判定为无周期处理错误(良好(OK))；如果处理时间(T1+T2)不小于等于控制周期Tperiod(否)，则判定为有周期处理错误(不良(NG))。

图4是进行该周期处理错误有无发生的判定的周期错误检测程序PRGM1的记述例。

在从周边电路110输出的周期触发与捕获计时器1的计数器11的计数开始不同步的情况下，在该周期错误检测程序PRGM1中，要考虑在模块120的处理中在计数器11的计数值方面发生溢出的情况，如果符合图4中的条件式(1)～(3)中的任一式，则做出“OK”判定。

如例子1所示，条件式(1)是假定了在模块120的处理中在计数器11中没有发生溢出的情况的判定基准。

如例子2所示，条件式(2)是假定了在cnt1的取得和cnt2的取得之间、在计数器11中发生了溢出的情况的判定基准。

当发生溢出时捕获计时器1的计数值返回到0，在cnt1和cnt2之间发生计数值的逆转。因此，在条件式(2)中，对cnt2加上溢出值ovf1而计算出T1。

这里，溢出值ovf1是对计数器11的满计数值full加上1后的值(ovf1＝full+1)。

如例子3所示，条件式(3)是假定在cnt2的取得和cnt3的取得之间、在计数器11中发生了溢出的情况的判定基准。

该情况下，在cnt2和cnt3之间发生计数值的逆转。因此，在条件式(3)中，对cnt3加上溢出值ovf1而计算出T2。

在图5中作为执行第一实施方式的周期错误检测方法的其他系统的例子、示出马达控制系统的构成的例子。

图5所示的马达控制系统具有：对周期处理进行控制的CPU200、由CPU200起动并按预定周期输出周期触发的马达控制电路即PMD(Programmable Motor Driver，可编程马达驱动器)210、由CPU200控制执行的矢量引擎(vector engine)220。另外，该马达控制系统也具有捕获计时器1。

PMD210输出成为马达驱动信号的基准的载波信号，并且以基于该载波信号的周期的周期输出周期触发。

矢量引擎220是自动地执行通过马达的矢量控制来执行的基本的处理(坐标轴变换、相变换、SIN/COS运算)和/或在电流控制中使用的PI控制的专用硬件。

接着，使用图6所示的例子对该马达控制系统的工作顺序进行说明。

CPU200，在执行主例程时起动PMD210(起动1)。PMD210接受该起动，开始进行载波信号的输出，并且按预定控制周期Tperiod间隔输出周期触发。

另外，PMD210将该周期触发作为向捕获计时器1施加的捕获触发CTG1，从计数器11定期地取得计数值cnt1。所取得的计数值cnt1被保存于寄存器12。

之后，PMD210在某一周期触发的输出时，对PMD210施加中断(中断1)。与该中断相应地，CPU200使中断例程1起动。

该中断例程1，在其执行中起动矢量引擎220(起动2)。

矢量引擎220接受该起动，开始进行处理。此时，矢量引擎220向捕获计时器1施加捕获触发CTG2，从计数器11取得计数值cnt2。所取得的计数值cnt2被保存于寄存器12。

矢量引擎220进行处理，当处理结束时，再次向捕获计时器1施加捕获触发CTG3，从计数器11取得计数值cnt3。所取得的计数值cnt3被保存于寄存器12。

另外，矢量引擎220，当处理完成时，对CPU220施加中断(中断2)。该中断成为对于CPU200的“完成通知”。

CPU200与该中断相应地使中断例程2起动，并且从寄存器12读出计数值数据cnt1、cnt2、cnt3。

CPU200基于该读出的计数值数据cnt1、cnt2、cnt3计算出矢量引擎220的处理时间，将该处理时间与控制周期Tperiod进行比较以判定周期处理错误有无发生。

判定该周期处理错误有无发生的处理的执行，与先前说明了的处理器控制系统的情况相同，所以在此省略对其的说明。

根据这样的本实施方式，首先，在来自周边电路的周期触发的输出时、模块处理的开始时以及模块处理的结束时，对捕获计时器施加捕获触发，将取得的计数值保存于寄存器。接着，在从模块接受了完成通知时，处理器对寄存器进行读出，根据所保存的计数值计算出模块的处理时间，判定周期处理错误有无发生。由此，模块处理时间的计算反映了周边电路的起动以及完成通知所需要的时间、与处理器处理相关的开销等，能够可靠地检测周期处理的处理时间超时。其结果，能够防止装置整体的处理方面发生重大的故障。

(第二实施方式)

在第一实施方式中，示出了用软件来判定周期错误有无发生的例子。在第二实施方式中，示出设置有判定电路、用硬件来判定周期错误有无发生的例子。

图7是表示具备本实施方式的周期错误检测电路的马达控制系统的构成的例子的框图。

图7所示的马达控制系统是对图5所示的构成追加了判定电路2而成的构成。即，本实施方式的周期错误检测电路具备捕获计时器1以及判定电路2。捕获计时器1的工作与第一实施方式相同，所以在此省略对其的说明。

判定电路2读出保存于寄存器12的计数值数据cnt1、cnt2、cnt3，基于这些值计算出矢量引擎220的处理时间，将该处理时间与控制周期Tperiod进行比较来判定周期处理错误有无发生。

在本实施方式中，CPU200，当从矢量引擎220通过中断要求(中断2)而被发送完成通知时，则要求判定电路2发送判定结果。

判定电路2接受该要求，向CPU200发送与周期处理错误有无发生相关的判定结果。

由此，CPU200能够检测矢量引擎220发生周期处理错误。

图8是表示判定电路2的内部构成的例子的电路图。该电路是进行与图4所示的周期错误检测程序PRGM1的条件式(1)～(3)相对应的运算的电路。

判定电路2具有判定部21、22、23，各判定部至少具有2个减法器、1个加法器以及1个比较器。

即，在判定部21中减法器SUB11、12以及加法器ADD11执行与条件式(1)相对应的运算0≤(cnt2-cnt1)+(cnt3-cnt2)≤Tperiod，在判定部22中减法器SUB21、22以及加法器ADD21执行与条件式(2)相对应的运算0≤(cnt2+ovf1-cnt1)+(cnt3-cnt2)≤Tperiod，在判定部23中减法器SUB31、32以及加法器ADD31执行与条件式(3)相对应的运算0≤(cnt2-cnt1)+(cnt3+ovf1-cnt2)≤Tperiod。

在各个条件都满足时，从比较器CMP1～CMP3输出“1”，在不满足条件时输出“0”。

因此，从被输入比较器CMP1～CMP3的输出的NOR门(或非门)NR1输出的判定结果，在输出为“0”时为“无周期处理错误(OK)”；在输出为“1”时为“有周期处理错误(NG)”。

此外，在本实施方式中，示出了在马达控制系统设置有判定电路2的例子，但当然也可以在图1所示的处理器控制系统设置判定电路2。

根据这样的本实施方式，用硬件来判定矢量引擎等模块有无发生周期处理错误，所以与用软件来判定相比，能够高速地执行判定处理。由此，能够更加迅速地执行周期处理发生了错误的情况下的处置(处理)。

根据以上说明了的至少1个实施方式的周期错误检测方法以及周期错误检测电路，能够可靠地检测周期处理的处理时间超时。

另外，说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并非用于限定发明的范围。这些新的实施方式能够以其他的各种各样的方式来实施，能够在不脱离发明要旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或要旨，并且包含于技术方案中记载的发明及其等同的范围中。

Claims (16)

1.一种周期错误检测方法，其对模块的周期处理错误进行检测，该模块的处理的执行由处理器控制，该处理器起动按预定周期输出周期触发的周边电路以控制周期处理，该周期错误检测方法的特征在于，包括：

将以所述周期触发作为第一捕获触发、从处于捕获计时器中的通过自由运行而进行向上计数工作的计数器所取得的第一计数值，保存于所述捕获计时器中的寄存器的步骤；

将在所述模块的处理开始时通过对所述捕获计时器施加第二捕获触发而从所述计数器所取得的第二计数值，保存于捕获计时器中的寄存器的步骤；

将在所述模块的处理结束时通过对所述捕获计时器施加第三捕获触发而从所述计数器所取得的第三计数值，保存于所述寄存器的步骤；

所述处理器，当接受来自于所述模块的完成通知时，从所述寄存器读出所述第一、第二、第三计数值的步骤；

通过将第一值与第二值相加来计算出所述模块的处理时间的步骤，其中，所述第一值等于从所述第二计数值减去所述第一计数值后的值，所述第二值等于从所述第三计数值减去所述第二计数值后的值；

将所述处理时间与所述预定周期进行比较的步骤；和

当所述处理时间大于所述预定周期时，判定周期处理错误已经发生的步骤。

2.根据权利要求1所述的周期错误检测方法，其特征在于，

所述处理器包括并执行周期错误检测程序以在所述处理时间大于所述预定周期时判定所述周期处理错误的发生。

3.根据权利要求2所述的周期错误检测方法，其特征在于，所述周期错误检测程序包括第一功能，其在被执行时：

通过将所述第一值与所述第二值相加来计算所述处理时间；

将所述处理时间与所述预定周期进行比较；以及

基于所述比较，判定所述处理时间大于所述预定周期，其中，所述判定指示周期处理错误的发生。

4.根据权利要求3所述的周期错误检测方法，其特征在于，所述周期错误检测程序包括第二功能，其在被执行时，检测所述计数器的溢出，并在没有满足以下不等式中的每一个时判定所述周期处理错误的发生：

(1)0≤(cnt2+ovfl–cnt1)+(cnt3-cnt2)≤T；

(2)0≤(cnt2–cnt1)+(cnt3+ovfl–cnt2)≤T；

其中，cnt1、cnt2、cnt3、ovfl和T分别是所述第一计数值、所述第二计数值、所述第三计数值、溢出值和所述预定周期。

5.根据权利要求1所述的周期错误检测方法，其特征在于，

连接于所述处理器和所述捕获计时器之间的判定部在所述处理时间大于所述预定周期时判定所述周期处理错误的发生。

6.根据权利要求1所述的周期错误检测方法，其特征在于，

所述周边电路为对马达驱动进行控制的马达控制电路，所述模块为对与马达的矢量控制相关的运算进行处理的矢量引擎。

7.根据权利要求6所述的周期错误检测方法，其特征在于，

所述马达控制电路，在所述周期触发的输出时对所述处理器施加中断，所述处理器与所述中断相应地起动所述矢量引擎，所述矢量引擎在处理结束后对所述处理器施加中断。

8.一种周期错误检测电路，其特征在于，具备：

周边电路，其按预定周期输出周期触发；

处理器，其起动所述周边电路而控制周期处理；

模块，其由所述处理器控制执行；

捕获计时器，其具有：通过自由运行而进行向上计数工作的计数器和寄存器，该寄存器将以所述周期触发作为第一捕获触发而从所述计数器所取得的计数值作为第一计数值保存、将通过在所述模块的处理开始时输出的第二捕获触发而从所述计数器所取得的计数值作为第二计数值保存、将通过在所述模块的处理结束时输出的第三捕获触发而从所述计数器所取得的计数值作为第三计数值保存；和

判定电路，其被连接在所述处理器和所述捕获计时器之间，并被配置为：

通过将第一值与第二值相加来计算出所述模块的处理时间，其中，所述第一值等于从所述第二计数值减去所述第一计数值后的值，所述第二值等于从所述第三计数值减去所述第二计数值后的值；

将所述处理时间与所述预定周期进行比较；

基于所述比较，在所述处理时间大于所述预定周期时，判定周期处理错误已经发生。

9.根据权利要求8所述的周期错误检测电路，其特征在于，

所述判定电路具备：从所述第二计数值减去所述第一计数值的第一减法器；从所述第三计数值减去所述第二计数值的第二减法器；将所述第一减法器的输出与所述第二减法器的输出相加以获取所述处理时间的加法器；和将所述处理时间与所述预定周期进行比较以在所述处理时间大于所述预定周期时判定周期处理错误的发生的比较器。

10.根据权利要求8所述的周期错误检测电路，其特征在于，

所述模块为对与马达的矢量控制相关的运算进行处理的矢量引擎，所述周边电路为对马达驱动进行控制的马达控制电路。

11.根据权利要求10所述的周期错误检测电路，其特征在于，

所述马达控制电路在所述周期触发的输出时对所述处理器施加中断，所述处理器与所述中断相应地起动所述矢量引擎，所述矢量引擎在处理结束后，对所述处理器施加中断。

12.一种周期错误检测电路，其特征在于，具备：

周边电路，其按预定周期输出周期触发；

处理器，其起动所述周边电路而控制周期处理，执行周期错误检测程序以判定周期处理错误的发生；

模块，其由所述处理器控制执行；和

捕获计时器，其具有：通过自由运行而进行向上计数工作的计数器和寄存器，该寄存器将以所述周期触发作为第一捕获触发而从所述计数器所取得的计数值作为第一计数值保存、将通过在所述模块的处理开始时输出的第二捕获触发而从所述计数器所取得的计数值作为第二计数值保存、将通过在所述模块的处理结束时输出的第三捕获触发而从所述计数器所取得的计数值作为第三计数值保存；

其中，所述处理器被配置为：

在从所述模块接收到完成通知时，从所述寄存器读取所述第一计数值、所述第二计数值和所述第三计数值；

通过将第一值与第二值相加来计算处理时间，其中，所述第一值等于从所述第二计数值减去所述第一计数值后的值，所述第二值等于从所述第三计数值减去所述第二计数值后的值；

将所述处理时间与所述预定周期进行比较；以及

基于所述比较，在所述处理时间大于所述预定周期时，判定周期处理错误已经发生。

13.根据权利要求12所述的周期错误检测电路，其特征在于，

所述周期错误检测程序包括第一功能，其在被执行时，通过将所述第一值与所述第二值相加来计算所述处理时间，并将所述处理时间与所述预定周期进行比较以在所述处理时间大于所述预定周期时判定所述周期处理错误的发生。

14.根据权利要求12所述的周期错误检测电路，其特征在于，

所述模块为对与马达的矢量控制相关的运算进行处理的矢量引擎，所述周边电路为对马达驱动进行控制的马达控制电路。

15.根据权利要求14所述的周期错误检测电路，其特征在于，

所述马达控制电路在所述周期触发的输出时对所述处理器施加中断，所述处理器与所述中断相应地起动所述矢量引擎，所述矢量引擎在处理结束后，对所述处理器施加中断。

16.根据权利要求13所述的周期错误检测电路，其特征在于，所述周期错误检测程序还包括第二功能，其在被执行时，检测所述计数器的溢出，并在没有满足以下不等式中的每一个时判定所述周期处理错误的发生：

(1)0≤(cnt2+ovfl–cnt1)+(cnt3-cnt2)≤T；

(2)0≤(cnt2–cnt1)+(cnt3+ovfl–cnt2)≤T；

其中，cnt1、cnt2、cnt3、ovfl和T分别是所述第一计数值、所述第二计数值、所述第三计数值、溢出值和所述预定周期。