CN103067645A - 行同步信号的稳定化处理方法和装置 - Google Patents
行同步信号的稳定化处理方法和装置 Download PDFInfo
- Publication number
- CN103067645A CN103067645A CN2012103980981A CN201210398098A CN103067645A CN 103067645 A CN103067645 A CN 103067645A CN 2012103980981 A CN2012103980981 A CN 2012103980981A CN 201210398098 A CN201210398098 A CN 201210398098A CN 103067645 A CN103067645 A CN 103067645A
- Authority
- CN
- China
- Prior art keywords
- value
- phase
- correction value
- signal
- comes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开一种行同步信号的稳定化处理方法，包括如下步骤：将行同步输入信号与修正值进行相加，生成行同步输出信号；计算所述行同步输入信号的输入相位值和所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值；将所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值。对应地本发明还公开一种行同步信号的稳定化处理装置。本发明能对输入行同步信号进行实时处理后输出，处理速度较快，能集成于主控制电路中，无需专门的传输线路。
Description
技术领域
本发明涉及视频信号处理领域，特别是涉及一种行同步信号的稳定化处理方法，以及一种行同步信号的稳定化处理装置。
背景技术
在视频信号显示控制领域，视频信号经过多级传输，会逐渐变得不稳定，从而影响视频在显示设备上的显示质量，其解决方法是对视频信号中的行同步信号进行稳定化处理。
传统的行同步信号稳定化处理方法主要是通过重新生成信号来实现的，主要的操作为：测量从显示设备接口电路输入的行同步信号的高电平长度和低电平长度，将高电平长度和低电平长度发送给显示设备的同步信号处理电路，同步信号处理电路在接收到高电平长度和低电平长度后，重新生成行同步信号后输出到显示设备的主控制电路中。该技术的缺陷在于需要专门的同步处理电路和传输线路对行同步信号进行处理再次生成后输出，增加了系统成本和复杂度，并且行同步信号需要再次生成，处理速度较慢。
发明内容
基于此，本发明提供一种行同步信号的稳定化处理方法和装置，本发明能对输入行同步信号进行实时处理后输出，处理速度较快，能集成于主控制电路中，无需专门的传输线路。
一种行同步信号的稳定化处理方法，包括如下步骤：
将行同步输入信号与修正值进行相加，生成行同步输出信号；
计算所述行同步输入信号的输入相位值和所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值；
将所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值。
一种行同步信号的稳定化处理装置，包括修正器、鉴相器和比较器；
所述修正器用于将行同步输入信号与修正值进行相加，生成行同步输出信号，同时将所述行同步输出信号反馈至鉴相器；
所述鉴相器用于计算所述行同步输入信号的输入相位值和从所述修正器输入的所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值，同时将所述输入相位值、所述输出相位值和所述相位差值输出至所述比较器；
所述比较器用于将从所述鉴相器输入的所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值，同时将所述修正值输出至所述修正器。
上述行同步信号的稳定化处理方法和装置，通过计算行同步输入信号与进行修正后的行同步输出信号的相位差值，比较相位差值与预设阈值的大小，能对修正值进行动态调整，从而实现实时处理行同步输入信号后实时输出，信号处理的速度大大提高，可集成于显示设备的主控制电路中。
附图说明
图1为本发明行同步信号的稳定化处理方法在一实施例中的流程示意图。
图2为行同步信号在一实施例中的示意图。
图3为本发明行同步信号的稳定化处理装置在一实施例中的结构示意图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细说明，但本发明的实施方式不限于此。
如图1所示，是本发明行同步信号的稳定化处理方法在一实施例中的流程示意图，包括如下步骤：
S11、将行同步输入信号与修正值进行相加，生成行同步输出信号；
显示设备的接口电路接收到行同步输入信号，由于信号经过多级传输，需对其进行稳定化处理，在一较佳实施例中，可在当前采集周期内，保持所述行同步输入信号的低电平长度不变，根据所述修正值调整所述行同步输入信号的高电平长度，生成所述行同步输出信号并输出。
如图2所示，是行同步信号的示意图，可选定行同步信号的下降沿为第一个采集周期输出的起点，也可选定行同步信号的上升沿为起点，如图2所示的一段行同步信号就有3个采集周期（行同步信号hs1、hs2和hs3），在确定修正值后，即可对当前采集周期内的行同步输入信号进行处理，保持低电平长度不变，根据所述修正值调整所述行同步输入信号的高电平长度，生成所述行同步输出信号并输出。
S12、计算所述行同步输入信号的输入相位值和所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值；
计算所述行同步输入信号的输入相位值，计算所述行同步输出信号的输出相位值，将输入相位值和输出相位值进行相减，得到相位差值。
S13、将所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值；
本步骤的目的是实时监控修正值，判断信号的修正是否恰当，必要时调整修正值的大小；可将相位差值的绝对值与预设的阈值进行比较，确定对当前行同步输入信号进行修正的修正值；
在一较佳实施例中，步骤S13可具体包括：
将所述相位差值的绝对值与所述阈值进行比较，确定当前生效的修正值是否需要调整更新；
若所述绝对值小于所述阈值，则保持当前的修正值不变；表示当前生效的修正值对行同步信号的修正较为适当，可保持修正值不变；
若所述绝对值大于阈值，则比较所述输入相位值与所述输出相位值：
若所述输入相位值小于所述输出相位值，则增大当前生效的修正值并更新；表示当前的修正值太小，需增大当前生效的修正值；在本实施例中，增加的步进值优选为一个时钟周期，修正值增加后并更新；
若所述输入相位值大于所述输出相位值，则减小当前生效的修正值并更新；表示当前的修正值太大，需减小当前生效的修正值；在本实施例中，减小的步进值优选为一个时钟周期，修正值减小后并更新；
其中，利用本发明对行同步信号进行稳定化处理时，修正值的初始值可设定为0，即第一个采集周期内的行同步信号不作修正，直接输出；从第二个采集周期开始，在第一个采集周期内的行同步信号的基础上对修正值进行调整，完成后续各个采集周期内行同步信号的处理。
下面通过一具体实施例进一步说明本发明。
如图2所示，是行同步信号的示意图，在本实施例中，选定行同步信号hs1的下降沿为第一个采集周期输出的起点；修正值的初始值设置为0；
在第一个采集周期内，行同步输入信号hs1根据修正值进行调整，由于修正值为0，此时不作任何修正，直接输出；同时计算此时行同步输出信号hs1的输出相位值；
进入第二个采集周期，计算行同步输入信号hs2的输入相位值，得到行同步输出信号hs1的输出相位值与行同步输入信号hs2的输入相位值的相位差值，将相位差值取绝对值后与预设的阈值进行比较，判断当前生效的修正值对于行同步输入信号hs2是否恰当；
若相位差值的绝对值小于所述阈值，则保持当前生效的修正值不变，利用当前生效的修正值对行同步输入信号hs2进行处理，行同步输入信号hs2的低电平长度保持不变，根据该修正值调整行同步输入信号hs2的高电平长度，处理后输出；
若相位差值的绝对值大于所述阈值，则需调整当前生效的修正值；进一步做比较判断：
若行同步输入信号hs2的输入相位值小于行同步输出信号hs1的输出相位值，则需增大当前生效的修正值，在本实施例中对当前生效的修正值增加一个时钟周期，得到新的修正值后更新，根据更新后的修正值对行同步输入信号hs2进行处理后生成行同步输出信号hs2；
若行同步输入信号hs2的输入相位值大于行同步输出信号hs1的输出相位值，则需减小当前生效的修正值，在本实施例中对当前生效的修正值减小一个时钟周期，得到新的修正值后更新，根据更新后的修正值对行同步输入信号hs2进行处理后生成行同步输出信号hs2；
以此类推，持续处理输入的行同步信号。
如图3所示，是本发明行同步信号稳定化处理装置在一较佳实施例中的结构示意图，包括修正器21、鉴相器22和比较器23；
所述修正器21用于将行同步输入信号与修正值进行相加，生成行同步输出信号，同时将所述行同步输出信号反馈至鉴相器；
显示设备的接口电路接收到行同步输入信号，由于信号经过多级传输，需对其进行稳定化处理，在一较佳实施例中，可在当前采集周期内，保持所述行同步输入信号的低电平长度不变，根据所述修正值调整所述行同步输入信号的高电平长度，生成所述行同步输出信号并输出。
如图2所示，是行同步信号的示意图，可选定行同步信号的下降沿为第一个采集周期输出的起点，也可选定行同步信号的上升沿为起点，如图2所示的一段行同步信号就有3个采集周期（行同步信号hs1、hs2和hs3），在确定修正值后，即可对当前采集周期内的行同步输入信号进行处理，保持低电平长度不变，根据所述修正值调整所述行同步输入信号的高电平长度，生成所述行同步输出信号并输出。
所述鉴相器22用于计算所述行同步输入信号的输入相位值和从所述修正器输入的所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值，同时将所述输入相位值、所述输出相位值和所述相位差值输出至所述比较器；
计算所述行同步输入信号的输入相位值，计算所述行同步输出信号的输出相位值，将输入相位值和输出相位值进行相减，得到相位差值。
所述比较器23用于将从所述鉴相器输入的所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值，同时将所述修正值输出至所述修正器；
本模块的目的是判断信号的修正是否恰当，需实时监控修正值，必要时调整修正值的大小；可将相位差值的绝对值与预设的阈值进行比较，确定对当前行同步输入信号进行修正的修正值；
在一较佳实施例中，所述比较器具体用于：
将所述相位差值的绝对值与所述阈值进行比较，确定当前生效的修正值是否需要调整更新；
若所述绝对值小于所述阈值，则保持当前的修正值不变；表示当前生效的修正值对行同步信号的修正较为适当，可保持修正值不变；
若所述绝对值大于阈值，则比较所述输入相位值与所述输出相位值：
若所述输入相位值小于所述输出相位值，则增大当前生效的修正值并更新；表示当前的修正值太小，需增大当前生效的修正值；在本实施例中，增加的步进值优选为一个时钟周期，修正值增加后并更新；
若所述输入相位值大于所述输出相位值，则减小当前生效的修正值并更新；表示当前的修正值太大，需减小当前生效的修正值；在本实施例中，减小的步进值优选为一个时钟周期，修正值减小后并更新；
其中，利用本发明对行同步信号进行稳定化处理时，修正值的初始值可设定为0，即第一个采集周期内的行同步信号不作修正，直接输出；从第二个采集周期开始，在第一个采集周期内的行同步信号的基础上对修正值进行调整，完成后续各个采集周期内行同步信号的处理。
本发明行同步信号的稳定化处理方法和装置，通过计算行同步输入信号与进行修正后的行同步输出信号的相位差值，比较相位差值与预设阈值的大小，能对修正值进行动态调整，从而实现实时处理行同步输入信号后实时输出，信号处理的速度大大提高，可集成于显示设备的主控制电路中。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种行同步信号的稳定化处理方法，其特征在于，包括如下步骤：
将行同步输入信号与修正值进行相加，生成行同步输出信号；
计算所述行同步输入信号的输入相位值和所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值；
将所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值。
2.根据权利要求1所述的行同步信号的稳定化处理方法，其特征在于，所述将行同步输入信号与修正值进行相加，生成行同步输出信号的步骤具体为：
在当前采集周期内，保持所述行同步输入信号的低电平长度不变，根据所述修正值调整所述行同步输入信号的高电平长度，生成所述行同步输出信号。
3.根据权利要求1所述的行同步信号的稳定化处理方法，其特征在于，所述将所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相乘的修正值的步骤具体包括：
将所述相位差值的绝对值与所述阈值进行比较；
若所述绝对值小于所述阈值，则保持当前生效的修正值不变；
若所述绝对值大于阈值，则比较所述输入相位值与所述输出相位值：
若所述输入相位值小于所述输出相位值，则增大当前生效的修正值并更新；
若所述输入相位值大于所述输出相位值，则减小当前生效的修正值并更新。
4.根据权利要求3所述的行同步信号的稳定化处理方法，其特征在于，
所述增大当前生效的修正值并更新的步骤具体为：将当前生效的修正值增加一个时钟周期并更新；
所述减小当前生效的修正值并更新的步骤具体为：将当前生效的修正值减小一个时钟周期并更新。
5.一种行同步信号的稳定化处理装置，其特征在于，包括修正器、鉴相器和比较器；
所述修正器用于将行同步输入信号与修正值进行相加，生成行同步输出信号，同时将所述行同步输出信号反馈至鉴相器；
所述鉴相器用于计算所述行同步输入信号的输入相位值和从所述修正器输入的所述行同步输出信号的输出相位值，得到所述输入相位值与所述输出相位值的相位差值，同时将所述输入相位值、所述输出相位值和所述相位差值输出至所述比较器；
所述比较器用于将从所述鉴相器输入的所述相位差值的绝对值与预设的阈值进行比较，得到与所述行同步输入信号进行相加的修正值，同时将所述修正值输出至所述修正器。
6.根据权利要求5所述的行同步信号的稳定化处理装置，其特征在于，所述修正器具体用于：
在当前采集周期内，保持所述行同步输入信号的低电平长度不变，根据所述修正值调整所述行同步输入信号的高电平长度，生成所述行同步输出信号，同时将所述行同步输出信号反馈至所述鉴相器。
7.根据权利要求5所述的行同步信号的稳定化处理装置，其特征在于，所述比较器具体用于：
将所述相位差值的绝对值与所述阈值进行比较；
若所述绝对值小于所述阈值，则保持当前生效的修正值不变；
若所述绝对值大于阈值，则比较所述输入相位值与所述输出相位值：
若所述输入相位值小于所述输出相位值，则增大当前生效的修正值并更新；
若所述输入相位值大于所述输出相位值，则减小当前生效的修正值并更新。
8.根据权利要求7所述的行同步信号的稳定化处理装置，其特征在于，所述比较器中增大当前生效的修正值并更新具体为：将当前生效的修正值增加一个时钟周期并更新；
所述比较器中减小当前生效的修正值并更新具体为：将当前生效的修正值减小一个时钟周期并更新。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210398098.1A CN103067645B (zh) | 2012-10-18 | 2012-10-18 | 行同步信号的稳定化处理方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210398098.1A CN103067645B (zh) | 2012-10-18 | 2012-10-18 | 行同步信号的稳定化处理方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103067645A true CN103067645A (zh) | 2013-04-24 |
| CN103067645B CN103067645B (zh) | 2016-05-18 |
Family
ID=48110091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210398098.1A Expired - Fee Related CN103067645B (zh) | 2012-10-18 | 2012-10-18 | 行同步信号的稳定化处理方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103067645B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1117248A (zh) * | 1994-03-11 | 1996-02-21 | 三星电子株式会社 | 数字频率自动调节电路 |
| CN1125021A (zh) * | 1993-04-20 | 1996-06-19 | Rca.汤姆森许可公司 | 具有在交替周期内进行误差测量和校正的锁相环 |
| US6556249B1 (en) * | 1999-09-07 | 2003-04-29 | Fairchild Semiconductors, Inc. | Jitter cancellation technique for video clock recovery circuitry |
| CN101345886A (zh) * | 2008-09-03 | 2009-01-14 | 华为技术有限公司 | 一种相位误差校正的方法和设备 |
| CN101499256A (zh) * | 2008-02-03 | 2009-08-05 | 深圳艾科创新微电子有限公司 | 一种同步信号的跟踪方法及系统 |
| CN101951489A (zh) * | 2010-10-14 | 2011-01-19 | 成都国腾电子技术股份有限公司 | 一种视频同步像素时钟产生电路 |
| CN102025894A (zh) * | 2010-12-25 | 2011-04-20 | 广东威创视讯科技股份有限公司 | 一种同步信号畸变的视频信号纠正电路 |
| CN102047562A (zh) * | 2008-05-30 | 2011-05-04 | 奥林巴斯株式会社 | A/d转换装置和伺服控制装置 |
| CN102271231A (zh) * | 2010-06-01 | 2011-12-07 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
| CN102316245A (zh) * | 2010-07-09 | 2012-01-11 | 北京创毅视讯科技有限公司 | 一种模拟电视接收机本地行同步时钟的调整方法和装置 |
-
2012
- 2012-10-18 CN CN201210398098.1A patent/CN103067645B/zh not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1125021A (zh) * | 1993-04-20 | 1996-06-19 | Rca.汤姆森许可公司 | 具有在交替周期内进行误差测量和校正的锁相环 |
| CN1117248A (zh) * | 1994-03-11 | 1996-02-21 | 三星电子株式会社 | 数字频率自动调节电路 |
| US6556249B1 (en) * | 1999-09-07 | 2003-04-29 | Fairchild Semiconductors, Inc. | Jitter cancellation technique for video clock recovery circuitry |
| CN101499256A (zh) * | 2008-02-03 | 2009-08-05 | 深圳艾科创新微电子有限公司 | 一种同步信号的跟踪方法及系统 |
| CN102047562A (zh) * | 2008-05-30 | 2011-05-04 | 奥林巴斯株式会社 | A/d转换装置和伺服控制装置 |
| CN101345886A (zh) * | 2008-09-03 | 2009-01-14 | 华为技术有限公司 | 一种相位误差校正的方法和设备 |
| CN102271231A (zh) * | 2010-06-01 | 2011-12-07 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
| CN102316245A (zh) * | 2010-07-09 | 2012-01-11 | 北京创毅视讯科技有限公司 | 一种模拟电视接收机本地行同步时钟的调整方法和装置 |
| CN101951489A (zh) * | 2010-10-14 | 2011-01-19 | 成都国腾电子技术股份有限公司 | 一种视频同步像素时钟产生电路 |
| CN102025894A (zh) * | 2010-12-25 | 2011-04-20 | 广东威创视讯科技股份有限公司 | 一种同步信号畸变的视频信号纠正电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103067645B (zh) | 2016-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102291538A (zh) | 摄像机的自动曝光方法及控制装置 | |
| CN103839528B (zh) | 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏 | |
| CN109005365B (zh) | 一种控制补光灯开启的方法及装置 | |
| US20140204131A1 (en) | Backlight adjustment method, backlight adjustment apparatus, and display screen | |
| CN103176339A (zh) | 一种投影亮度自动调节系统及方法 | |
| WO2013078957A1 (zh) | 时间同步方法及装置 | |
| CN107948634B (zh) | 一种图像坏点检测方法、装置和图像处理芯片 | |
| CN103842917A (zh) | 时间控制装置、时间控制方法和程序 | |
| CN108449617A (zh) | 一种控制音视频同步的方法及装置 | |
| US7924964B2 (en) | Receiver with the function of adjusting clock signal and an adjusting method therefor | |
| CN102291539A (zh) | 摄像机的光圈控制系统和控制方法 | |
| CN103440032A (zh) | 一种调节移动终端cpu频率的省电系统及方法 | |
| CN105549933B (zh) | 显卡信号同步方法和系统 | |
| CN103067645A (zh) | 行同步信号的稳定化处理方法和装置 | |
| CN105573854A (zh) | 一种实现终端应用处理的方法及装置 | |
| WO2022104653A1 (zh) | 信号处理方法、装置、设备、存储介质及计算机设备 | |
| CN103957625A (zh) | 调节指示灯亮度的方法 | |
| CN105681642A (zh) | 拍摄控制装置、辅助闪光控制装置及辅助闪光控制系统 | |
| CN112147562B (zh) | 一种基于蓝牙通讯帧的校表方法、系统及校表装置 | |
| CN102739324B (zh) | 自激对消装置或系统的控制方法及装置 | |
| CN104580820A (zh) | 一种电视行场信号时序调整方法 | |
| US9270869B1 (en) | Video processing apparatus | |
| CN114069821A (zh) | 开关电源电路控制方法及装置、供电系统 | |
| US8351800B2 (en) | Optical receiver and clock generation method | |
| CN106658626A (zh) | 一种时钟切换的方法、装置及基站 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 510670 Guangdong Province, Guangzhou high tech Industrial Development Zone Kezhu Road No. 233 Patentee after: VTRON GROUP Co.,Ltd. Address before: 510663 Guangzhou province high tech Industrial Development Zone, Guangdong, Cai road, No. 6, No. Patentee before: VTRON TECHNOLOGIES Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160518 Termination date: 20211018 |