CN102739324B - 自激对消装置或系统的控制方法及装置 - Google Patents

Abstract

本发明公开了一种自激对消装置或系统的控制方法，包括：检测自激对消装置或系统的输入功率；判断输入功率分别与ADC溢出功率门限、输入功率动态范围上门限以及下门限的大小关系；如果输入功率大于ADC溢出功率门限，则调节自激对消装置或系统的前级ATT和FPGA为增益衰减；如果输入功率大于输入功率动态范围上门限，则调节前级ATT为增益衰减，调节FPGA为增益释放；如果输入功率小于输入功率动态范围下门限，则调节前级ATT为增益释放，调节FPGA为增益衰减。还公开了一种自激对消装置或系统的控制装置。本发明可同时适应上行突发大功率时隙信号和缓慢变化的信号，以保证自激对消装置或系统能在各种应用环境下稳定工作。

Description

自激对消装置或系统的控制方法及装置

技术领域

本发明涉及自激对消技术领域，尤其涉及一种自激对消装置或系统的控制方法和一种自激对消装置或系统的控制装置。

背景技术

带自激对消(Interference Cancellation System，简称ICS)功能的装置或系统，越来越受到运营商的青睐。由于自激对消算法(ICS算法)本身对外界隔离度及信号突变比较敏感，为了使算法工作在稳定的状态，一般都会在链路中加入自动增益的控制模块来实时调节系统增益，使输入输出信号维持在合理的功率范围。目前在带自激对消功能的装置或系统的应用中，往往只是关注了ICS算法本身。这就导致了自激对消装置或系统在遇到突发信号特别是上行大功率突发时隙信号时，或是处在隔离度经常变化的环境下，非常容易产生自激的情况。并且在产生自激后不易恢复，无法在各种应用环境下保持稳定的工作状态。

发明内容

为解决上述存在的自激对消装置或系统在多样化应用环境下不容易保持稳定工作状态的问题，本发明提出了一种自激对消装置或系统的控制方法和一种自激对消装置或系统的控制装置。

一种自激对消装置或系统的控制方法，包括以下步骤：

检测自激对消装置或系统的输入功率；

判断自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系；

如果检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则调节自激对消装置或系统的前级ATT和FPGA为增益衰减；

如果检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放；

如果检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，则调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减。

与现有技术相比，本发明所提出的自激对消装置或系统的控制方法可同时适应上行突发大功率时隙信号和缓慢变化的信号，以保证自激对消装置或系统能在各种应用环境下稳定工作。

一种自激对消装置或系统的控制装置，包括输入功率检测模块和增益调节模块；

所述输入功率检测模块用于检测自激对消装置或系统的输入功率；

所述输入功率检测模块用于判断自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系；

所述增益调节模块用于执行以下操作：

如果所述输入功率检测模块检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则调节自激对消装置或系统的前级ATT和FPGA为增益衰减；

如果所述输入功率检测模块检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放；

如果所述输入功率检测模块检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，则调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减。

与现有技术相比，本发明所提出的自激对消装置或系统的控制装置可同时适应上行突发大功率时隙信号和缓慢变化的信号，以保证自激对消装置或系统能在各种应用环境下稳定工作。

附图说明

图1为本发明自激对消装置或系统的控制方法的示意流程图；

图2为应用本发明自激对消装置或系统的控制方法的一个自激对消系统优选实施例示意图；

图3为图2所示自激对消系统优选实施例中状态机的跳转图；

图4为本发明自激对消装置或系统的控制装置的结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及取得的效果，下面结合附图及较佳实施例，对本发明所提出的自激对消装置或系统的控制方法与装置的技术方案，进行清楚和完整的描述。

请参阅图1，本发明自激对消装置或系统的控制方法的示意流程图。本发明自激对消装置或系统的控制方法包括以下步骤：

S101检测自激对消装置或系统的输入功率；

首先，对自激对消装置或系统的输入功率进行检测。例如，可通过自激对消装置或系统中的ADC(Analog-to-Digital Converter，模/数转换器或者模拟/数字转换器)检测自激对消装置或系统的输入功率。

S102判断自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系；

检测完自激对消装置或系统的输入功率后，要对自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系进行判断，并根据判断的结果对自激对消装置或系统中的增益进行控制调节。

S103如果检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则调节自激对消装置或系统的前级ATT和FPGA为增益衰减；

如果检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则调节自激对消装置或系统的前级ATT(Attenuator，衰减器)和FPGA(Field Programmable Gate Array，现场可编程门阵列)为增益衰减。

作为其中一个实施例，可以在将自激对消装置或系统的前级ATT和FPGA的增益进行衰减后，复位ICS算法。

例如，将前级ATT设置25dB，FPGA增益衰减15dB，从而使系统增益降40dB，ICS算法复位和重新收敛，并进一步使自激对消装置或系统慢慢恢复到系统增益。

S104如果检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放；

如果检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放。

其中，增益释放指的是提高设备增益，也即增益增大。并且该技术术语在全文中意义一致，后文不再做进一步解释。

作为其中一个实施例，前级ATT的增益衰减量可等于FPGA的增益释放量。

例如，当ATT中衰减量小于ATT的满量程时，每单位时间调节前级ATT衰减0.5dB，调节FPGA增益释放0.5dB，直至输入功率小于输入功率动态范围上门限，这样就能保证输入信号功率在ADC最佳的动态范围内，又能保证系统增益不变，等到ICS算法稳定之后使自激对消装置或系统进入稳定工作的状态。

S105如果检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，则调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减。

如果检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，且此时前级ATT有衰减，则调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减。

作为其中一个实施例，前级ATT的增益释放量可等于FPGA的增益衰减量。

例如，当ATT中衰减量大于0时，每单位时间调节前级ATT释放0.5dB，调节FPGA增益衰减0.5dB，直至输入功率大于输入功率动态范围下门限，或前级ATT衰减量等于0。这样就能保证输入信号功率在ADC最佳的动态范围内，又能保证系统增益不变，等到ICS算法稳定之后使自激对消装置或系统进入稳定工作的状态。

本发明自激对消装置或系统的控制方法可保证上行大功率突发时隙情况下的稳定可靠接入，解决系统增益动态平衡及在对消极限条件下的自激降增益等问题。既能适应上行突发大功率时隙信号，又能适应缓慢变化的信号。可以保证自激对消装置或系统能在各种应用环境下稳定工作。

在一个实施例中，本发明自激对消装置或系统的控制方法，还包括自激降增益的处理。

检测自激对消装置或系统的隔离度；

自激对消装置或系统内部的ICS(自激对消)算法模块，可实时的检测当前系统的隔离度。

判断检测的隔离度分别与自激降增益处理门限以及自激降增益逆处理门限的大小关系；其中，所述自激降增益处理门限为自激对消装置或系统的增益与自激对消算法的最大对消度之差；所述自激降增益逆处理门限为如下步骤得到：自激对消装置或系统的增益与自激对消算法的最大对消度相减后，再与预设值相加；

所述预设值可根据实际情况进行选取，例如可选取为2dB。

如果检测的自激对消装置或系统的隔离度小于自激降增益处理门限，则执行自激降增益处理。

在一个实施例中，执行自激降增益处理的步骤包括：

如果自激对消装置或系统的前级ATT增益衰减量没有达到其最大值，则对前级ATT增益进行持续衰减，例如，以1dB/s的速度衰减前级ATT，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限；

如果自激对消装置或系统的前级ATT增益衰减量达到其最大值，则对后级ATT增益进行持续衰减，例如，以1dB/s的速度衰减后级ATT，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限。

如果检测的自激对消装置或系统的隔离度大于自激降增益逆处理门限，则执行自激降增益逆处理。

在一个实施例中，执行自激降增益逆处理的步骤包括：

如果自激对消装置或系统的后级ATT为增益衰减，则对后级ATT增益进行持续释放，例如，以1dB/s的速度释放后级ATT的衰减值，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限；

如果自激对消装置或系统的后级ATT增益无衰减，则对前级ATT增益进行持续释放，例如，以1dB/s的速度释放前级ATT的衰减值，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限，或前级ATT衰减量等于0。

虽然在自激对消装置或系统中已经有ICS算法来实现自激对消功能，但由于算法能力有限，在系统隔离度较小的情况下，算法无法完全对消。此时，为了装置或系统正常工作，只能牺牲系统增益。与现有技术相比，本发明所提出的自激对消装置或系统的控制方法计算当前系统的对消度(系统增益减去隔离度)，若对消度超过ICS算法的稳定对消范围，则通过设置ATT来减少系统的增益，以达到系统降低隔离度的要求。这样达到在恶劣的隔离度条件下仍然能够正常开站的目的。

请参阅图2，为应用本发明自激对消装置或系统的控制方法的一个自激对消系统优选实施例示意图。选取图2所示的应用本发明自激对消装置或系统的控制方法的自激对消系统作为一种优选实施例，对本发明自激对消装置或系统的控制方法进行更具体地描述。

在图2中，自激对消系统主要由前后级ATT，ADC，DAC及FPGA内部的相关功能模块组成。信号通过前级ATT到达ADC，被ADC采样之后送入FPGA。FPGA内部由5个模块组成：

基带处理和ICS算法模块，该模块主要负责信号的选频和对消功能；

状态机模块，该模块主要负责根据各种告警信号，控制前级ATT和FPGA增益，以使信号维持在合理的水平，保护ICS算法稳定工作，其跳转图如图3所示；

功率检测模块，该模块主要完成对输入输出功率进行检测，并通过设定的门限值给出告警信号；

ALC模块，该模块主要负责根据功率检测模块送来的ALC告警信号，对输出增益进行ALC控制，以使输出功率不大于ALC门限；

增益控制模块，该模块负责将状态机，ALC模块中需要调整的输出增益进行求和，并作用于主链路，使FPGA的输出功率达到控制要求。

请参阅图3，为图2所示自激对消系统优选实施例中状态机的跳转图。图3中，各状态跳转的条件解释如下：TH1为ADC的溢出功率门限；TH2为输入信号功率动态范围上门限；TH3为输入信号功率动态范围下门限；TH1告警指输入功率大于TH1门限；TH2告警指输入信号大于TH2门限；TH3告警，指输入信号小于TH3门限。

图3中各状态的含义如下：RESET：复位状态；RESTART：重启状态；START：正常状态；ATAG：前衰后放状态；AGAT：前放后衰状态。

在本优选实施例中，如果检测的自激对消系统的输入功率大于ADC溢出功率门限，或者自激对消系统出现上电或复位操作，发生TH1告警，则调节自激对消系统的前级ATT和FPGA为增益衰减。并判断自激对消系统将进入的工作状态为复位状态；其中，复位状态是指自激对消系统的自激对消算法进行复位，从而重新启动自激对消算法的收敛过程。

进入复位状态时，前级ATT设置25dB，FPGA增益衰减15dB，将系统增益降40dB，ICS算法复位，等待系统复位完成之后跳出该状态到RESTART状态。

如果自激对消系统执行复位状态完毕，则判断自激对消系统进入重启状态；其中，重启状态是指自激对消系统进行复位之后，自激对消算法重新进行收敛的过程。

在复位之后进入重启状态时，自激对消系统根据输入输出情况，实时调节前级ATT及FPGA增益。使系统慢慢恢复到系统增益，并最终稳定下来，在稳定之后跳出该状态到正常状态。

在本优选实施例中，如果检测的自激对消系统的输入功率大于输入功率动态范围上门限，发生TH2告警，则调节自激对消系统的前级ATT为增益衰减，调节自激对消系统的FPGA为增益释放；并判断自激对消系统将进入的工作状态为前衰后放状态；其中，前衰后放状态是指在自激对消算法已收敛的情况下，对自激对消系统的增益进行重新分配过程，即前级ATT增益衰减，后级FPGA增益释放。

当ATT中衰减量小于ATT的满量程，进入前衰后放状态时，前级ATT衰减0.5dB，FPGA增益释放0.5dB，并等到ICS算法稳定一段时间后跳出该状态到正常状态(START状态)。

在本优选实施例中，如果检测的自激对消系统的输入功率小于输入功率动态范围下门限，发生TH3告警，则调节自激对消系统的前级ATT为增益释放，调节自激对消系统的FPGA为增益衰减；并判断自激对消系统将进入的工作状态为前放后衰状态；其中，前放后衰状态是指在自激对消算法已收敛的情况下，对自激对消系统的增益进行先释放后衰减的过程。

当ATT中衰减量大于0，进入前放后衰状态时，前级ATT释放0.5dB，FPGA增益衰减0.5dB，并等到ICS算法稳定一段时间后跳出该状态到START状态(正常状态)。

在本优选实施例中，如果自激对消系统执行重启状态、前衰后放状态或者前放后衰状态完毕，则判断自激对消系统将进入的工作状态为正常状态；其中，正常状态是指自激对消算法已收敛，不对自激对消系统的增益进行调整，自激对消系统稳定工作的状态。在系统稳定工作的条件下，系统不对系统的增益做任何调整。

由于GSM通信系统的接入是先以最大发射功率接入，再通过功控将功率降低。由于接入时的信号功率很大，因此很容易到达ADC的溢出门限，若此时没有及时降低输入功率，由于ADC溢出导致的信号失真很容易使算法无法收敛，导致系统自激。在本优选实施例中，可充分利用GSM TDMA帧的如下特点：在每个时隙的开头的3bit的TB间隔，大约为11us，这11us的信号不包含有用户信息，功率比较稳定。在这11us中做快速的增益控制所带来的信号失真不影响通话质量。所以在这段时间检测输入信号的功率，如果大于ADC的溢出门限，可以大步进地设置射频链路中的ATT使增益降低，以使输入信号功率降到ADC的正常接收范围。

本发明对缓慢变化的信号也可实时调整，当输入信号功率大于前衰后放门限或小于前放后衰门限时，系统会根据ICS算法的收敛能力对前级ATT进行调整，同时为了保证系统增益不变，在FPGA输出前对ATT调整的增益进行补偿。这样就可以保证输入信号进入ADC时保持在合理的水平，保证系统的稳定性和可靠性。

并且，在本优选实施例中，如图2所示，可应用独立的ALC模块，使ALC更加精准。现有技术中一般将ALC作为AGC的一部分，控制较复杂且易出错。本方案应用独立的ALC模块，无论AGC模块怎么调整，ALC只根据输出功率作为判决条件，若输出功率大于ALC上门限，则根据ICS算法的适应能力持续调节输出增益，使其降到ALC电平，若输出功率小于ALC下门限，则根据ICS算法的适应能力持续将前面压的增益释放出来，否则ALC不起作用。而且通过控制ALC上下门限之间的距离即可控制ALC的精度，操作及调试都比较简单和高效。

此外，本发明还公开了一种自激对消装置或系统的控制装置。

请参阅图4，为本发明自激对消装置或系统的控制装置的结构示意图。本发明自激对消装置或系统的控制装置包括输入功率检测模块401和增益调节模块402；

所述输入功率检测模块401用于检测自激对消装置或系统的输入功率；

所述输入功率检测模块401用于判断自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系；

如果所述输入功率检测模块401检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则所述增益调节模块402调节自激对消装置或系统的前级ATT和FPGA为增益衰减；

例如，将前级ATT设置25dB，FPGA增益衰减15dB，从而使系统增益降40dB，ICS算法复位和重新收敛，并进一步使自激对消装置或系统慢慢恢复到系统增益。

如果所述输入功率检测模块401检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则所述增益调节模块402调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放。

作为其中一个实施例，前级ATT的增益衰减量可等于FPGA的增益释放量。

例如，当ATT中衰减量小于ATT的满量程时，单位时间调节前级ATT衰减0.5dB，调节FPGA增益释放0.5dB，直至输入功率小于输入功率动态范围上门限，这样就能保证输入信号功率在ADC最佳的动态范围内，由能保证系统增益不变，等到ICS算法稳定之后使自激对消装置或系统进入稳定工作的状态。

如果所述输入功率检测模块401检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，则所述增益调节模块402调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减。

作为其中一个实施例，前级ATT的增益释放量可等于FPGA的增益衰减量。

例如，当ATT中衰减量大于0时，单位时间调节前级ATT释放0.5dB，调节FPGA增益衰减0.5dB，直至输入功率大于输入功率动态范围下门限，这样就能保证输入信号功率在ADC最佳的动态范围内，又能保证系统增益不变，等到ICS算法稳定之后使自激对消装置或系统进入稳定工作的状态。

本发明自激对消装置或系统的控制装置可保证上行大功率突发时隙情况下的稳定可靠接入，解决系统增益动态平衡及在系统对消极限条件下的自激降增益等问题。既能适应上行突发大功率时隙信号，又能适应缓慢变化的信号。可以保证自激对消装置或系统能在各种应用环境下稳定工作。

在一个实施例中，本发明自激对消装置或系统的控制装置，还包括隔离度检测模块和自激处理模块；

所述隔离度检测模块用于检测自激对消装置或系统的隔离度；

所述隔离度检测模块用于判断检测的隔离度分别与自激降增益处理门限以及自激降增益逆处理门限的大小关系；其中，所述自激降增益处理门限为自激对消装置或系统的增益与自激对消算法的最大对消度之差；所述自激降增益逆处理门限为如下步骤得到：自激对消装置或系统的增益与自激对消算法的最大对消度相减后，再与预设值相加；

所述预设值可根据实际情况进行选取，例如可选取为2dB。

如果所述隔离度检测模块检测的自激对消装置或系统的隔离度小于自激降增益处理门限，则自激处理模块执行自激降增益处理；

如果所述隔离度检测模块检测的自激对消装置或系统的隔离度大于自激降增益逆处理门限，则自激处理模块执行自激降增益逆处理。

在一个实施例中，所述自激处理模块进一步包括自激降增益处理模块；

所述自激降增益处理模块用于执行自激降增益处理；

自激降增益处理模块执行自激降增益处理时，如果自激对消装置或系统的前级ATT增益衰减量没有达到其最大值，则自激降增益处理模块对前级ATT增益进行持续衰减，例如，以1dB/s的速度衰减前级ATT，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限；

自激降增益处理模块执行自激降增益处理时，如果自激对消装置或系统的前级ATT增益衰减量达到其最大值，则自激降增益处理模块对后级ATT增益进行持续衰减，例如，以1dB/s的速度衰减后级ATT，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限。

在一个实施例中，所述自激处理模块进一步包括自激降增益逆处理模块；

所述自激降增益逆处理模块用于执行自激降增益逆处理；

自激降增益逆处理模块执行自激降增益逆处理时，如果自激对消装置或系统的后级ATT为增益衰减，则自激降增益逆处理模块对后级ATT增益进行持续释放，例如，以1dB/s的速度释放后级ATT的衰减值，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限；

自激降增益逆处理模块执行自激降增益逆处理时，如果自激对消装置或系统的后级ATT增益无衰减，则自激降增益逆处理模块对前级ATT增益进行持续释放，例如，以1dB/s的速度释放前级ATT的衰减值，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限，或前级ATT衰减量等于0。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (4)

1.一种自激对消装置或系统的控制方法，其特征在于，包括以下步骤：

检测自激对消装置或系统的输入功率；

判断自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系；

如果检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则调节自激对消装置或系统的前级ATT和FPGA为增益衰减；

如果检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放；

如果检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，则调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减；

其中自激对消装置或系统包括依次连接的前级ATT、ADC、FPGA、DAC以及后级ATT，所述FPGA还分别与前级ATT、后级ATT连接；所述FPGA包括基带处理和ICS算法模块、状态机模块、功率检测模块、ALC模块、增益控制模块；

基带处理和ICS算法模块用于信号的选频和对消；状态机模块用于根据各种告警信号控制前级ATT和FPGA增益；功率检测模块用于对输入输出功率进行检测，并通过设定的门限值给出告警信号；ALC模块用于根据功率检测模块送来的ALC告警信号，对输出增益进行ALC控制；增益控制模块用于将状态机模块、ALC模块中需要调整的输出增益进行求和，并作用于DAC。

2.如权利要求1所述的自激对消装置或系统的控制方法，其特征在于，还包括以下步骤：

检测自激对消装置或系统的隔离度；

判断检测的隔离度分别与自激降增益处理门限以及自激降增益逆处理门限的大小关系；其中，所述自激降增益处理门限为自激对消装置或系统的增益与自激对消算法的最大对消度之差；所述自激降增益逆处理门限为：自激对消装置或系统的增益与自激对消算法的最大对消度相减后，再与预设值相加；

如果检测的自激对消装置或系统的隔离度小于自激降增益处理门限，则执行自激降增益处理；

如果检测的自激对消装置或系统的隔离度大于自激降增益逆处理门限，则执行自激降增益逆处理；

所述执行自激降增益处理的步骤，包括以下步骤：

如果自激对消装置或系统的前级ATT增益衰减量没有达到其最大值，则对前级ATT增益进行持续衰减，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限；

如果自激对消装置或系统的前级ATT增益衰减量达到其最大值，则对后级ATT增益进行持续衰减，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限；

所述执行自激降增益逆处理的步骤，包括以下步骤：

如果自激对消装置或系统的后级ATT为增益衰减，则对后级ATT增益进行持续释放，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限；

如果自激对消装置或系统的后级ATT增益无衰减，则对前级ATT增益进行持续释放，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限。

3.一种自激对消装置或系统的控制装置，其特征在于，包括输入功率检测模块和增益调节模块；

所述输入功率检测模块用于检测自激对消装置或系统的输入功率；

所述输入功率检测模块用于判断自激对消装置或系统的输入功率分别与自激对消装置或系统的ADC溢出功率门限、输入功率动态范围上门限以及输入功率动态范围下门限的大小关系；

所述增益调节模块用于执行以下操作：

如果所述输入功率检测模块检测的自激对消装置或系统的输入功率大于自激对消装置或系统的ADC溢出功率门限，则调节自激对消装置或系统的前级ATT和FPGA为增益衰减；

如果所述输入功率检测模块检测的自激对消装置或系统的输入功率小于或者等于自激对消装置或系统的ADC溢出功率门限，并且大于输入功率动态范围上门限，则调节自激对消装置或系统的前级ATT为增益衰减，调节自激对消装置或系统的FPGA为增益释放；

如果所述输入功率检测模块检测的自激对消装置或系统的输入功率小于输入功率动态范围下门限，则调节自激对消装置或系统的前级ATT为增益释放，调节自激对消装置或系统的FPGA为增益衰减；

其中自激对消装置或系统包括依次连接的前级ATT、ADC、FPGA、DAC以及后级ATT，所述FPGA还分别与前级ATT、后级ATT连接；所述FPGA包括基带处理和ICS算法模块、状态机模块、功率检测模块、ALC模块、增益控制模块；

基带处理和ICS算法模块用于信号的选频和对消；状态机模块用于根据各种告警信号控制前级ATT和FPGA增益；功率检测模块用于对输入输出功率进行检测，并通过设定的门限值给出告警信号；ALC模块用于根据功率检测模块送来的ALC告警信号，对输出增益进行ALC控制；增益控制模块用于将状态机模块、ALC模块中需要调整的输出增益进行求和，并作用于DAC。

4.如权利要求3所述的自激对消装置或系统的控制装置，其特征在于，还包括隔离度检测模块和自激处理模块；

所述隔离度检测模块用于检测自激对消装置或系统的隔离度，并判断检测的隔离度分别与自激降增益处理门限以及自激降增益逆处理门限的大小关系；其中，所述自激降增益处理门限为自激对消装置或系统的增益与自激对消算法的最大对消度之差；所述自激降增益逆处理门限为：自激对消装置或系统的增益与自激对消算法的最大对消度相减后，再与预设值相加；

所述自激处理模块用于执行以下操作：

如果所述隔离度检测模块检测的自激对消装置或系统的隔离度小于自激降增益处理门限，则执行自激降增益处理；

如果所述隔离度检测模块检测的自激对消装置或系统的隔离度大于自激降增益逆处理门限，则执行自激降增益逆处理；

所述自激处理模块进一步包括自激降增益处理模块；

所述自激降增益处理模块用于执行自激降增益处理；

自激降增益处理模块执行自激降增益处理时，如果自激对消装置或系统的前级ATT增益衰减量没有达到其最大值，则自激降增益处理模块对前级ATT增益进行持续衰减，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限；

自激降增益处理模块执行自激降增益处理时，如果自激对消装置或系统的前级ATT增益衰减量达到其最大值，则自激降增益处理模块对后级ATT增益进行持续衰减，直至检测的自激对消装置或系统的隔离度大于或者等于自激降增益处理门限；

所述自激处理模块进一步包括自激降增益逆处理模块；

所述自激降增益逆处理模块用于执行自激降增益逆处理；

自激降增益逆处理模块执行自激降增益逆处理时，如果自激对消装置或系统的后级ATT为增益衰减，则自激降增益逆处理模块对后级ATT增益进行持续释放，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限；

自激降增益逆处理模块执行自激降增益逆处理时，如果自激对消装置或系统的后级ATT增益无衰减，则自激降增益逆处理模块对前级ATT增益进行持续释放，直至检测的自激对消装置或系统的隔离度小于或者等于自激降增益逆处理门限。