CN103065684A - 一种存储单元的擦除方法 - Google Patents
一种存储单元的擦除方法 Download PDFInfo
- Publication number
- CN103065684A CN103065684A CN2012105806509A CN201210580650A CN103065684A CN 103065684 A CN103065684 A CN 103065684A CN 2012105806509 A CN2012105806509 A CN 2012105806509A CN 201210580650 A CN201210580650 A CN 201210580650A CN 103065684 A CN103065684 A CN 103065684A
- Authority
- CN
- China
- Prior art keywords
- negative value
- storage unit
- gradual change
- deleting
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
根据本发明实施例的存储单元的擦除方法，所述存储单元为电荷俘获型快闪存储单元，包括以下步骤：在栅极上加入预定时间宽度的负值渐变脉冲电压，其中，所述负值脉冲电压在脉冲期间内从第一负电压值渐变到第二负电压值，所述第一负电压值的绝对值大于所述第二负电压值的绝对值。本发明的存储单元的擦除方法具有擦除速度快、操作后阈值窗口大的优点。
Description
技术领域
本发明属于非挥发存储器技术，尤其涉及到一种存储单元的擦除方法。
背景技术
快闪存储器（Flash）具有存储数据掉电后仍然不会丢失的特点，特别适用于移动通讯和计算机存储部件等领域。电荷俘获型SONOS（硅-氧化层-氮化层-氧化层-硅）快闪存储器的核心结构为ONO层（隧穿氧化层-氮化硅层-阻挡氧化层）。SONOS型快闪存储器采用隧穿效应或者热载流子注入效应将电荷（电子或空穴）通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起器件单元阈值电压的改变，达到数据存储的效果。
图1是一种典型的SONOS存储单元截面结构以及编程操作示意图。以N型器件为例，如图1所示，现有的N型SONOS存储器单元包括：P型的半导体衬底100；位于半导体衬底100顶部表面两端的分别为n+重掺杂的源极200和漏极300，源极200和漏极300之间自上至下依次是栅极400、阻挡氧化层501、氮化硅层502和隧穿氧化层503。编程时采用沟道的FN隧穿编程，当存储器单元的栅极400加上正的高电压+VP，漏极200和源极300浮空或接地、衬底100接地时，栅极400到衬底100的势垒降低，沟道中的电子将会隧穿到氮化硅层502当中并被氮化硅层502中的陷阱所俘获，使整个存储器单元的阈值电压升高。
图2是现有的SONOS存储单元的擦除操作示意图，擦除时采用沟道的FN隧穿，当存储器单元的栅极400加上负的高电压-VE，漏极200和源级300浮空或接地，衬底100接地时，氮化硅层502中俘获的电子会在纵向大电场作用下隧穿回沟道中，同时沟道中的空穴也将会隧穿到氮化硅层502，存储在氮化硅层502电荷陷阱中并中和掉陷阱中俘获的电子，使整个存储单元的阈值电压下降。
现有的擦除方法在存储信息的阈值窗口和擦除速度上受两个效应的影响：一是氮化硅层向衬底的隧穿速度减慢效应；一是由栅极向氮化硅层的背栅注入效应。具体地，擦除操作时，随着栅极的擦除电压脉冲时间增加，电子从氮化硅层向衬底隧穿通过二氧化硅层，因此氮化硅中的电子越来越少，导致隧穿氧化层的势垒逐渐平坦，电子隧穿的难度逐渐增大，因此擦除的速度越来越慢；同时阻挡氧化层的势垒越发陡峭，有电子从栅极通过该二氧化硅层，隧穿注入氮化硅层中，导致FN编程后的器件无法被充分擦除，而增大栅极负电压，会使背栅注入更严重。图3是现有的擦除方法的阈值电压-时间曲线图，其中曲线1、曲线2、曲线3的擦除电压分别为-VE1、-VE2和-VE3，并且VE1>VE2>VE3。从图3中即可看出，擦除电压越大，擦除速度越快，但操作后的阈值窗口却越小，因此需要对这种擦除方法进行改进。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种具有擦除速度快、操作后阈值窗口大的存储单元的擦除方法。
根据本发明实施例的存储单元的擦除方法，所述存储单元为电荷俘获型快闪存储单元，包括以下步骤：在栅极上加入预定时间宽度的负值渐变脉冲电压，其中，所述负值脉冲电压在脉冲期间内从第一负电压值渐变到第二负电压值，所述第一负电压值的绝对值大于所述第二负电压值的绝对值。
进一步地，所述负值渐变脉冲电压为斜坡方式渐变。
进一步地，所述负值渐变脉冲电压为阶梯方式渐变。
本发明的存储单元的擦除方法具有擦除速度快、操作后阈值窗口大的优点。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有的SONOS存储单元的截面结构以及编程操作示意图
图2是现有的SONOS存储单元的擦除操作示意图
图3是现有的擦除方法的阈值电压-时间曲线图
图4是本发明第一实施例的SONOS存储单元擦除的操作方法示意图
图5是本发明第一实施例的SONOS存储单元擦除的操作方法示意图
图6是采取本发明的擦除方法改进后的阈值电压-时间曲线图
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明中，对器件的擦除操作方式进行了改进，采用的FN擦除操作方法。
如图4所示，栅极的电压不再保持恒定，而是随着擦除时间变化，|-VE|逐渐减小，其曲线呈斜坡渐变。从而在擦除的初始阶段以较大的负电压保证擦除的速度，在后面的阶段则通过降低栅极电压，防止背栅注入效应的发生。在实际操作中，可以达到较原有方式相同的擦除速度以及更大的编程擦除窗口。
图5所示为本发明提出的第二实施例的SONOS存储单元擦除的操作方法，可以达到类似的效果。栅极施加的擦除脉冲以多个宽度小的脉冲组合而成，每个小脉冲的幅度较前一个有所减小，从而实现栅极擦除电压逐渐减小，其曲线呈阶梯渐变。该实施例同样能达到既保证擦除速度又保证存储窗口的目的。
图6是采取本发明的擦除方法改进后的阈值电压-时间曲线图。图6中曲线4即为改进后的擦除曲线，既具有较快的擦除速度，又能获得较大的阈值窗口Vw4。
综上所述，本发明的存储单元的擦除方法具有擦除速度快、操作后阈值窗口大的优点。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (3)
1.一种存储单元的擦除方法，所述存储单元为电荷俘获型快闪存储单元，其特征在于，包括以下步骤：
在栅极上加入预定时间宽度的负值渐变脉冲电压，其中，所述负值脉冲电压在脉冲期间内从第一负电压值渐变到第二负电压值，所述第一负电压值的绝对值大于所述第二负电压值的绝对值。
2.如权利要求1所述的存储单元的擦除方法，其特征在于，所述负值渐变脉冲电压为斜坡方式渐变。
3.如权利要求1所述的存储单元的擦除方法，其特征在于，所述负值渐变脉冲电压为阶梯方式渐变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105806509A CN103065684A (zh) | 2012-12-27 | 2012-12-27 | 一种存储单元的擦除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105806509A CN103065684A (zh) | 2012-12-27 | 2012-12-27 | 一种存储单元的擦除方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103065684A true CN103065684A (zh) | 2013-04-24 |
Family
ID=48108276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105806509A Pending CN103065684A (zh) | 2012-12-27 | 2012-12-27 | 一种存储单元的擦除方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103065684A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261292A (ja) * | 1997-03-18 | 1998-09-29 | Nec Corp | 不揮発性半導体記憶装置の消去方法 |
| CN1411602A (zh) * | 1999-12-17 | 2003-04-16 | 先进微装置公司 | 于eeprom擦除期间可增进可靠度的减少定电场的方法 |
| US20100067309A1 (en) * | 2007-10-18 | 2010-03-18 | Macronix International Co., Ltd. | Efficient erase algorithm for sonos-type nand flash |
| CN102376365A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | Sonos闪存数据擦除方法 |
-
2012
- 2012-12-27 CN CN2012105806509A patent/CN103065684A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261292A (ja) * | 1997-03-18 | 1998-09-29 | Nec Corp | 不揮発性半導体記憶装置の消去方法 |
| CN1411602A (zh) * | 1999-12-17 | 2003-04-16 | 先进微装置公司 | 于eeprom擦除期间可增进可靠度的减少定电场的方法 |
| US20100067309A1 (en) * | 2007-10-18 | 2010-03-18 | Macronix International Co., Ltd. | Efficient erase algorithm for sonos-type nand flash |
| CN101692350A (zh) * | 2007-10-18 | 2010-04-07 | 旺宏电子股份有限公司 | 硅-氧化物-氮化物-氧化物-硅型与非门闪存的擦除法 |
| CN102376365A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | Sonos闪存数据擦除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1677675B (zh) | 非易失性半导体存储器件 | |
| CN100477233C (zh) | 存储器元件 | |
| CN101438351B (zh) | 用于擦除内存器件的方法以及多级程序化内存器件 | |
| CN101000801A (zh) | 一种非易失性存储器的编程与擦除方法 | |
| CN100356570C (zh) | 闪存存储单元的浮栅及其制备方法和一种闪存存储单元 | |
| CN101814322B (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
| CN102509559B (zh) | 一种提高非挥发性快闪存储器高密度存储特性的操作方法 | |
| CN101740120A (zh) | 一种共享字线的分栅式闪存的编程方法 | |
| CN1084931C (zh) | 编程快速存储单元的方法 | |
| CN103065684A (zh) | 一种存储单元的擦除方法 | |
| CN102683398A (zh) | Sonos栅极结构及其制备方法、以及半导体器件 | |
| CN100470810C (zh) | 扩展第二位元操作裕度的存储器结构 | |
| CN101501839A (zh) | 驱动半导体器件的方法和半导体器件 | |
| KR100640973B1 (ko) | 플래시 메모리 소자의 프로그래밍/소거 방법 | |
| JP4071120B2 (ja) | フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造 | |
| CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
| US7345925B2 (en) | Soft erasing methods for nonvolatile memory cells | |
| CN112349328B (zh) | 电荷捕获型快闪存储器的编程方法 | |
| CN102945850A (zh) | 镜像闪存器件及其操作方法 | |
| CN101211924B (zh) | 非挥发性存储器的擦除方法 | |
| CN103066131B (zh) | 多位非挥发存储器及其操作方法 | |
| CN102769031B (zh) | 一种具有低操作电压的sonos结构器件 | |
| CN1979812A (zh) | 改善超快闪存储器耐久性的方法 | |
| CN103021462B (zh) | Sonos非挥发性存储器件的数据写入方法 | |
| CN101271901A (zh) | 用擦除栅极执行擦除操作的半导体存储装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130424 |