CN103037618A - 多连片基板的制造方法以及多连片基板 - Google Patents

多连片基板的制造方法以及多连片基板 Download PDF

Info

Publication number
CN103037618A
CN103037618A CN2012103781437A CN201210378143A CN103037618A CN 103037618 A CN103037618 A CN 103037618A CN 2012103781437 A CN2012103781437 A CN 2012103781437A CN 201210378143 A CN201210378143 A CN 201210378143A CN 103037618 A CN103037618 A CN 103037618A
Authority
CN
China
Prior art keywords
mentioned
monolithic substrate
substrate
framework
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103781437A
Other languages
English (en)
Inventor
高桥通昌
长沼伸幸
浅井敏伸
石原辉幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103037618A publication Critical patent/CN103037618A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0169Using a temporary frame during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种多连片基板的制造方法以及多连片基板,在构成第一多连片基板的框架与单片基板之间的连接部形成U字状的导体图案。并且,在构成第二多连片基板的框架与单片基板之间的连接部形成U字状的导体图案。形成于第一多连片基板的连接部的导体图案内侧的轮廓与形成于第二多连片基板的连接部的导体图案的外侧的轮廓一致。由此,在更换构成第一多连片基板的单片基板和构成第二多连片基板的单片基板时,能够没有加工误差地切取各个单片基板。

Description

多连片基板的制造方法以及多连片基板
技术领域
本发明涉及一种多连片基板的制造方法以及多连片基板。
背景技术
在布线基板的制造工序中,对由一体化后的单片基板构成的部件进行蚀刻、曝光等处理。
例如在专利文献1中公开了一种多连片基板,该多连片基板包括:框架,其具有收容单片基板的空间;以及多个单片基板,其从与该框架不同的框架切出得到。构成该多连片基板的单片基板是通过了规定的质量检查的正常的单片基板。
专利文献1:日本特开2011-23657号公报
发明内容
发明要解决的问题
在专利文献1所公开的多连片基板中,所有单片基板均正常(质量良好)。因此,在多连片基板的制造工序中,对构成该多连片基板的单片基板同时进行蚀刻、曝光等处理,从而产品的成品率提高。
然而,通过机械加工从其它框架、基材等切离构成这种多连片基板的单片基板。因此,当将分开切取出的多个单片基板再次连接到共通的框架时,有时由于机械加工误差而在单片基板相互间的实际位置关系与设计上的位置关系产生差。在该情况下,当在构成多连片基板的单片基板上分别考虑设计上的位置关系来安装电子部件或者形成积层层时,认为会产生电子部件安装不良等。
本发明是鉴于上述情形而完成的,目的在于减少切取单片基板时产生的加工误差。
用于解决问题的方案
本发明的第一观点所涉及的多连片基板的制造方法包括以下步骤:准备第一框架,在该第一框架上形成有用于连接第一单片基板的连接部;在与不同于上述第一框架的第二框架连接的上述第一单片基板上,形成该第一单片基板与上述第二框架之间的连接部位的轮廓与上述第一框架的上述连接部的外边缘一致的导体图案;对上述第二框架与上述第一单片基板的上述导体图案之间的边界照射激光,来从上述第二框架切离上述第一单片基板;以及使通过从上述第二框架切离而形成于上述第一单片基板的嵌合部与上述第一框架的上述连接部嵌合。
本发明的第二观点所涉及的多连片基板的制造方法包括以下步骤:准备第二单片基板,在该第二单片基板上形成有用于连接第一单片基板的连接部;在将上述第一单片基板彼此连结的第一连结部上形成轮廓与上述连接部的外边缘一致的第一导体图案;对上述第一导体图案与上述第一连结部之间的边界照射激光,来切离上述第一单片基板;以及使通过切离上述第一单片基板而形成于上述第一单片基板的嵌合部与上述第二单片基板的连接部嵌合。
本发明的第三观点所涉及的多连片基板具有:形成有连接部的第一框架;以及从上述第一框架以外的第二框架切离出的第一单片基板,其中,上述第一单片基板在与形成于上述第一框架的上述连接部进行嵌合的嵌合部的外边缘上,形成有轮廓与形成于上述第一框架的上述连接部的外边缘一致的导体图案。
本发明的第四观点所涉及的多连片基板具有:第二单片基板,其形成有用于连接第一单片基板的连接部;以及第一单片基板,该第一单片基板的嵌合部与上述连接部嵌合,其中,对于通过第一连结部彼此连结的第一单片基板,沿形成于上述第一连结部且轮廓与上述连接部的外边缘一致的第一导体图案的边界进行切离,由此形成上述嵌合部。
发明的效果
根据本发明,在使单片基板与框架、其它单片基板分开时,沿着导体图案的外边缘切断连接部位。由此,减少切取单片基板时产生的加工误差。
附图说明
图1是本发明的第一实施方式所涉及的多连片基板的俯视图。
图2是表示形成于工件的多连片基板的图。
图3是表示多连片基板的俯视图。
图4是表示构成多连片基板的单片基板的图。
图5是表示形成于工件的多连片基板的图。
图6是表示多连片基板的俯视图。
图7是表示构成多连片基板的单片基板的图。
图8是表示对多连片基板进行的一系列处理的图。
图9是用于说明用于从框架切取单片基板的处理的图。
图10是表示从框架切取出的单片基板的嵌合部的图。
图11是表示对多连片基板进行的一系列处理的图。
图12是用于说明用于从框架切取单片基板的处理的图。
图13是表示形成于框架的凹部的图。
图14是用于说明用于将单片基板嵌入到多连片基板的处理的图。
图15是用于说明用于将单片基板嵌入到多连片基板的处理的图。
图16是用于说明对嵌入了单片基板的多连片基板的加压处理的图。
图17是用于说明对嵌入了单片基板的多连片基板的平坦度检查的图。
图18是表示本发明的第二实施方式所涉及的多连片基板的图。
图19是表示本发明的第二实施方式所涉及的多连片基板的图。
图20是用于说明用于从多连片基板取下单片基板的处理的图。
图21是用于说明从多连片基板取下单片基板的处理的图。
图22是用于说明将单片基板嵌入到多连片基板的处理的图。
图23是表示导体图案的变形例的图。
图24是表示导体图案的变形例的图。
图25是表示形成于工件的多连片基板的图。
图26是表示框架的变形例的图。
图27是表示框架的变形例的图。
图28是表示形成于单片基板的导体图案的变形例的图。
图29是表示形成于框架的导体图案的变形例的图。
图30是表示导体图案的变形例的图。
图31是用于说明框架与单片基板之间的粘接要点的图。
图32是表示形成于多连片基板的凹部的图。
图33是表示形成于多连片基板的凹部的图。
图34是表示形成于单片基板的导体图案的图。
图35是用于说明导体图案的形成方法的图。
图36是用于说明导体图案的形成方法的图。
图37是用于说明导体图案的形成方法的图。
图38是用于说明导体图案的形成方法的图。
图39是表示多连片基板的变形例的图。
附图标记说明
10、20、20A、30、30A:多连片基板;20a:基底基板;20b~20f:绝缘层;21a、21b、31a、31b、51a、51b、53:框架;22a~22d、32a~32d:单片基板;25、26、35、36、40、41、50:导体图案;23a、23b、33a、33b:支承部;23c、33c:连结部;27a、27b:嵌合部;37a、37b、60、60a、60b:凹部;40a、41a:突出部;100:工件;205:无电解镀膜;207:镀膜;301:感光性干膜;305:加压机;306:激光变位计;LB:激光。
具体实施方式
《第一实施方式》
下面,参照附图说明本发明的第一实施方式。在图1中示出本实施方式所涉及的多连片基板10。该多连片基板10具有框架31a、31b以及单片基板22a、32a、32b、32d。三个单片基板32a、32b、32d与框架31a、31b形成一体。并且,单片基板22a是在与框架31a、31b分开制造之后安装到框架31a、31b上的。
下面,说明本实施方式所涉及的多连片基板10的制造方法。首先,如图2所示,在工件100上形成多个(例如八个)多连片基板20。如图3所示,多连片基板20具有框架21a、21b以及四个单片基板22a、22b、22c、22d。
框架21a、21b是夹持四个单片基板22a~22d的两条细长棒状的部分。框架21a、21b例如由与单片基板22a~22d相同材质的材料构成,与这些单片基板22a~22d形成为一体。框架21a、21b例如使用公知的光刻技术来制造。
单片基板22a~22d分别是矩形形状的刚性布线基板。单片基板22a~22d分别例如包括电子设备的电路。通过积层布线基板的通常的制造方法,例如通过层叠预浸料,能够制造单片基板22a~22d,其中,该预浸料是将玻璃布、芳族聚酰胺纤维的无纺布或者纸等基材浸渍到未固化的环氧树脂、聚酰亚胺树脂或者酚醛类树脂等而得到的。
框架21a与单片基板22a~22d之间分别通过一组支承部23a相连接。另外,框架21b与单片基板22a~22d之间分别通过一组支承部23b相连接。
图4是放大示出单片基板22a的图。如图4所示,在连接单片基板22a与框架21a的支承部23a上形成有图案形成为U字状的导体图案25。另外,在连接单片基板22a与框架21b的支承部23b上形成有图案形成为U字状的导体图案26。
同样地,在连接单片基板22b~22d与框架21a的支承部23a上也形成有图案形成为U字状的导体图案25。另外,在连接单片基板22b~22d与框架21b的支承部23b上形成有图案形为成U字状的导体图案26。
在支承部23a、23b的表面,通过进行无电解镀处理和电解镀处理来形成镀膜,通过对该镀膜进行图案形成能够形成导体图案25、26。
上述多连片基板20形成在一个工件100上。并且,通过对准刳刨机等来分别切出形成在工件100上的多个多连片基板20。
接着,如图5所示,在工件100上形成多个(例如八个)多连片基板30。如图6所示,多连片基板30具有框架31a、31b以及四个单片基板32a、32b、32c、32d。
框架31a、31b是夹持四个单片基板32a~32d的两条细长棒状的部分。框架31a、31b例如由与单片基板32a~32d相同材质的材料构成,这些单片基板32a~32d形成为一体。框架31a、31b例如使用公知的光刻技术来制造。
单片基板32a~32d分别与上述单片基板22a~22d同样地是矩形形状的刚性布线基板。
框架31a与单片基板32a~32d之间分别通过一组支承部33a相连接。另外,框架31b与单片基板32a~32d之间分别通过一组支承部23b相连接。
图7是放大示出单片基板32a的图。如图7所示,在连接单片基板32a与框架31a的支承部33a上形成有图案形成为U字状的导体图案35。另外,在连接单片基板32a与框架31b的支承部33b上形成有图案形成为U字状的导体图案36。
同样地,在连接单片基板32b~32d与框架31a的支承部33a上形成有图案形成为U字状的导体图案35。另外,在连接单片基板32b~32d与框架31b的支承部33b上形成有图案形成为U字状的导体图案36。
在支承部33a、33b的表面上,通过进行无电解镀处理和电解镀处理来形成镀膜,通过对该镀膜进行图案形成能够形成导体图案35、36。该导体图案35内侧的轮廓例如与图4示出的导体图案25外侧的轮廓一致。另外,导体图案36内侧的轮廓与导体图案26外侧的轮廓一致。
上述多连片基板30形成在一个工件100上。并且,通过对准刳刨机等来分别切出形成在工件100上的多个多连片基板30。
接着,对多连片基板20执行图8示出的一系列处理。
首先,在步骤S 101中,对构成多连片基板20的单片基板22a、22b、22c、22d分别实施通电检查。然后,在步骤S102中,判断在单片基板22a~22d中是否存在异常的单片基板。在通过通电检查判断为所有单片基板不存在异常而正常的情况下(步骤S102:“否”),结束图8的处理。另一方面,在判断为任一个单片基板存在异常的情况下(步骤S102:“是”),进入到步骤S103。在此,设为判断为单片基板22b存在异常。
在步骤S103中,从多连片基板20切取除了发现异常的单片基板以外的正常的单片基板。具体地说,使用激光来切取除了发现异常的单片基板22b以外的正常的单片基板22a、22c、22d。作为该激光,例如考虑使用CO2激光。
图9示出从框架21a切取单片基板22a的样子。如图9所示,在从框架21a切取单片基板22a时,将激光LB照射到导体图案25外侧与框架21a之间的边界。在该状态时,以普及到导体图案25和框架21a的方式形成激光LB的射束点(beam spot)。然后,以激光LB的射束点在导体图案25与框架21a之间的边界上沿着箭头移动的方式,使激光LB相对于多连片基板20相对地移动。由此,没有被导体图案25覆盖的构成支承部23a的部分熔解,从框架21a切离单片基板22a。
在从多连片基板20切取单片基板22a的情况下,对连接框架21a与单片基板22a的一对支承部23a以及连接框架21b与单片基板22a的一对支承部23b进行上述处理。由此,从多连片基板20切取单片基板22a。
图10示出从多连片基板20切取出的单片基板22a。参照该图10和图1可知,残留于被切离的单片基板22a的、以导体图案25为边缘的一对支承部23a成为图1示出的嵌合到形成于框架31a的凹部37a中的嵌合部27a。另外,残留于被切离的单片基板22a的、以导体图案26为边缘的一对支承部23b成为图1示出的嵌合到形成于框架31b的凹部37b中的嵌合部27b。
如图10所示,形成于单片基板22a的嵌合部27a的轮廓与导体图案25外侧的轮廓大致一致。嵌合部27a侧面为平坦度较高的平面。同样地,形成于单片基板22a的嵌合部27b的轮廓与导体图案26的外侧的轮廓大致一致。支承部23b侧面为平坦度较高的平面。
反复进行与从多连片基板20切取出单片基板22a时进行的处理相同的处理,由此从多连片基板20依次切取除了单片基板22b以外的单片基板22c、22d。如果除了发现异常的单片基板以外的正常的单片基板的切取结束,则结束对多连片基板20进行的处理。并且,对多连片基板30执行图11示出的一系列处理。
首先,在步骤S201中,对构成多连片基板30的单片基板32a、32b、32c、32d分别实施通电检查。然后,在步骤S202中,判断在单片基板32a~32d中是否存在异常的单片基板。在通电检查中判断为所有单片基板均不存在异常而正常的情况下(步骤S202:“否”),结束图11的处理。另一方面,在判断为任一个单片基板存在异常的情况下(步骤S202:“是”),进入到步骤S203。在此,设为判断为单片基板32c存在异常。
在步骤S203中,从多连片基板30切取发现异常的单片基板。具体地说,使用激光来切取发现异常的单片基板32c。
图12示出从框架31a切取单片基板32c的样子。如图12所示,在从框架31a切取单片基板32c时,将激光LB照射到导体图案35内侧与框架31a之间的边界。在处于该状态时,以普及到导体图案35与框架31a的方式形成激光LB的射束点。然后,以激光LB的射束点在导体图案35与框架31a之间的边界上沿着箭头移动的方式,使激光LB相对于多连片基板30相对地移动。由此,没有被导体图案35覆盖的构成支承部33a的部分被熔解,从框架31a切离单片基板32c。
在从多连片基板30切取单片基板32c的情况下,对连接框架31a与单片基板32c的一对支承部33a以及连接框架31b与单片基板32c的一对支承部33b进行上述处理。由此,从多连片基板30切取单片基板32c。
图13示出切取单片基板32c之后的框架31a。参照该图13和图1可知,在框架31a中,通过切取单片基板32c而形成一对凹部37a和一对凹部37b。这些凹部37a、37b的轮廓与导体图案35、36内侧的轮廓大致一致。另外,凹部37a、37b的内壁面为平坦度较高的平面。并且,该凹部37a、37b成为连接单片基板的嵌合部27a、27b的连接部。
如果发现异常的单片基板的切取结束,则在下一步骤S204中将从多连片基板20取下的任意的正常的单片基板嵌入到多连片基板30。例如参照图14可知,在从多连片基板30切取出单片基板32c的情况下,在单片基板32c所处的位置处嵌入单片基板22a。
参照图14和图15可知,将形成于单片基板22a的一对嵌合部27a分别嵌入到构成多连片基板30的框架31a的凹部37a。并且,将形成于单片基板22a的一对嵌合部27b分别嵌入到形成于构成多连片基板30的框架31b的凹部37b。由此,如图1所示,框架31a、31b与单片基板22a形成为一体。
接着,在步骤S205中,如图16所示,通过加压机305对多连片基板10进行加压,按压构成多连片基板10的框架31a、31b与形成于单片基板22a的嵌合部27a、27b之间的连接部位而使表面平坦化。
接着,在步骤S206中,如图17所示,使用激光变位计306检查多连片基板10的平坦度。然后,在步骤S207中,判断平坦度是否良好。在步骤S207中判断为平坦度不好的情况下(步骤S207:“否”),返回到步骤S205,以后,反复执行步骤S205~步骤S207的处理。
另一方面,在步骤S207中判断为平坦度良好的情况下(步骤S207:“是”),在步骤S208中,在形成于构成多连片基板10的框架31a、31b的凹部37a、37b与形成于单片基板22a的嵌合部27a、27b的边界处涂敷具有紫外线固化性的粘接材料。该粘接材料进入到形成于构成多连片基板10的框架31a、31b的凹部37a、37b的内壁面与形成于单片基板22a的嵌合部27a、27b的侧面之间。
接着,在步骤S209中,对框架31a、31b与形成于单片基板22a的嵌合部27a、27b照射紫外线。由此,涂敷的粘接材料固化,框架31a、31b与单片基板22a牢固地粘接,完成图1示出的多连片基板10。
如上所述,在本实施方式中,如图3所示,在连接构成多连片基板20的框架21a、21b与单片基板22a~22d的支承部23a、23b上形成有U字状的导体图案25、26。另外,如图6所示,在连接构成多连片基板30的框架31a、31b与单片基板32a~32d的支承部33a、33b上形成有U字状的导体图案35、36。并且,形成于多连片基板20的支承部23a、23b的导体图案25、26外侧的轮廓与形成于多连片基板30的支承部33a、33b的导体图案35、36的内侧的轮廓一致。
因此,从多连片基板20切离单片基板22a~22d所产生的切取误差以及从多连片基板30切离单片基板32a~32d所产生的切取误差得到抑制。也就是说,从多连片基板20切离单片基板22a~22d而形成于单片基板22a~22d的嵌合部27a的轮廓与从多连片基板30切离单片基板32a~32d而形成于构成多连片基板30的框架31a、31b的凹部37a、37b的轮廓成为大致一致的形状。
由此,例如在从构成多连片基板30的单片基板32a~32d切取异常的单片基板32c、作为替代将从多连片基板20切取出的正常的单片基板22a安装到多连片基板30时,在形成于多连片基板30的框架31a、31b的凹部37a、37b中无缝地嵌合从多连片基板20切取出的单片基板22a的嵌合部27a、27b。因而,能够在配置发现了异常的单片基板32c的位置处准确地配置正常的单片基板22a。其结果是,对于进行了单片基板的更换的多连片基板,能够在各单片基板上高精度地层叠导体图案或者安装电子部件。
在本实施方式中,从多连片基板20切离单片基板22a~22d而形成于单片基板22a~22d的嵌合部27a的轮廓与从多连片基板30切离单片基板32a~32d而形成于构成多连片基板30的框架31a、31b的凹部37a、37b的轮廓为大致一致的形状。因此,在更换单片基板时,在形成于多连片基板30的框架31a、31b的凹部37a、37b中无缝地嵌合从多连片基板20切取出的单片基板22a的嵌合部27a、27b。因而,即使在不使用粘接材料的情况下,通过铆接,也能够在一定程度上牢固地将单片基板安装到框架31a、31b。此外,通过使用粘接材料,单片基板22a与框架31a、31b的连接变得更牢固。
《第二实施方式》
接着,参照附图说明本发明的第二实施方式。此外,对与第一实施方式相同或者等同的结构使用相同的附图标记。此外,在说明时,适当地使用由相互正交的X轴和Y轴构成的坐标系。
图18是表示第二实施方式所涉及的多连片基板20A的图。多连片基板20A与第一实施方式所涉及的多连片基板20的不同点在于,构成该多连片基板的单片基板22a~22d通过连结部23在X轴方向上连结。
如图18所示,在多连片基板20A的各单片基板22a~22d与邻接的单片基板通过连结部23c连接的状态下从工件100切出多连片基板20A的各单片基板22a~22d。在分别连结该多连片基板20A的单片基板22a~22d的连结部23c的表面上,形成夹持连结部23c的中心而平行配置的一组导体图案40。这些一组导体图案40中的各导体图案的形状和大小相互相同,间隔距离与该导体图案40的宽度相等。
在连结部23c的表面进行无电解镀处理和电解镀处理来形成镀膜,将该镀膜图案形成为以Y轴方向为长度方向的长方形,由此能够形成导体图案40。该导体图案40形成为在Y轴方向上横切连结部23c。
图19是表示第二实施方式所涉及的多连片基板30A的图。多连片基板30A与第一实施方式所涉及的多连片基板30的不同点在于,构成该多连片基板的单片基板32a~32d通过连结部33c在X轴方向上连结。
如图19所示,在多连片基板30A的各单片基板32a~32d与邻接的单片基板通过连结部33c连接的状态下从工件100切出多连片基板30A的各单片基板32a~32d。在分别连结该多连片基板30A的单片基板32a~32d的连结部33c的表面上形成有导体图案41。导体图案41的形状和大小与导体图案40相等。并且,该导体图案41被配置在连结部33c的中心将连结部33c一分为二。
在连结部33c的表面进行无电解镀处理和电解镀处理来形成镀膜,将该镀膜图案形成为以Y轴方向为长度方向的长方形,由此能够形成导体图案41。该导体图案41形成为在Y轴方向上横切连结部33c。
将具有上述结构的多连片基板20A和多连片基板30A从工件切出之后进行通电检查。在通电检查的结果是在从构成多连片基板30A的单片基板32a~32d中的任一个中发现异常的情况下,将异常的单片基板更换为构成多连片基板20A的正常的单片基板。
例如图18所示,在多连片基板20A中,在单片基板22c、22d中发现异常,如图19所示,在多连片基板30A中,在单片基板32b中发现异常,在这种情况下,从多连片基板30A取下异常的单片基板32b,作为代替将从多连片基板20A取下的正常的单片基板22b嵌入到多连片基板30A。下面,说明更换单片基板的过程。
首先,从多连片基板20A取下单片基板22b。在取下单片基板22b时,如图20所示,以不会从单片基板22b切离一组导体图案40中的接近单片基板22b的导体图案40的方式从两侧的单片基板22a、22c切离单片基板22b。
具体地说,如图18的箭头所示,以使激光的射束点沿着一组导体图案40中的接近单片基板22b的导体图案40的外侧边缘移动的方式使激光相对于多连片基板20A相对移动。由此,激光的射束点沿着图18的箭头移动,从两侧的单片基板22a、22c切离单片基板22b。
如图20所示,从多连片基板20A取下单片基板22b,由此在该单片基板22b的两侧分别形成残留导体图案40的突出部40a。
接着,从多连片基板30A取下单片基板32b。在取下单片基板32b时,以如图21所示那样使位于单片基板32b的两侧的单片基板32a、32c上残留导体图案41的方式从单片基板32a、32c分离单片基板32b。
具体地说,如图19的箭头所示,以使激光的射束点沿着导体图案41的缘中的接近单片基板32b的导体图案41的缘移动的方式使激光相对于多连片基板30A相对移动。由此,激光的射束点沿着图19的箭头移动,从两侧的单片基板32a、32c切离单片基板32b。
如图21所示,从多连片基板30A取下单片基板32b,由此在位于该单片基板32b的两侧的单片基板32a、32c上分别形成残留导体图案41的突出部41a。
接着,如图22所示,将从多连片基板20A取下的单片基板22b嵌入到多连片基板30A。具体地说,将单片基板22b压入到两个单片基板32a、32b之间,使单片基板22b的嵌合部27a、27b分别嵌入形成于框架31a、31b的凹部37a、37b内。并且,形成单片基板22b的一对突出部40a与单片基板32a、32c各自的突出部41a相接触的状态。
接着,对单片基板22b的各嵌合部27a、27b与框架31a、31b进行粘接,并且对单片基板22b的突出部40a与单片基板32a、32c的突出部41a进行粘接。由此,完成仅由正常的单片基板形成的多连片基板。
如上所述,在本实施方式中,通过突出部40a、41a相连接而正常的单片基板之间连结。因而,能够在单片基板之间高精度地进行定位。
在本实施方式中,说明了形成于多连片基板20A的连结部23c的导体图案40以及形成于多连片基板30A的连结部33c的导体图案41是长方形的情况。并不限定于此,例如图23和图24所示,导体图案40、41的形状也可以是长方形以外的形状。通过设为这种形状,能够使突出部40a、41a之间嵌合。
在本实施方式中,说明了将从多连片基板20A取下的正常的单片基板22b与多连片基板30A的单片基板32b进行更换的情况。并不限定于此,例如图25所示,也可以将与单片基板22b相当的单片基板22x形成在工件100上。在多连片基板30A的单片基板32a~32d中的任一个发现异常的情况下,分别切出这些单片基板22x来与多连片基板30A的单片基板进行更换,由此能够制造出仅由正常的单片基板构成的多连片基板。
在本实施方式中,说明了图18和图19所示那样在多连片基板20A中单片基板22a~22d分别与框架21a、21b连接而在多连片基板30A中单片基板32a~32d分别与框架31a、31b连接的情况。并不限定于此,也可以由相互连结的单片基板22a~22d构成多连片基板。另外,也可以仅由相互连结的单片基板32a~32d构成多连片基板。
以上,说明了本发明的实施方式,但是本发明并不限定于上述实施方式。
例如在上述实施方式中,说明了将从多连片基板20切离的正常的单片基板22b安装到多连片基板30从而制造出所有单片基板正常的多连片基板10的情况。并不限定于此,也可以将切离的单片基板安装到分开制造的框架上。
例如图26所示,也可以将从多连片基板20切离的正常的单片基板22x安装到分开制造的一对框架51a、51b来制造一个多连片基板。另外,如图27所示,也可以将从多连片基板20切离的正常的单片基板22x安装到分开制造的单一框架53来制造一个多连片基板。
在上述实施方式中,说明了以构成多连片基板20的单片基板22a~22d的嵌合部27a、27b为边缘的导体图案25、26呈U字状的情况。并不限定于此,能够任意地决定导体图案25、26的形状。例如图28所示,导体图案25、26也可以是覆盖框架21a、21b与单片基板22a的支承部23a、23b整体的形状。
在上述实施方式中,说明了以形成于多连片基板30的框架31a、31b的凹部37a、37b为边缘的导体图案35、36呈U字状的情况。并不限定于此,能够任意地决定导体图案35、36的形状。例如图29所示,导体图案35、36也可以是覆盖框架31a、31b大致整体的形状。
在上述实施方式中,说明了例如图15所示那样形成沿形成于单片基板22a的嵌合部27a的外边缘全部的导体图案25、形成沿形成于框架31a的凹部37a的外边缘全部的导体图案35的情况。并不限定于此,也可以例如图30所示那样,沿着单片基板22a的嵌合部27a的外边缘形成由多个局部图案构成的导体图案35。另外,也可以沿着框架31a的凹部37a的外边缘形成由多个局部图案构成的导体图案35。
如图30所示,形成于嵌合部27a的局部图案的位置与形成于框架31a的局部图案的位置对应。由此,准确地规定单片基板22a的嵌合部27a与形成于框架31a的凹部37a之间的位置关系,结果是框架31a与单片基板22a被准确地定位。
在上述实施方式中,说明了通过在形成于单片基板22a~22d的嵌合部27a、27b的内壁面与形成于框架31a、31b的凹部37a、37b的内壁面之间填充的粘接材料对单片基板22a~22d与框架31a、31b进行粘接的情况。并不限定于此,例如图31所示,也可以形成普及到单片基板22a的嵌合部27a与框架31a的凹部60,通过填充到该凹部60的粘接材料来粘接单片基板22a与框架31a。
如图31所示,在将单片基板22a嵌入到框架31a之后,例如考虑使用钻头等来形成该凹部60。另外也可以是,如图32所示,在从多连片基板20的框架21a、21b切离单片基板22a~22d之前预先形成凹部60a。同样地,如图33所示,在从多连片基板30的框架31a、31b切离单片基板32a~32d之前预先形成凹部60b。并且,通过将单片基板22a~22d嵌入到框架31a、31b,由形成于单片基板22a~22d的凹部60a的一部分和形成于框架31a、31b的凹部61b的一部分形成图31示出的凹部60。
在上述实施方式中,说明了在单片基板的上表面形成以嵌合部或者凹部为边缘的导体图案25、26、35、36的情况。并不限定于此,作为一例,也可以如图34所示那样在单片基板上形成除了上述导体图案25、26、35、36以外的导体图案50。该导体图案50包括与要安装到单片基板22a的电子部件进行电连接的焊盘。例如在多连片基板20和多连片基板30的表面同时形成这些导体图案25、26、35、36、50。下面,参照附图进行说明。
首先,在表面形成导体图案之前的多连片基板20的表面上涂敷以Pd等为主要成分的催化剂。由此,在多连片基板20的表面附着催化剂。接着,将多连片基板20浸渍到无电解铜镀液。由此,如图35所示,在多连片基板20的表面形成无电解镀膜205。
接着,在无电解镀膜205的表面分别层压感光性干膜301。然后,在使分别形成了规定的图案的掩模与感光性干膜301紧密接合之后,利用紫外线对感光性干膜301进行曝光。接着,使用碱水溶液对感光性干膜301进行显影。由此,如图36所示,在多连片基板20的表面形成图案形成后的感光性干膜301。
接着,对感光性干膜301进行水洗、乾燥处理。然后,对从感光性干膜301露出的无电解镀膜205实施电解镀铜。由此,如图37所示,在从各感光性干膜301露出的无电解镀膜上形成镀膜207。
接着,去除感光性干膜301,对多连片基板20和镀膜207的表面进行水洗、乾燥处理。然后,通过蚀刻去除被感光性干膜301覆盖的无电解镀膜205。由此,如图38所示,在多连片基板20的表面形成导体图案25、26、50。
如上所述,在同一面上同时形成导体图案25、26、50,由此在导体图案25、26与构成与电子部件连接的电路的一部分的导体图案50之间产生的相对位置偏差小。其结果是,沿导体图案25、26切取单片基板22a~22d而形成的嵌合部27a、27b与导体图案50之间的位置偏差小。由此,在将单片基板22a~22d例如图1所示那样嵌入到框架31a、31b时,安装到单片基板22a~22d的电子部件与安装到单片基板32a~32d的电子部件之间的位置偏差小。因而,能够高精度地对多连片基板10进行蚀刻、曝光等处理。
此外,关于导体图案25、26、50,并不限定于上述过程,例如也可以按照减去法,在多连片基板20和多连片基板30的表面实施版面镀处理来形成镀膜,通过对该镀膜进行蚀刻来形成导体图案。
在上述实施方式中,说明了单片基板22a~22d通过四个嵌合部27a、27b与框架31a、31b相连接的情况。并不限定于此,也可以在单片基板22a~22d上形成三个以下或者五个以上的嵌合部。
在上述实施方式中,在框架31a、31b与单片基板22a之间的粘接中使用了具有紫外线固化性的粘接剂。并不限定于此,在框架31a、31b与单片基板22a之间的粘接中也可以使用热固化性的粘接剂。另外,也可以使用两种以上的粘接剂。例如也可以在使用光固化型粘接剂或者丙烯类粘接剂进行粘接(临时固定)之后,使用热固性粘接剂进行加强。
在上述实施方式中,说明了在构成多连片基板30的框架31a、31b上形成凹部37a、37b而在单片基板22a上形成嵌合部27a的情况。并不限定于此,也可以在安装到多连片基板30的单片基板22a上形成凹部,在多连片基板30的框架31a、31b上形成与形成于单片基板22a的凹部嵌合的嵌合部。
上述实施方式的工序并不限定于流程图示出的顺序,在不脱离本发明的宗旨的范围内能够任意地变更顺序。另外,也可以根据用途等来省略工序。
在上述实施方式中,多连片基板20和多连片基板30具有长方形的两个框架。框架的形状并不限定于此,也可以是包围单片基板的形状。另外,也可以是圆形或者椭圆形。
在上述实施方式中,设为多连片基板20的框架21a、21b以及单片基板22a~22d由共通的材料构成。另外,设为多连片基板30的框架31a、31b以及单片基板32a~32d由共通的材料构成。并不限定于此,构成多连片基板的框架与单片基板也可以分别由不同的材料构成。例如,也可以仅使用绝缘材料来制造框架。
在上述实施方式中,例如图38所示,框架21a、21b的绝缘层的层数与单片基板22a的绝缘层的层数相等。并不限定于此,框架21a、21b的绝缘层的层数与单片基板22a的绝缘层的层数也可以不同。同样地,框架21a、21b的导体层的层数与单片基板22a的导体层的层数可以相等也可以不同。
在上述实施方式中,导体图案25、26、35、36、50形成于单片基板或者框架的最外侧的层(最外层)的表面。并不限定于此,例如图39所示,导体图案25、26、35、36、50等可以不形成在最外层,例如也可以在导体图案的表面形成绝缘层20f。
另外,导体图案25、26、35、36、50可以形成在基底基板20a的表面,也可以形成于层叠在基底基板20a上的绝缘层20b~20e的表面。
在上述实施方式中,将单片基板22a~22d、32a~32d设为由绝缘层和导体层构成的刚性布线基板。单片基板的结构并不限定于此,也可以是在陶瓷基板上交替地层叠布线层和绝缘层而成的布线基板。单片基板22a~22d、32a~32d并不限定于刚性布线基板,也可以是挠性布线基板或者刚挠性布线基板等。另外,单片基板22a~22d、32a~32d的形状是任意的,例如也可以是平行四边形、圆形、椭圆形等。
在上述实施方式中,说明了单片基板22a~22d、32a~32d由层间绝缘层和导体图案形成的情况。并不限定于此,单片基板22a~22d、32a~32d也可以是将部件内置于基底基板的部件内置基板。
在上述实施方式中,例如图16所示,通过加压机305对多连片基板10进行加压。并不限定于此,也可以使用辊压机等对多连片基板进行加压。
在不脱离本发明的广义精神和范围的情况下,本发明能够以各种实施方式实施和进行各种变形。另外,上述实施方式是用于说明本发明的内容,并不是用于限定本发明的范围。
本申请主张基于2010年1月14日申请的日本专利申请2011-218739的优先权号。本说明书中参照并取入日本专利申请2011-218739号的说明书、权利要求书、附图整体。

Claims (23)

1.一种多连片基板的制造方法,包括以下步骤:
准备第一框架,在该第一框架上形成有用于连接第一单片基板的连接部;
在与不同于上述第一框架的第二框架连接的上述第一单片基板上,形成该第一单片基板与上述第二框架之间的连接部位的轮廓与上述第一框架的上述连接部的外边缘一致的导体图案;
对上述第二框架与上述第一单片基板的上述导体图案之间的边界照射激光,来从上述第二框架切离上述第一单片基板;以及
使通过从上述第二框架切离而形成于上述第一单片基板的嵌合部与上述第一框架的上述连接部嵌合。
2.根据权利要求1所述的多连片基板的制造方法,其特征在于,
通过形成轮廓与上述第一框架的上述连接部的外边缘一致的多个局部图案来形成上述导体图案。
3.根据权利要求1或者2所述的多连片基板的制造方法,其特征在于,还包括以下步骤:
在与不同于上述第一单片基板的第二单片基板连接的上述第一框架上,形成该第一框架与上述第二单片基板之间的连接部位的轮廓与形成于上述第一单片基板的上述嵌合部的外边缘一致的导体图案;以及
对上述第一框架的上述导体图案与上述第二单片基板之间的边界照射激光,来从上述第一框架切离上述第二单片基板。
4.根据权利要求3所述的多连片基板的制造方法,其特征在于,
使上述第一单片基板的上述嵌合部与通过从上述第一框架切离上述第二单片基板而形成的上述连接部嵌合。
5.根据权利要求1或者2所述的多连片基板的制造方法,其特征在于,
在上述第一单片基板上同时形成上述导体图案以及与上述导体图案不同的包含用于连接电子部件的焊盘的导体图案。
6.根据权利要求1或者2所述的多连片基板的制造方法,其特征在于,
上述导体图案形成在上述第一单片基板的表面。
7.根据权利要求1或者2所述的多连片基板的制造方法,其特征在于,
在使上述第一框架与上述第一单片基板接触的状态下使它们形成为一体。
8.根据权利要求1或者2所述的多连片基板的制造方法,其特征在于,
使用粘接材料将上述第一框架与上述第一单片基板粘接起来。
9.根据权利要求1或者2所述的多连片基板的制造方法,其特征在于,还包括以下步骤:
在将与上述第一框架相连接且沿第一方向排列的多个第二单片基板彼此连结的第一连结部上,形成夹持上述第一连结部的中心且沿与上述第一方向正交的第二方向横切上述第一连结部的一组第一导体图案;
在将与上述第二框架相连接且沿上述第一方向排列的多个第一单片基板彼此连结的第二连结部的中心,形成上述第一方向的宽度与上述第一导体图案之间的间隔相等的、沿上述第二方向横切上述第二连结部的第二导体图案;
沿上述第一导体图案的边缘照射激光来切离彼此连结的上述第二单片基板;以及
沿上述第二导体图案的边缘照射激光来切离彼此连结的上述第一单片基板。
10.一种多连片基板的制造方法,包括以下步骤:
准备第二单片基板,在该第二单片基板上形成有用于连接第一单片基板的连接部;
在将上述第一单片基板彼此连结的第一连结部上形成轮廓与上述连接部的外边缘一致的第一导体图案;
对上述第一导体图案与上述第一连结部之间的边界照射激光,来切离上述第一单片基板;以及
使通过切离上述第一单片基板而形成于上述第一单片基板的嵌合部与上述第二单片基板的连接部嵌合。
11.根据权利要求10所述的多连片基板的制造方法,其特征在于,还包括以下步骤:
在将上述第二单片基板彼此连结的第二连结部上,形成轮廓与上述第一导体图案的外边缘一致的第二导体图案;以及
对上述第二导体图案与上述第二连结部之间的边界照射激光来切离上述第二单片基板。
12.一种多连片基板,具有:
形成有连接部的第一框架;以及
从上述第一框架以外的第二框架切离出的第一单片基板,
其中,上述第一单片基板在与形成于上述第一框架的上述连接部进行嵌合的嵌合部的外边缘上,形成有轮廓与形成于上述第一框架的上述连接部的外边缘一致的导体图案。
13.根据权利要求12所述的多连片基板,其特征在于,
上述导体图案包括轮廓与上述第一框架的上述连接部的外边缘一致的多个局部图案。
14.根据权利要求12或者13所述的多连片基板,其特征在于,
在上述第一框架上,在通过切离上述第一单片基板以外的第二单片基板而形成的连接部的外边缘上,形成有轮廓与上述第一单片基板的嵌合部的外边缘一致的导体图案。
15.根据权利要求12或者13所述的多连片基板,其特征在于,
在上述第一单片基板上形成有第一突出部,
在与上述第一单片基板不同的上述第二单片基板上形成有与上述第一突出部相抵接的第二突出部,
在上述第一突出部与上述第二突出部上分别形成有沿上述第一突出部与上述第二突出部之间的边界的导体图案。
16.根据权利要求12或者13所述的多连片基板,其特征在于,
在上述第一单片基板上形成有与上述导体图案不同的包含用于连接电子部件的焊盘的导体图案。
17.根据权利要求12或者13所述的多连片基板,其特征在于,
形成于上述第一单片基板的上述导体图案形成在上述第一单片基板的表面。
18.根据权利要求12或者13所述的多连片基板,其特征在于,
形成于上述第一单片基板的嵌合部向该第一单片基板的侧方突出。
19.根据权利要求12或者13所述的多连片基板,其特征在于,
上述导体图案遮蔽激光。
20.根据权利要求12或者13所述的多连片基板,其特征在于,
上述第一框架与上述第一单片基板在接触的状态下形成为一体。
21.根据权利要求12或者13所述的多连片基板,其特征在于,
上述第一框架与上述第一单片基板通过粘接材料粘接。
22.一种多连片基板,具有:
第二单片基板,其形成有用于连接第一单片基板的连接部;以及
第一单片基板,该第一单片基板的嵌合部与上述连接部嵌合,
其中,对于通过第一连结部彼此连结的第一单片基板,沿形成于上述第一连结部且轮廓与上述连接部的外边缘一致的第一导体图案的边界进行切离,由此形成上述嵌合部。
23.根据权利要求22所述的多连片基板,其特征在于,
对于通过第二连结部彼此连结的第二单片基板,沿形成于上述第二连结部且轮廓与上述第一导体图案的外边缘一致的第二导体图案的边界进行切离,由此形成上述连接部。
CN2012103781437A 2011-09-30 2012-10-08 多连片基板的制造方法以及多连片基板 Pending CN103037618A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-218739 2011-09-30
JP2011218739A JP5399456B2 (ja) 2011-09-30 2011-09-30 多ピース基板の製造方法及び多ピース基板

Publications (1)

Publication Number Publication Date
CN103037618A true CN103037618A (zh) 2013-04-10

Family

ID=47991551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103781437A Pending CN103037618A (zh) 2011-09-30 2012-10-08 多连片基板的制造方法以及多连片基板

Country Status (5)

Country Link
US (1) US9215811B2 (zh)
JP (1) JP5399456B2 (zh)
KR (1) KR101412426B1 (zh)
CN (1) CN103037618A (zh)
TW (1) TW201315306A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517552A (zh) * 2013-09-22 2014-01-15 深圳市精益盛电子有限公司 连片式印制线路板及切割移植工艺方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108715265A (zh) * 2018-05-09 2018-10-30 惠州市华星光电技术有限公司 一种包装箱
US11189610B2 (en) * 2018-06-27 2021-11-30 Advanced Semiconductor Engineering, Inc. Substrate structure and manufacturing process
CN117178237A (zh) * 2021-04-22 2023-12-05 Dmg森精机株式会社 零件的机械加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290081A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
CN101843180A (zh) * 2008-10-27 2010-09-22 揖斐电株式会社 多连片基板及其制造方法
WO2011052493A1 (ja) * 2009-10-26 2011-05-05 イビデン株式会社 多ピース基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512293B1 (en) * 2001-06-05 2003-01-28 Lsi Logic Corporation Mechanically interlocking ball grid array packages and method of making
US8966749B2 (en) 2008-10-28 2015-03-03 Samsung Sdi Co., Ltd. Manufacturing method for protection circuit module of secondary battery
AT12323U1 (de) * 2009-03-09 2012-03-15 Austria Tech & System Tech Verfahren und system zum verbinden einer mehrzahl von leiterplatten mit wenigstens einem rahmen- bzw. trägerelement sowie leiterplatte und rahmen- bzw. trägerelement
JP2011023657A (ja) 2009-07-17 2011-02-03 Sharp Corp 多ピース配線板収容キット、多ピース配線板収容キットの再生方法、および多ピース配線板収容キットの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290081A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
CN101843180A (zh) * 2008-10-27 2010-09-22 揖斐电株式会社 多连片基板及其制造方法
WO2011052493A1 (ja) * 2009-10-26 2011-05-05 イビデン株式会社 多ピース基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517552A (zh) * 2013-09-22 2014-01-15 深圳市精益盛电子有限公司 连片式印制线路板及切割移植工艺方法
CN103517552B (zh) * 2013-09-22 2016-08-10 深圳市精益盛电子有限公司 连片式印制线路板及切割移植工艺方法

Also Published As

Publication number Publication date
US9215811B2 (en) 2015-12-15
US20130081857A1 (en) 2013-04-04
KR101412426B1 (ko) 2014-06-25
KR20130035932A (ko) 2013-04-09
JP5399456B2 (ja) 2014-01-29
TW201315306A (zh) 2013-04-01
JP2013080754A (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
KR101263024B1 (ko) 인쇄 배선 기판의 조립 부착 패널, 인쇄 배선 기판의실장용 단위 시트, 강성-가요성 기판 및 이러한 제조 방법
US8482117B2 (en) Semiconductor device with electronic component incorporation substrate
CN102265717B (zh) 刚挠性电路板及其制造方法
TWI507099B (zh) 剛撓結合板及其製作方法、電路板模組
CN103037618A (zh) 多连片基板的制造方法以及多连片基板
US9179553B2 (en) Method of manufacturing multilayer wiring board
US9699909B2 (en) Wiring board with built-in electronic component
CN111031685B (zh) 一种高频天线pcb板的制造方法
EP1971194A2 (en) Wiring substrate and manufacturing method thereof
KR20130047628A (ko) 배선판 및 배선판의 제조 방법
US9370101B2 (en) Method for plug-in board replacement and method for manufacturing multi-piece board
KR101961529B1 (ko) 유전체 필름 없는 전자 모듈 및 그 제조 방법
US8586876B2 (en) Laminated circuit board and board producing method
US20140131074A1 (en) Wiring substrate and method for manufacturing wiring substrate
KR101781989B1 (ko) 글라스 회로 기판 및 이의 제조 방법
KR20140091978A (ko) 경연성 인쇄회로기판의 제조 방법
KR20120097327A (ko) 다층 배선기판
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013168520A (ja) 電子装置
JP5163656B2 (ja) 部品実装用基板の製造方法及び部品実装用基板
JP5216951B2 (ja) 部品実装用基板の製造方法及び部品実装用基板
KR101940715B1 (ko) 인쇄회로기판 제조용 베이스 기판 및 그를 이용한 인쇄회로기판 제조 방법
KR20130024122A (ko) 다층 인쇄회로기판의 제조방법
CN104427791A (zh) 线路板与其制作方法
TWM478319U (zh) 電路板移植結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410