CN103023446A - 运算放大器电路结构 - Google Patents

运算放大器电路结构 Download PDF

Info

Publication number
CN103023446A
CN103023446A CN2012101047858A CN201210104785A CN103023446A CN 103023446 A CN103023446 A CN 103023446A CN 2012101047858 A CN2012101047858 A CN 2012101047858A CN 201210104785 A CN201210104785 A CN 201210104785A CN 103023446 A CN103023446 A CN 103023446A
Authority
CN
China
Prior art keywords
current mirror
electrically connected
amplifier circuit
input part
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101047858A
Other languages
English (en)
Inventor
林柏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Solutions Technology Inc
Original Assignee
Integrated Solutions Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Solutions Technology Inc filed Critical Integrated Solutions Technology Inc
Publication of CN103023446A publication Critical patent/CN103023446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45651—Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器电路结构，包括具有第一电流镜比的第一电流镜；与第一电流镜电性连接并具有第二电流镜比的第二电流镜；与第一电流镜及第二电流镜电性连接的输入部，可为轨对轨电路；同时电性连接在输入部与第一电流镜之间以及输入部与第二电流镜之间，并相对应地具有第一输出阻抗及第二输出阻抗的输出部，可为高通过率的缓冲电路；以及电性连接输入部及输入部的电源；其中，第一电流镜比等于第二电流镜比，第一输出阻抗等于第二输出阻抗，以避免产生偏置电压。

Description

运算放大器电路结构
技术领域
本发明与运算放大器有关，特别是关于一种利用电流镜(current mirror)的镜比(mirror ratio)并控制负载大小，以调整增益(gain)并避免偏置电压(offsetvoltage)的运算放大器电路结构。
背景技术
运算放大器是各种电子装置中一个重要的电路组成元件，其广泛地应用于家电、工业及科学仪器等领域。电路设计者常可使用运算放大器来实现许多不同的运作功能，如缓冲器、滤波器、类比至数字转换器等。
理想的运算放大器具备下列特性：输入阻抗无限大、输出阻抗等于零、开回路增益无限大、共模互斥比(Common Mode Rejection Ratio)无限大、频宽无限大。然而，由于半导体工艺及集成电路技术的限制，实际运算放大器存在某些非理想特性。因此，现有技术以一偏置电压(Offset Voltage)代表运算放大器的非理想性。为了补偿运算放大器的非理想性，业界已提出许多偏置电压消除方法及其相关装置。
举例来说，现有可消除偏置电压的放大器装置包含一单位增益运算放大器、一偏置电压消除装置及一等效电压源；单位增益运算放大器的增益为1，即输出电压等于输入电压，其包含一输入级电路及一输出级电路；等效电压源用来表示单位增益运算放大器的非理想性(不存在于实际电路上)，其所产生的电压表示单位增益运算放大器的偏置电压，而偏置电压消除装置则用来补偿偏置电压，其包含有至少三开关及一电容。
其中，偏置电压消除装置利用单位增益运算放大器的虚拟短路(VirtualShort)特性，消除偏置电压(offset voltage)的影响，其运作方式如下。
首先，当放大器装置操作于一偏置电压储存模式时，其中二开关导通，而另一开关关闭，则单位增益运算放大器的正输入端与输出端间的电压差(即偏置电压)会对电容充电；接着，当放大器装置操作于一偏置电压消除模式时，原关闭的开关导通，而原导通的二开关关闭，则电容两端所储存的电压差，其大小及极性可抵消偏置电压的影响，使得(输入电压为0时)正输入端与输出端间的电压差为0，因而消除偏置电压。
当放大器装置的输出电压随着输入电压而改变时，偏置电压消除装置通过切换三开关的导通与关闭，可补偿偏置电压的影响。
然而，当单位增益运算放大器的输出端耦接于一电容，输出电压随输入电压改变的时间会受单位增益运算放大器的扭转率(Slew Rate)影响，亦即输出电压无法与输入电压同步改变，使得输出电压与输入电压的差距在某一段时间之内不等于0；在此情形下，储存于电容的电压值会因输出电压的偏移而改变，即不等于偏置电压的值；如此一来，当放大器装置操作于偏置电压消除模式时，由于电容的电压值不等于偏置电压的值，使得偏置电压无法完全被消除，因而影响放大器装置的性能及其使用范围，且其结构亦无法针对增益值作调整。
发明内容
本发明目的在于提供一种运算放大器电路结构，能同时地满足较小偏置电压(offset voltage)与较高增益(Gain)。
为达上述目的，本发明提供一种运算放大器电路结构，包含：一第一电流镜，具有一第一电流镜比；一第二电流镜，与该第一电流镜电性连接，该第二电流镜具有一第二电流镜比；一输入部，与该第一电流镜及该第二电流镜电性连接；一输出部，同时电性连接在该输入部与该第一电流镜之间以及该输入部与该第二电流镜之间，并相对应地具有一第一输出阻抗及一第二输出阻抗；以及一电流源，电性连接该输入部；其中，该第一电流镜比等于该第二电流镜比，该第一输出阻抗等于该第二输出阻抗，以避免产生一偏置电压。
该运算放大器电路结构的一增益值的调整，通过调整该第一电流镜比或该第二电流镜比来完成。
另，该运算放大器电路结构，还包括一第三电流镜及一第四电流镜，该第三电流镜具有一第三电流镜比且电性连接该第一电流镜相对该输入部的一侧，该第四电流镜具有一第四电流镜比且电性连接该第二电流镜相对该输入部的一侧，该第三电流镜比等于该第四电流镜比，且等于该第一电流镜比及该第二电流镜比，而该第三电流镜与该第一电流镜之间电性连接一第一可变阻抗，该第四电流镜与该第二电流镜之间电性连接一第二可变阻抗，通过调整该第一可变阻抗及该第二可变阻抗，以避免产生该偏置电压。
其中，该输入部为一轨对轨(rail to rail)放大器电路，该输出部为具有高通过率的一缓冲电路。
附图说明
图1是表示本发明运算放大器电路结构一第一实施例的电路图；
图2是表示本发明运算放大器电路结构一第二实施例的电路图；
图3是表示本发明运算放大器电路结构该第二实施例中Vds-Id的曲线图；
图4是表示本发明运算放大器电路结构一第三实施例的电路图；
图5是表示本发明运算放大器电路结构一第四实施例的电路图。
其中，附图标记说明如下：
1运算放大器电路结构；
2第一电流镜；
3第二电流镜；
4输入部；
5输出部；
6电流源；
7第三电流镜；
8第四电流镜；
Id电流；
Io电流；
IX电流；
IY电流；
Output_A输出点；
Output_B输出点；
Tr1～Tr44晶体管；
R1第一可变阻抗；
R2第二可变阻抗；
R3～R6可变阻抗；
R7～R9阻抗；
Vds漏极电压；
VIN+正极输入端；
VIN-负极输入端；
ΔI电流。
具体实施方式
虽然本发明使用了几个较佳实施例进行解释，但是下列图式及具体实施方式仅仅是本发明的较佳实施例；应说明的是，下面所揭示的具体实施方式仅仅是本发明的例子，并不表示本发明限于下列图式及具体实施方式。
请参考图1，表示本发明运算放大器电路结构一第一实施例的电路图。
本实施例的运算放大器电路结构1包括一第一电流镜2、一第二电流镜3、一输入部4、一输出部5及一电流源6；其中，输入部4为晶体管对Tr1、Tr2所构成，而第一电流镜2具有一第一电流镜比α且为晶体管对Tr3、Tr4所构成，第二电流镜具有一第二电流镜比β且为晶体管对Tr5、Tr6所构成，电源6为一电流源。
其连接关系如下所述。晶体管Tr3、Tr5的源极电性连接晶体管Tr1的漏极，晶体管Tr3、Tr4的栅极相互电性连接，晶体管Tr5、Tr6的栅极相互电性连接，晶体管Tr4、Tr6的源极电性连接晶体管Tr2的漏极，而晶体管Tr1、Tr2的源极电性连接电源6，晶体管Tr1的栅极为正极输入端VIN+，晶体管Tr2的栅极为负极输入端VIN-。
图1中，若以取得输入配对晶体管(input pair transistor)Tr1，Tr2平衡后的状态的漏极电流为Io，且以其各栅极输入电压VIN+与VIN-的电压不同时的电流分别为Io+ΔI、Io-ΔI，以第一电流镜2(晶体管Tr3：Tr4)及第二电流镜3(晶体管Tr5：Tr6)的电流镜比分别为α，β时，则图1中IX、IY的关系即成为：
Io+ΔI＝IX+β*IY(1)
Io-ΔI＝IY+α*IX(2)
此处，若从式(1)与(2)针对IX，IY加以整理后，则：
IX＝(Io(1-β)+ΔI(1+β))/(1-αβ)；
IY＝(Io(1-α)+ΔI(1+α))/(1-αβ)；
又，输出点Output_A的第一输出阻抗Ra若使用Io＞＞ΔI而予以简化时，则：
Ra＝√(L/(2μCW))/√(IX)
＝A/√(Io(1-β)/(1-αβ))；
此处，令A＝√(L/(2μCW))；式中L、W表示晶体管尺寸，μ表示电荷移动度，C则表示氧化膜电容量。
同样地，输出点Output_B的第二输出阻抗Rb若使用Io＞＞ΔI而予以简化时，则：Rb＝A/√(Io(1-α)/(1-αβ))。
又，输出点Output_A与Output_B的AC输出电压Va及Vb分别从Ra*(ACof IX)与Rb*(AC of IY)，而成为
Va＝Ra*(δIX/δΔI)*ΔI
＝A*√(((1+β)^2)/((1-αβ)(Io*(1-β))))*ΔI(3)
Vb＝Rb*(δIY/δΔI)*ΔI
＝A*√(((1-α)^2)/((1-αβ)(Io*(1-α))))*ΔI(4)
此处，此运算放大器电路结构1的增益值(Gain)可表示成如以下。
Gain＝(Va+Vb)/Vi，且Vi＝2*(A/√(Io))*ΔI；
又，从式(3)与式(4)可得下列式子：
Gain＝1/(2√(1-αβ))*((1+β)/√(1-β)+(1+α)/√(1-α))；
此处，若α＝β＝K，则成为
Gain＝1/(√(1-K^2))*((1+K)/√(1-K))
＝(√(1+K))/(1-K)，
即能以简单式子来表示增益值(Gain)。
例1：
在K＝0.75的情况下，亦即，电流镜比为4∶3时，
Gain＝(√(1+0.75))/(1-0.75)
＝(√(1.75))/0.25
＝5.29，
Gain是5.29倍。
例2：
在K＝0.9的情况下，亦即，电流镜比为10∶9时，
Gain＝(√(1+0.9)/(1-0.9)
＝(√(1.9)/0.1
＝13.78，
Gain是13.78倍。
此运算放大器电路结构1构成为此次发明的基本构成，如前述例1、例2般可通过电流镜的比率来调整增益值(Gain)。又，通过将电流镜比设为α＝β＝K使左右相同，由于输入晶体管对(input transistor pair)(Tr1与Tr2)的漏极侧负载便会相同，因此电路构成上偏置电压(offset voltage)便不会产生。
请参考图2，表示本发明运算放大器电路结构一第二实施例的电路图。
本实施例的运算放大器电路结构1与第一实施例的结构大致相同，其差异在于还包括一第三电流镜7及一第四电流镜8；其中，第三电流镜7具有一第三电流镜比(K)且电性连接第一电流镜2相对输入部4的一侧，第四电流镜8具有一第四电流镜比(K)且电性连接第二电流镜3相对输入部4的一侧，第三电流镜比等于第四电流镜比，且同时等于第一电流镜比及第二电流镜比，而第三电流镜7与第一电流镜2之间电性连接一第一可变阻抗R1，第四电流镜8与第二电流镜3之间电性连接一第二可变阻抗R2，通过调整第一可变阻抗R1及第二可变阻抗R2，以避免产生偏置电压。
而第三电流镜7由晶体管Tr7、Tr8所构成，第四电流镜8由晶体管Tr9、TR10所构成，其连接关系为晶体管Tr7、TR8的栅极相互电性连接，且同时电性连接第一可变阻抗R1远离输入部4的一侧，晶体管TR9、TR10的栅极相互电性连接且同时电性连接第二可变阻抗R2邻近输入部4的一侧，晶体管Tr7、Tr8、Tr9、Tr10的源极分别电性连接晶体管Tr3、Tr4、Tr5、Tr6的漏极，晶体管Tr3、Tr4的栅极电性连接第一可变阻抗R1邻近输入部4的一侧，晶体管Tr5、Tr6电性连接第二可变阻抗R2远离输入部4的一侧。
图2中，通过加入晶体管Tr7～Tr10、第一可变阻抗R1、第二可变阻抗R2，即可将电流镜设置成串联连接(cascade connection)。藉此，便成为电源电压即使变动电流镜的电流比亦不会变动的构成。
在图2的电路，电路构成上的偏置电压(offset voltage)虽会被抵消，不过却有因IC(Integrated Circuit，集成电路)工艺上的变动所产生的偏置电压(offsetvoltage)。例如，即使已将图中的晶体管Tr1与晶体管Tr2在电路图上设计成完全相同的特性，亦会因IC制造过程中的误差而导致在晶体管Tr1与晶体管Tr2的特性产生差异。
为了修正此偏置电压(offset voltage)，本发明中以可通过调整第一可变阻抗R1或第二可变阻抗R2来达成。
例如，在晶体管Tr1较晶体管Tr2往临界电压(Vth)较低的方向产生偏置电压(offset voltage)的情况下，往使第一可变阻抗R1增大的方向调整。藉此，晶体管Tr1的漏极电压(Vds)即变小，而可抵消偏置电压(offset voltage)；反之，在晶体管Tr1较晶体管Tr2往临界电压(Vth)较高的方向产生偏置电压(offsetvoltage)的情况下，则往使第二可变阻抗R2增大的方向调整。
请参考图3，表示本发明运算放大器电路结构该第二实施例中Vds-Id的曲线图。
若使用本发明的运算放大器电路结构1以抵消偏置电压(offset voltage)，则无需在输入晶体管Tr1、Tr2的源极间插入电阻，即可确保较大的增益。又，如图3所示，由于并非利用栅极电压(Vgs)而利用漏极电压(Vds)来作偏置调整，因此通过选择适当的阻抗值，电流源电流即使产生变化，动作点电流Id在晶体管Tr1与晶体管Tr2之间亦大致相同。亦即，电流源电流即使变动，亦可减少其影响。
请参考图4，表示本发明运算放大器电路结构一第三实施例的电路图。
又，如图4所示，可将输入部4变更成设置为PMOS与NMOS的互补构成的Rail to Rail(轨对轨)放大器电路，其加入晶体管Tr11～Tr30以及可变阻抗R3～R6所构成，详细连接方式如图4所示，故不再赘述。
在此时的输入部4亦通过将偏置抵消用可变阻抗R3～R6置入串联电流镜(cascade current mirror)(晶体管Tr13/Tr14、晶体管Tr15/Tr16、晶体管Tr17/Tr18、晶体管Tr19/Tr20)的栅极之间，即可抵消更广范围的偏置电压。又，通过采用此种电路结构，即可确保更广的输入动态范围(input dynamic range)。
请参考图5，表示本发明运算放大器电路结构一第四实施例的电路图。
又，如图5所示，通过在输出部5追加缓冲电路即可实现Rail to Rail(轨对轨)输出，其中，缓冲电路(输出部5)由晶体管Tr31～Tr44及阻抗R7～R9所构成，其连接关系如图5所示，故不再赘述。
又，通过增大电流源的电流，即可确保较高的输出通过速率(output throughrate)。
综上所述，本发明的运算放大器电路结构1通过通过电流镜2、3、7、8的电流镜比(mirror ratio)，并调整其间的阻抗R1、R2，而达到同时满足较小偏置电压(offset voltage)及较高增益值(Gain)。
虽然本发明以相关的较佳实施例进行解释，但是这并不构成对本发明权利要求的限制。应说明的是，本领域的技术人员根据本发明的思想能够构造出很多其他类似实施例，这些均在本发明的权利要求保护范围之中。

Claims (5)

1.一种运算放大器电路结构，其特征在于，包含：
一第一电流镜，具有一第一电流镜比；
一第二电流镜，与该第一电流镜电性连接，该第二电流镜具有一第二电流镜比；
一输入部，与该第一电流镜及该第二电流镜电性连接；
一输出部，同时电性连接在该输入部与该第一电流镜之间以及该输入部与该第二电流镜之间，并相对应地具有一第一输出阻抗及一第二输出阻抗；以及
一电流源，电性连接该输入部；
其中，该第一电流镜比等于该第二电流镜比，该第一输出阻抗等于该第二输出阻抗，以避免产生一偏置电压。
2.如权利要求1所述的运算放大器电路结构，其特征在于，该运算放大器电路结构的一增益值的调整，通过调整该第一电流镜比或该第二电流镜比来完成。
3.如权利要求1所述的运算放大器电路结构，其特征在于，还包括一第三电流镜及一第四电流镜，该第三电流镜具有一第三电流镜比且电性连接该第一电流镜相对该输入部的一侧，该第四电流镜具有一第四电流镜比且电性连接该第二电流镜相对该输入部的一侧，该第三电流镜比等于该第四电流镜比，且等于该第一电流镜比及该第二电流镜比，而该第三电流镜与该第一电流镜之间电性连接一第一可变阻抗，该第四电流镜与该第二电流镜之间电性连接一第二可变阻抗，通过调整该第一可变阻抗及该第二可变阻抗，以避免产生该偏置电压。
4.如权利要求3所述的运算放大器电路结构，其特征在于，其中，该输入部为一轨对轨放大器电路。
5.如权利要求3所述的运算放大器电路结构，其特征在于，其中，该输出部为具有高通过率的一缓冲电路。
CN2012101047858A 2011-09-27 2012-04-06 运算放大器电路结构 Pending CN103023446A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100134716 2011-09-27
TW100134716A TW201315141A (zh) 2011-09-27 2011-09-27 運算放大器電路結構

Publications (1)

Publication Number Publication Date
CN103023446A true CN103023446A (zh) 2013-04-03

Family

ID=47910639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101047858A Pending CN103023446A (zh) 2011-09-27 2012-04-06 运算放大器电路结构

Country Status (3)

Country Link
US (1) US8698561B2 (zh)
CN (1) CN103023446A (zh)
TW (1) TW201315141A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347027A (zh) * 2013-08-02 2015-02-11 联合聚晶股份有限公司 有机发光显示器的驱动电路以及偏移电压调整单元

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014003232B4 (de) * 2014-03-05 2015-11-05 Drazenko Sukalo Hocheffiziente ultra-lineare A-Klasse-Ausgangsstufe
US9778067B2 (en) * 2015-04-02 2017-10-03 Infineon Technologies Ag Sensing a physical quantity in relation to a sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777026A (zh) * 2004-11-17 2006-05-24 恩益禧电子股份有限公司 具有对称电路布局的电压比较器电路
US7868695B2 (en) * 2005-10-24 2011-01-11 Ricoh Co., Ltd. Differential amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777026A (zh) * 2004-11-17 2006-05-24 恩益禧电子股份有限公司 具有对称电路布局的电压比较器电路
US7868695B2 (en) * 2005-10-24 2011-01-11 Ricoh Co., Ltd. Differential amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAULJ.HURS ET.AL: "Miller Compensation Using Current Buffers in Fully Differential CMOS Two-Stage Operational Amplifiers", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I:REGULAR PAPERS》, vol. 51, no. 2, 29 February 2004 (2004-02-29), XP011107683, DOI: doi:10.1109/TCSI.2003.820254 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347027A (zh) * 2013-08-02 2015-02-11 联合聚晶股份有限公司 有机发光显示器的驱动电路以及偏移电压调整单元

Also Published As

Publication number Publication date
US20130076440A1 (en) 2013-03-28
US8698561B2 (en) 2014-04-15
TW201315141A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
US8212545B2 (en) Reference voltage circuit and electronic device
JP5431992B2 (ja) トランスミッションゲート及び半導体装置
US5210506A (en) Large swing output buffer amplifier
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
GB2539457A (en) Voltage regulators
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
US9246459B2 (en) Variable gain amplifier
CN103023446A (zh) 运算放大器电路结构
US8638126B2 (en) Rail-to-rail comparator
Ho et al. A two-stage large-capacitive-load amplifier with multiple cross-coupled small-gain stages
Bahubalindruni et al. High-gain amplifier with n-type transistors
US20080297254A1 (en) Class ab amplifier
Alsibai Floating-gate operational transconductance amplifier
US9755588B2 (en) Signal output circuit
US7830207B2 (en) Amplifier circuit
US20190199337A1 (en) Comparator
CN107395146B (zh) 一种恒定跨导放大器电路
CN114884491A (zh) 一种比较器电路、芯片和电子设备
CN109787613B (zh) 一种输出级的驱动电路和电子设备
TWM383162U (en) Analog multiplier
JP7479753B2 (ja) 差動増幅器
CN101483410B (zh) 信号放大装置
TWI657249B (zh) 電流感測電路
Lee et al. A 0.6-V subthreshold-leakage suppressed fully differential CMOS switched-capacitor amplifier
TWI433450B (zh) 轉換率增強電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403