CN103023302A - 功率因数校正电路 - Google Patents

功率因数校正电路 Download PDF

Info

Publication number
CN103023302A
CN103023302A CN2012105924755A CN201210592475A CN103023302A CN 103023302 A CN103023302 A CN 103023302A CN 2012105924755 A CN2012105924755 A CN 2012105924755A CN 201210592475 A CN201210592475 A CN 201210592475A CN 103023302 A CN103023302 A CN 103023302A
Authority
CN
China
Prior art keywords
nmos pipe
grid
pipe
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105924755A
Other languages
English (en)
Other versions
CN103023302B (zh
Inventor
高静
付园园
徐江涛
姚素英
史再峰
聂凯明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201210592475.5A priority Critical patent/CN103023302B/zh
Publication of CN103023302A publication Critical patent/CN103023302A/zh
Application granted granted Critical
Publication of CN103023302B publication Critical patent/CN103023302B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及集成电路设计领域。为提供一种结构简单，低成本的功率因数校正电路，为达到上述目的，本发明采取的技术方案是，功率因数校正电路，包括跨接在桥式整流输出端串接的电感、二极管，及在电感、二极管间连接的栅极受DRV信号控制的开关管，DRV为开关管栅极控制信号，与电感抽头相反耦合的电感抽头端ZCD winding连接有正、负电压箝位电路，并分别连接到两个比较放大器的同相、反相输入端，两个比较放大器的输出端out1、out2控制DRV信号的高低转换。本发明主要应用于功率因数校正。

Description

功率因数校正电路
技术领域
本发明涉及集成电路设计领域，尤其涉及一种PFC芯片的功率因数校正电路。
背景技术
为改善电网质量，提高电网利用率，减小谐波干扰，功率因数校正技术成为电源管理IC研究的关键。
临界连续模式适用于中等功率场合，功率开关管在电感电流为零时导通，电源对电感充电；当电感电流到达峰值时控制开关管断开，电感给负载和电容充电。因此，零电流检测电路对于中等功率场合的功率因数校正芯片至关重要。
对于纯阻性负载，零电流等效于零电压，可以通过检测电压来判断电流是否过零。然而PFC电路中负载多为电感、电容等非线性元件，电流与电压存在相位差。传统方法直接采样电流，结构复杂，成本高。因此通过电压实现零电流检测具有重要意义。
发明内容
本发明旨在克服现有技术的不足，提供一种结构简单，低成本的功率因数校正电路，为达到上述目的，本发明采取的技术方案是，功率因数校正电路，包括跨接在桥式整流输出端串接的电感、二极管，及在电感、二极管间连接的栅极受DRV信号控制的开关管，DRV为开关管栅极控制信号，与电感抽头相反耦合的电感抽头端ZCD winding连接有正、负电压箝位电路，并分别连接到两个比较放大器的同相、反相输入端，两个比较放大器的输出端out1、out2控制DRV信号的高低转换。
正电压箝位电路由PMOS管P、P1、P2、P3，NMOS管N、M1、M2、M3、M4、M5，电容C构成，MOS管P源极接电源，漏极、栅极短接，从而MOS管P给MOS管N漏端提供电压，MOS管N栅极接电流偏置端nbias，源极接地；MOS管P1源极接电源，漏极、栅极短接，MOS管P1从而给NMOS管M2漏端提供电压；PMOS管P2、NMOS管M1的连接关系和MOS管P1、NMOS管M2连接关系相同，且PMOS管P2、NMOS管M1构成PMOS管P1、NMOS管M2的镜像，NMOS管M2管的栅极接MOS管P的漏端，MOS管M1的栅极连接到所述比较放大器的同相端，NMOS管M1、M2的源极共同接到NMOS管M4的漏端，NMOS管M4、M5的栅极接电流偏置端nbias，NMOS管M4、M5管的源极接地；PMOS管P3源极接电源，栅极接PMOS管P2栅极，漏端接NMOS管M5的漏端、NMOS管M3的栅极，并通过电容C连接到所述比较放大器的反相端、NMOS管M3的漏端，NMOS管M3的源极接地。
本发明的技术特点及效果：
本发明的零电流检测电路通过互感线圈的感应电压，避免了传统零电流检测技术中电流采样复杂，成本高的问题。电感电流下降到零时，零电流检测端ZCD电压也下降到零，当检测到ZCD电压先上升到高阈值VZCDH，后又下降到低阈值VZCDL，逻辑信号控制开关管栅极控制信号DRV变为高电平，使开关管闭合，确保了零电流情况的真实发生，实现了零电流检测。
附图说明
图1典型PFC电路拓扑结构。
图2零电流检测电路框图。
图3负电压箝位电路。
图4正电压箝位结构。
图5零电流检测电压波形。
具体实施方式
图1为典型PFC电路拓扑结构，开始时开关管闭合，电感电流增大，互感电压ZCD winding为负；当开关管断开时，电感电流减小，互感电压为正。随着电感电流下降到零，ZCD电压也下降到零，当检测到该下降沿时，控制开关管闭合。
图2为过零检测电路框图，互感电压为负时通过负电压钳位电路negative clamp将ZCD电压箝位为VNEG；互感电压为正时通过正电压钳位电路positive clamp将其箝位为VPOS。
为了确保零电流情况的真实发生，当检测到ZCD电压先上升到VZCDH，后又下降到VZCDL，即比较器cmp_zcd1的输出out1从低电平变为高电平，比较器cmp_zcd2的输出out2从高电平变为低电平，从而逻辑信号out1、out2控制DRV信号变为高电平，使开关管闭合。
下面结合附图和具体实施方式进一步说明本发明。
图3为负电压箝位电路，当开关管闭合时，互感电压ZCD winding为负，而且值较大，因此ZCD引脚也为较大的负值。为了防止通过ZCD引脚从内部电路抽取很大的电流，设计负电压箝位电路将ZCD电压箝位在设计值，如0.7V，记为VNEG。
图4为正电压箝位电路，开关管断开时，互感电压ZCD winding正且该互感电压很大，不能直接接入内部低压电路，因此设计正电压箝位电路将ZCD电压箝位在设计值，如4.3V，记为VPOS。
通过正负电压箝位电路，图4中ZCD R2端电压始终大于250mV，因此图3中芯片待机信号shutdown为低电平，可以通过外部控制ZCD电压低于250mV，使shutdown信号为高电平，从而使芯片内部其它模块不工作，并且减小了电流损耗。
DRV＝1时，ZCD Winding为负(比较大的负电压)，ZCD R为ZCD Winding经过两个电阻得到的电压，也为负，正电压箝位电路断开，图3的负电压箝位电路导通。正常情况下，图3中shutdown信号为0(ZCD_R2电压大于250mV)。通过负电压箝位电路，A点电压经过T1、T2三极管，从而使ZCD被箝位在A点电压减去两倍VBE，其中VBE为三极管基极发射极电压，0.7V，得到VNEG为0.7V。
DRV＝0时，电感互感的电压ZCD Winding为正，则ZCD_R为正(值较大)，负电压箝位电路断开，图4中M1管导通，设置P管和N管的宽长比以及nbias电流偏置，使得B点电压为VPOS(4.3V)。开始时由于ZCD_R大于B点电压，第二级输出C为高电平，M3管导通，从而ZCD电压下降，ZCD_R电压也下降，当ZCD_R电压与B点电压一致时，即ZCD_R电压为VPOS时，差分对管维持平衡，ZCD_R电压最终被箝位为4.3V，从而得到ZCD正箝位电压为4.3V。
开始时开关管导通，电感电流增大；当电感电流达到峰值时，开关管断开，电感给负载和电容充电，电感电流下降。电感电流下降到零时，ZCD电压也随之下降到零，电压波形如图5所示。当检测到该下降沿时，控制开关管闭合。为了确保零电流情况的真实发生，当检测到ZCD电压先上升到高阈值VZCDH，后又下降到低阈值VZCDL，即比较器cmp_zcd1的输出out1从低电平变为高电平，比较器cmp_zcd2的输出out2从高电平变为低电平，从而逻辑信号out1、out2控制DRV信号变为高电平，使开关管闭合。

Claims (2)

1.一种功率因数校正电路，其特征是，包括跨接在桥式整流输出端串接的电感、二极管，及在电感、二极管间连接的栅极受DRV信号控制的开关管，DRV为开关管栅极控制信号，与电感抽头相反耦合的电感抽头端ZCD winding连接有正、负电压箝位电路，并分别连接到两个比较放大器的同相、反相输入端，两个比较放大器的输出端out1、out2控制DRV信号的高低转换。
2.如权利要求1所述的一种功率因数校正电路，其特征是，正电压箝位电路由PMOS管P、P1、P2、P3，NMOS管N、M1、M2、M3、M4、M5，电容C构成，MOS管P源极接电源，漏极、栅极短接，从而MOS管P给MOS管N漏端提供电压，MOS管N栅极接电流偏置端nbias，源极接地；MOS管P1源极接电源，漏极、栅极短接，MOS管P1从而给NMOS管M2漏端提供电压；PMOS管P2、NMOS管M1的连接关系和MOS管P1、NMOS管M2连接关系相同，且PMOS管P2、NMOS管M1构成PMOS管P1、NMOS管M2的镜像，NMOS管M2管的栅极接MOS管P的漏端，MOS管M1的栅极连接到所述比较放大器的同相端，NMOS管M1、M2的源极共同接到NMOS管M4的漏端，NMOS管M4、M5的栅极接电流偏置端nbias，NMOS管M4、M5管的源极接地；PMOS管P3源极接电源，栅极接PMOS管P2栅极，漏端接NMOS管M5的漏端、NMOS管M3的栅极，并通过电容C连接到所述比较放大器的反相端、NMOS管M3的漏端，NMOS管M3的源极接地。
CN201210592475.5A 2012-12-31 2012-12-31 功率因数校正电路 Expired - Fee Related CN103023302B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210592475.5A CN103023302B (zh) 2012-12-31 2012-12-31 功率因数校正电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210592475.5A CN103023302B (zh) 2012-12-31 2012-12-31 功率因数校正电路

Publications (2)

Publication Number Publication Date
CN103023302A true CN103023302A (zh) 2013-04-03
CN103023302B CN103023302B (zh) 2014-06-25

Family

ID=47971525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210592475.5A Expired - Fee Related CN103023302B (zh) 2012-12-31 2012-12-31 功率因数校正电路

Country Status (1)

Country Link
CN (1) CN103023302B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749426A (zh) * 2013-12-26 2015-07-01 欧普照明股份有限公司 过零检测电路及功率因数校正电路
WO2015096732A1 (zh) * 2013-12-26 2015-07-02 欧普照明股份有限公司 过零检测电路及功率因数校正电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753290A (zh) * 2004-09-21 2006-03-29 快捷韩国半导体有限公司 功率因子校正电路
US20110095733A1 (en) * 2009-10-26 2011-04-28 Park Young-Bae Power factor correction circuit and driving method thereof
US20110221402A1 (en) * 2010-03-12 2011-09-15 Park Young-Bae Power factor correction circuit and driving method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753290A (zh) * 2004-09-21 2006-03-29 快捷韩国半导体有限公司 功率因子校正电路
US20110095733A1 (en) * 2009-10-26 2011-04-28 Park Young-Bae Power factor correction circuit and driving method thereof
US20110221402A1 (en) * 2010-03-12 2011-09-15 Park Young-Bae Power factor correction circuit and driving method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749426A (zh) * 2013-12-26 2015-07-01 欧普照明股份有限公司 过零检测电路及功率因数校正电路
WO2015096732A1 (zh) * 2013-12-26 2015-07-02 欧普照明股份有限公司 过零检测电路及功率因数校正电路
CN104749426B (zh) * 2013-12-26 2019-04-23 欧普照明股份有限公司 过零检测电路及功率因数校正电路

Also Published As

Publication number Publication date
CN103023302B (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN108736729A (zh) 主动箝位的返驰式电源转换电路及其中的转换控制电路
CN103675426B (zh) 电感电流过零检测方法及电路以及带该电路的开关电源
CN103809007A (zh) 无桥pfc电路电感电流采样装置及方法
CN106685236B (zh) 原边电流可控的无辅助绕组隔离式开关电源的电路结构
CN104009633B (zh) 一种电流连续型高增益dc-dc变换器电路
CN105281578B (zh) 同步整流控制装置及开关电源
CN104410279A (zh) 一种电力系统故障检测装置用驱动电源
CN204408184U (zh) 一种Boost型DC-DC转换器同步功率管限流电路
CN109004838A (zh) 高耐压反激变换器
CN101488719B (zh) 适用于倍压整流的同步整流驱动电路
CN109004837A (zh) 高耐压反激变换器
CN203747392U (zh) 电子设备及其电源适配器
CN104917411A (zh) 一种单级高pfc的ac-dc控制芯片及开关电源电路
CN104065273B (zh) 一种用于恒流led驱动的线电压补偿电路
CN208424215U (zh) 高耐压反激变换器
CN208424214U (zh) 高耐压反激变换器
CN103023302B (zh) 功率因数校正电路
CN104539145A (zh) 一种Boost型DC-DC转换器同步功率管限流电路
CN100561816C (zh) 突波电流抑制电路及使用其的电源供应装置
CN105207457B (zh) 同步整流电路及具有其的llc谐振变换器
CN109149944A (zh) 一种适用于反激变换器的片上集成有源负压钳位电路
CN104749426B (zh) 过零检测电路及功率因数校正电路
CN101213460B (zh) 峰值电流或零电流比较器
CN107834862B (zh) 不对称半桥正激电路的控制电路、控制方法及控制装置
CN217931786U (zh) 一种相位补偿采样电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140625

Termination date: 20211231

CF01 Termination of patent right due to non-payment of annual fee