CN103021800B - 受控横向刻蚀方法 - Google Patents
受控横向刻蚀方法 Download PDFInfo
- Publication number
- CN103021800B CN103021800B CN201110281364.8A CN201110281364A CN103021800B CN 103021800 B CN103021800 B CN 103021800B CN 201110281364 A CN201110281364 A CN 201110281364A CN 103021800 B CN103021800 B CN 103021800B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- fin
- etching method
- lateral etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 144
- 239000010410 layer Substances 0.000 claims description 232
- 239000004065 semiconductor Substances 0.000 claims description 83
- 239000000203 mixture Substances 0.000 claims description 32
- 239000002346 layers by function Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 31
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 formed Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000010909 process residue Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Abstract
本申请公开了一种受控横向刻蚀方法，包括：在包括突出结构的第一材料层上形成第二材料层；在所述第二材料层与所述突出结构的竖直表面相对的外侧，形成侧墙；在所述第二材料层以及所述侧墙的表面上形成第三材料层；在所述第三材料层上覆盖沿第一材料层的横向表面方向延伸的掩膜层；对所述突出结构侧面上的层进行横向刻蚀。
Description
技术领域
本发明涉及半导体器件领域，更具体地，涉及一种受控横向刻蚀方法。
背景技术
在半导体工艺中，经常存在需要对材料层进行横向刻蚀而不进行竖直方向刻蚀的情况。在此，所谓“横向”是指平行于衬底表面的方向，所谓“竖直方向”是指垂直于衬底表面的方向。例如，图1示出了这样一种示例。如图1所示，在衬底100上形成有突出于衬底表面的结构101，该突出结构101可以与衬底100是一体的(如图1中所示)，或者也可以是衬底100上另外形成的材料层(图中未示出)。这种衬底上形成有突出结构的配置在半导体领域是非常常见的，例如鳍式场效应晶体管(FinFET)，其中在衬底上形成突出的鳍片。经常，需要在衬底100上在突出结构101两侧形成材料层102，例如在FinFET的情况下，需要在鳍片两侧形成隔离层。
一般来说，为了在突出结构101两侧形成材料层102，首先在衬底100(包括突出结构101)上淀积一层材料层102的构成材料，然后对该淀积层进行构图来得到材料层102。在此，如果可以对淀积层有效地进行横向刻蚀以去除位于突出结构101侧壁上的材料，而在竖直方向没有刻蚀或者刻蚀很少，就可以得到如图1所示形成于衬底100上突出结构101两侧的材料层102。
遗憾的是，目前尚不存在有效的横向刻蚀方法。在现有技术中，通常通过如下方法来形成如图1所示的配置。具体地，首先，如图2(a)所示，在衬底100(包括突出结构101)上淀积一层(102′)材料层102的构成材料。在淀积过程中，通过控制工艺参数，使得淀积层102′在竖直方向上的厚度(即，位于衬底100上的厚度)大，而在横向上的厚度(即，位于突出结构101侧壁上的厚度)小。然后，如图2(b)所示，对淀积层102′进行各向同性回蚀，以去除淀积层102′位于突出结构101侧壁上的部分。而位于衬底100上的部分具有相对大的厚度，因此在各向同性回蚀之后仍然留有一部分。在此，材料层102也可以留于突出结构101的顶面上(图2(b)中未示出)。
但是，上述现有技术存在如下问题。首先，要淀积竖直方向上厚度大而横向厚度小的材料层，这对于淀积工艺的要求很高。第二，在刻蚀过程中，对于横向、竖直方向上的刻蚀不存在有效控制。
有鉴于此，需要一种新颖的受控横向刻蚀方法。
发明内容
本发明的目的在于提供一种受控横向刻蚀方法。
根据本发明的一个方面，提供了一种受控横向刻蚀方法，包括：在包括突出结构的第一材料层上形成第二材料层；在所述第二材料层与所述突出结构的竖直表面相对的外侧，形成侧墙；在所述第二材料层以及所述侧墙的表面上形成第三材料层；在所述第三材料层上覆盖沿第一材料层的横向表面方向延伸的掩膜层；对所述突出结构侧面上的层进行横向刻蚀。
根据本发明的实施例，通过在各材料层之间插入侧墙，使得各材料层相对较窄，从而在刻蚀过程中导致窄宽度效应。由于窄宽度效应，刻蚀主要沿横向进行，基本上不会沿竖直方向进行。从而实现了有效的横向刻蚀。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了需要横向刻蚀处理的示例配置的示意透视图；
图2(a)和2(b)示出了根据现有技术形成图1所示配置的示意流程；
图3(a)-3(j)示出了根据本发明实施例的受控横向刻蚀方法的流程中各阶段得到的结构的示意剖面图；
图4示出了根据本发明实施例的方法制造得到的半导体器件的示意透视图；
图5(a)-5(h)示出了根据本发明实施例的制造图4所示半导体器件结构的流程中各阶段得到的结构的示意剖面图；以及
图6示出了根据本发明实施例的方法制造得到的另一半导体器件结构的示意剖面图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的半导体器件的各种结构图及截面图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图3中示出了根据本发明实施例的受控横向刻蚀方法的示意流程。
具体地，如图3(a)所示，提供第一材料层200，并在该第一材料层200上形成突出于第一材料层200表面的结构201。在此，第一材料层200例如是半导体衬底，包括体半导体材料衬底、III-V族化合物半导体材料衬底、绝缘体上半导体(SOI)衬底等，或者可以是诸如玻璃等其他衬底。可选地，第一材料层200也可以是衬底上形成的材料层，例如衬底上形成的半导体材料层、导电材料层或绝缘材料层等。突出结构201可以是利用第一材料层200形成从而与第一材料层200为一体(如图3(a)所示)，或者可以是在第一材料层200上形成的其他材料层通过构图而得到。例如，突出结构201可以是鳍片，而第一材料层200可以是体半导体衬底。
以下，以第一材料层200是体Si半导体衬底，突出结构201是在该体Si半导体衬底上形成的Si鳍片为例进行说明。但是需要指出的是，本发明并不局限于此。
在第一材料层200(包括突出结构201)上形成(例如，淀积)第二材料层202-1如氧化物(SiO2)。在此，不需要如现有技术中那样特别控制淀积过程中的工艺参数以使得第二材料层202-1的竖直方向厚度大于横向厚度。例如，第二材料层202-1在竖直方向和横向上的厚度可以相同，例如是5-10nm。
接着，如图3(b)所示，在突出结构201两侧(具体地，在第二材料层202-1与突出结构201的竖直表面相对的外侧)形成侧墙203。例如，可以通过淀积侧墙材料并进行反应离子刻蚀(RIE)来形成侧墙。形成侧墙的工艺是本领域中公知的，在此不详细描述其过程。根据本发明的一个实施例，侧墙203例如可以包括非掺杂的非晶Si。侧墙203的厚度例如是5-10nm。
然后，如图3(c)所示，在整个结构上，具体地，在第二材料层202-1以及侧墙203的表面上，再形成(例如，淀积)第三材料层202-2。该第三材料层202-2可以包括与第二材料层202-1相同的材料如氧化物(SiO2)或高密度等离子(HDP)氧化物(SiO2)。在此，也不需要如现有技术中那样特别控制淀积过程中的工艺参数以使得第三材料层202-2的竖直方向厚度大于横向厚度。例如，第三材料层202-2在竖直方向和横向上的厚度可以相同，例如是5-10nm。
参见图3(c)所示的结构，第二材料层202-1和第三材料层202-2两者构成了与图2所示的淀积层102′类似的功能层。与图2所示结构不同的是，在图3(c)所示的实施例中，该功能层(202-1和202-2)在竖直方向上的厚度可以与横向上的厚度相同。这简化了形成该功能层(202-1和202-2)的工艺。
这里需要指出的是，第二材料层202-1和第三材料层202-2的材料可以相同，也可以不同。例如，在FinFET的示例中，第二材料层202-1和第三材料层202-2可以均为SiO2，从而形成最终的隔离层。当然，第二材料层202-1和第三材料层202-2也可以分别是不同的绝缘电介质材料，这对于最终形成的隔离层的性能并无任何影响。在随后的附图中，第二材料层202-1与第三材料层202-2之间的界面以虚线表示。
另外，在所述功能层(202-1和202-2)将要被横向刻蚀的部分(位于突出结构201侧壁上的部分)中，插入了侧墙203。如以下将要描述的那样，该侧墙203起到有效控制横向刻蚀的作用。尽管在图3所示的实施例中，将所述功能层分成两个子层(202-1和202-2)且在两个子层之间插入侧墙(203)，但是也可以将所述功能层分成多于两个的子层且在相邻的子层之间分别插入侧墙。例如，在图3(c)所示的结构上，还可以在在突出结构201两侧(具体地，在第三材料层202-2与突出结构201的竖直表面相对的外侧)形成与侧墙203相似的另一侧墙，然后再形成与第二材料层202-1和第三材料层202-2相似的另一材料层，以此类推。
在形成图3(c)所示的结构之后，可以对所述功能层(202-1和202-2)进行横向刻蚀。为此，可以先沿着横向表面的方向形成一层掩膜，以防止竖直方向上的刻蚀。
根据本发明的一个实施例，可以如下来提供所述掩膜。具体地，如图3(d)所示，可以在图3(c)所示的整个结构上形成非掺杂的非晶Si层204，其厚度例如是5-10nm。然后，如图3(e)中箭头所示，对非晶Si层204沿横向表面的部分进行掺杂例如p型掺杂。例如可以通过向非晶Si层204中注入BF2然后进行退火(如，激光退火或快速退火)以激活注入的掺杂剂，来进行这种p型掺杂。由于退火这样的热处理，非晶Si材料可以转变为多晶Si材料。在注入过程中，可以将注入方向控制为竖直方向，使得掺杂剂基本上只注入到非晶Si层204沿横向表面的部分(图3(e)所示的阴影部分)中，而不会或者很少注入到非晶Si层204竖直部分(图3(e)所示的斜线部分)中。接着，如图3(f)所示，相对于p型掺杂的多晶Si材料，选择性刻蚀非掺杂的多晶硅。这样，就留下了沿横向表面方向延伸的p型掺杂多晶Si层204a。该p型掺杂多晶Si层204a在以下充当刻蚀掩膜，防止在随后的刻蚀过程中发生沿竖直方向的刻蚀。在此需要指出的是，掩膜层的掺杂不限于p型掺杂，例如也可以是n型掺杂。
然后，进行刻蚀，以去除所述功能层(202-1和202-2)位于突出结构201侧壁上的部分。
具体地，首先，如图3(g)所示，相对于多晶Si材料，选择性刻蚀第三材料层202-2(例如，SiO2)。由于侧墙203的存在，第三材料层202-2相对较窄。因此，由于窄宽度效应，沿竖直方向的刻蚀速率远小于沿横向的刻蚀速率。结果，刻蚀主要沿横向进行，在竖直方向很小。然后，如图3(h)所示，相对于p型掺杂多晶Si层204a，选择性刻蚀非掺杂多晶Si的侧墙203。接着，如图3(i)所示，相对于多晶Si材料，选择性刻蚀第二材料层202-1(例如，SiO2)。同样地，由于窄宽度效应，沿竖直方向的刻蚀速率远小于沿横向的刻蚀速率。结果，刻蚀主要沿横向进行，在竖直方向很小。
可以看到，由于侧墙203的存在，将所述功能层(202-1和202-2)分成了两个材料层(或者，在存在更多侧墙203的情况下，分成更多的材料层)，从而每一材料层相对较窄。这导致了刻蚀过程中的窄宽度效应，从而沿竖直方向的刻蚀速率远小于沿横向的刻蚀速率。结果，刻蚀主要沿横向进行，在竖直方向很小。
随后，如图3(j)所示，相对于所述功能层(202-1和202-2)(例如，SiO2)，选择性刻蚀p型掺杂多晶Si层204a，去除该掩膜层。最终，得到了如图3(j)所示的在第一材料层200上在突出结构201两侧形成有所述功能层(202-1和202-2)的配置。所述功能层(202-1和202-2)的厚度由所形成的子层202-2和202-2的厚度确定。
在此，在突出结构201的顶面上可能留有功能层(202-1和202-2)，这在大多数情况下都不会影响最终形成器件的性能。例如，在FinFET的示例中，鳍片201顶面上的所述功能层(202-1和202-2)(例如，SiO2)使得最终形成双栅FinFET。
另外，如图3(j)所示，所述功能层(202-1和202-2)在靠近突出部分201侧壁处略有凸起。这种凸起一般不会影响最终形成器件的性能。在以下图示中，为方便起见，不再示出这种凸起。
在以上的示例中，所述功能层包括氧化物。但是本发明不限于此，例如，所述功能层也可以包括氮化物等。而且，在以上示例中，侧墙203包括非掺杂多晶Si，掩膜层包括p型掺杂多晶硅。但是，本发明不限于此。本领域技术人员应当理解，只要侧墙203和掩膜层能够在相应的刻蚀步骤中提供刻蚀选择性，可以选择任意其他合适的材料。
图4示出了根据本发明实施例的半导体器件的示意透视图。在该实施例中，除了按上述方法来进行横向刻蚀之外，还在该器件中集成了具有不同高度的鳍片。
具体地，如图4所示，该半导体器件包括在衬底300如体Si衬底上形成的半导体层(即，上述第一材料层)。半导体层包括依次设置的半导体子层301、302-1/302-2、303-1/303-2、304-1/304-2。例如，半导体子层301为约2-15nm厚的SiGe(Ge的原子百分比为约5-20％)；半导体子层302-1/302-2为约20-150nm厚的Si；半导体子层303-1/303-2为约1-10nm厚的SiGe(Ge的原子百分比为约5-20％)；半导体子层304-1/304-2为约20-150nm厚的Si。
鳍片通过对这些半导体子层进行构图来形成。具体地，图4左侧所示的鳍片由构图后的半导体子层304-1构成；图4右侧所示的鳍片由构图后的半导体子层302-2、303-2、304-2构成。在鳍片两侧，包括利用根据本发明的方法形成的隔离层306-1/306-2，隔离层306-1/306-2中还留有在所述方法的处理过程中残留的侧墙部分308。
在图4中，还示出了位于鳍片顶部的层305-1/305-2。该层305-1/305-2例如可以包括鳍片构图工艺中的硬掩膜以及隔离层形成工艺中的隔离层残留于鳍片顶部的部分。
该半导体器件还包括跨于鳍片上的栅堆叠307-1/2(图中并未示出栅堆叠的具体构造如栅介质层和栅电极层)。栅堆叠与半导体层之间通过隔离层306-1/306-2而相互隔开。
在该实施例中，左侧区域(第一区域)和右侧区域(第二区域)中鳍片的高度不同。在此需要指出的是，在本申请中，鳍片的“高度”是指鳍片的顶面距其底面(即，该鳍片所接于的半导体层的表面)的高度。例如，在图4所示的示例中，第一区域中鳍片的高度为半导体子层304-1的顶面(即，第一区域中鳍片的顶面)距半导体子层303-1的顶面(即，半导体层在第一区域中鳍片之外的区域中的表面)的高度；第二区域中鳍片的高度为半导体子层304-2的顶面(即，第二区域中鳍片的顶面)距半导体子层301的顶面(即，半导体层在第二区域中鳍片之外的区域中的表面)的高度。
此外，在此所述的“接于”是指鳍片与半导体层之间直接接触，并不存在其他材料层。存在这样一种情况：在半导体层之下另外还存在其他层如衬底300时，鳍片可以贯穿整个半导体层(即，利用整个厚度的半导体层来形成该厚度的鳍片)。这时，该鳍片的底面与半导体层的底面相重合。在本公开中，将这种情况也认为是鳍片“接于”半导体层，因为鳍片与半导体层之间并不存在其他材料层。
在该实施例中，半导体层(即，第一材料层)由多个半导体子层(例如，上述的SiGe和Si的交替叠层)来形成。选择半导体子层的材料，使得相邻半导体子层的材料不同且相对于彼此具有刻蚀选择性，从而可以对这些半导体子层进行选择性逐层刻蚀。这样，在构图鳍片时，可以精确控制构成器件的半导体子层数目，并因此准确控制所形成的鳍片的高度(即，最终形成器件的沟道宽度)。
优选地，半导体层(即，第一材料层)可以包括相对较厚的鳍片主体材料子层和相对较薄的刻蚀停止子层的交替叠层。例如，在上述实施例中，相对较厚的半导体子层302-1、302-2和304-1、304-2充当鳍片的主体材料子层(例如，在该实施例中为Si)，相对较薄的半导体子层301和303-1、303-2充当针对鳍片主体材料子层的刻蚀停止子层(例如，在该实施例中为SiGe)。这样，通过交替设置鳍片主体材料子层和相应的刻蚀停止子层，对每一鳍片主体材料子层的刻蚀可以精确停止于相应的刻蚀停止子层。从而在对鳍片的构图过程中，可以精确控制主要地确定鳍片高度的主体材料子层的层数。
以下，将参照附图5，来描述制造图4所示半导体器件的示例方法。在以下，以Si基材料为例进行描述，但是应该理解的是，本发明并不限于Si基材料，而是可以应用于其他各种半导体材料。
如图5(a)所示，在衬底300上提供半导体层，该半导体层包括依次堆叠的半导体子层301、半导体子层302、半导体子层303和半导体子层304。例如，衬底300为体Si衬底；半导体子层301为约2-15nm厚的SiGe(Ge的原子百分比为约5-20％)；半导体子层302为约20-150nm厚的Si；半导体子层303为约1-10nm厚的SiGe(Ge的原子百分比为约5-20％)；半导体子层304为约20-150nm厚的Si。
在该半导体层上，依次形成氧化物(氧化硅)层和氮化物(氮化硅)层(图中统一示出为“305a”)。例如，氧化物层约为2-5nm厚，氮化物层约为10-50nm厚。该氧化物层和氮化物层305a在随后用作硬掩膜。另外，在氮化物层上形成构图的光刻胶309。该构图的光刻胶309位于将要形成鳍片的区域。
接下来，如图5(b)所示，对硬掩膜层305a进行构图。具体地，利用构图的光刻胶309作为掩膜，对氮化物层进行刻蚀如RIE。该刻蚀停止于氧化物层。然后，继续对氧化物层进行刻蚀如RIE，该刻蚀停止于Si子层304，从而形成构图后的硬掩膜层305a-1和305a-2。最后去除光刻胶309。
接下来，如图5(c)、5(d)所示，利用构图的硬掩膜层305a-1和305a-2作为掩膜，对半导体层进行构图如RIE，从而在半导体层中形成鳍片。具体地，首先，如图5(c)所示，相对于SiGe子层303选择性刻蚀Si子层304，得到构图后的Si子层304-1和304-2。然后，如图5(d)所示，通过保护层310例如光刻胶，覆盖左侧区域(“第一区域”)，并继续对右侧区域(“第二区域”)进行构图。具体地，在第二区域，相对于Si子层302选择性刻蚀SiGe子层303，得到构图后的SiGe子层303-2(SiGe子层303留在第一区域中的部分示出为303-1)；相对于SiGe子层301选择性刻蚀Si子层302，得到构图后的Si子层302-2(Si子层302留在第一区域中的部分示出为302-1)。最后，去除保护层310。
这样，就在第一区域中形成了第一鳍片，该第一鳍片由构图后的Si子层304-1构成；在第二区域中形成了第二鳍片，该第二鳍片由构图后的Si子层304-1、构图后的SiGe子层303-2、构图后的Si子层302-2构成。
可以看到，在该实施例中，相邻半导体子层(Si子层和SiGe子层)各自的材料不同，相对于彼此具有刻蚀选择性，从而在对鳍片进行构图时，可以对半导体子层进行逐层刻蚀，并因此可以精确控制最终形成的鳍片的高度。在该实施例中，重要的是第一鳍片和第二鳍片分别由不同数目的构图后半导体子层构成，从而第二鳍片和第二鳍片具有不同的高度。
另外，在该实施例中，相对较厚的Si子层用作鳍片的主体材料层，而相对较薄的SiGe层用作Si子层的刻蚀停止层。这样，通过SiGe子层的刻蚀停止作用，可以选择用作鳍片主体材料的Si子层的数目，从而选择最终形成的鳍片高度。
这里需要指出的是，尽管在该实施例中，提供了两个Si子层作为鳍片主体材料层(以及相应的两个SiGe子层作为刻蚀停止层)，从而可形成具有不同高度的两个鳍片，但是本发明不限于此。可以提供更多的半导体子层，以形成更多不同高度的鳍片。
然后，如图5(e)所示，根据上述方法(具体地，以上结合图3(a)-3(d)所描述的步骤)，在图5(d)所示的结构上形成材料层306如SiO2。该材料层306例如通过两层厚度约为5-10nm的子层构成。在鳍片两侧，在这两个子层之间插入了侧墙308如非掺杂的非晶硅，侧墙308的厚度例如约为5-10nm。在此，由于第一区域和第二区域中半导体层表面高度不一样，因此第一区域和第二区域之间的界面垂直于衬底表面，从而在该界面处也形成了两个子层夹有侧墙的结构。另外，材料层306上覆盖了一层非掺杂的非晶硅层311，该层的厚度例如约为5-10nm。
接下来，按照以上结合图3(e)-3(j)所描述的步骤，通过对材料层306进行横向刻蚀，在鳍片两侧形成隔离层306-1/306-2，如图5(f)所示。材料层306留于鳍片顶面上的部分被分别示出为305b-1和305b-2。在以下，硬掩膜305a-1/305a-2和顶面上的材料层部分305b-1/305b-2被统一示出为“305-1/305-2”。
然后，如图5(g)所示，横跨鳍片，例如通过淀积形成栅介质层307a、功函数调节层307b和栅电极层307c。例如，栅介质层307a为2-4nm厚的高k栅介质，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO等；功函数调节层307b包括TiN、TiAlN、TaN、TaAlN、TaC等；栅电极层包括多晶硅。
接着，如图5(h)所示，进行构图形成最终的栅堆叠。具体地，可以对栅电极层307c、功函数调节层307b(以及，可选地对栅介质层307a)进行刻蚀如RIE，使得各个栅堆叠之间电气绝缘，从而得到栅堆叠307-1/2。在此之后，可以同常规工艺中一样，制作源/漏区、金属互连等，完成最终的器件。
这样，就得到了图4所示的半导体器件(在图4的透视图中，为方便起见，栅堆叠的形状仅示意性表示，与图5的剖面图中所示的栅堆叠并不完全对应)。
图6示出了根据本发明另一实施例的半导体器件的示意剖面图。图6所示的器件与图5(h)所示的器件基本上相同，除了鳍片由同一半导体层构成之外。
具体地，如图6所示，该半导体器件包括半导体层(即，第一材料层)400，例如体Si半导体层。在该半导体层400中，形成了两个高度不同的鳍片401-1和401-2。这两个鳍片401-1和401-2可以按照类似于图5(a)-(d)中所示的方法来形成，只是在刻蚀过程中可以通过控制刻蚀时间等工艺参数来控制刻蚀深度。在鳍片401-1/401-2顶部，留有硬掩膜层和隔离层残留物构成的层402-1/402-2。横跨鳍片401-1/401-2，形成栅堆叠405-1/405-2。
在鳍片401-1/401-2两侧，同样根据本发明的方法，形成有隔离层403-1/403-2。隔离层403-1/403-2还留有在所述方法过程中残留的侧墙部分404。栅堆叠405-1/405-2通过隔离层403-1/403-2与半导体层相隔开。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。尽管以上分别描述了各个实施例，但是并不意味着这些实施例中的有利特征不能结合使用。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
Claims (11)
1.一种受控横向刻蚀方法，包括：
在包括突出结构的第一材料层上形成第二材料层，第二材料层包括横向延伸部分和竖直延伸部分；
在所述第二材料层与所述突出结构的竖直表面相对的外侧，形成侧墙；
在所述第二材料层以及所述侧墙的表面上形成第三材料层，第三材料层包括横向延伸部分和竖直延伸部分；
在所述第三材料层上覆盖沿第一材料层的横向表面方向延伸的掩膜层；
依次对第三材料层的竖直延伸部分、侧墙和第二材料层的竖直延伸部分进行横向刻蚀，在第一材料层上留下由第二材料层的横向延伸部分和第三材料层的横向延伸部分构成的功能层。
2.根据权利要求1所述的受控横向刻蚀方法，其中，所述掩膜层包括掺杂的多晶硅。
3.根据权利要求2所述的受控横向刻蚀方法，其中，所述掩膜层通过如下步骤来形成：
在所述第三材料层上形成非掺杂的非晶硅层；
向所述非晶硅层沿第一材料层的横向表面方向延伸的部分中注入掺杂剂；
退火，以激活掺杂剂，并使得非晶硅材料转变为多晶硅材料；以及
相对于掺杂的多晶硅，选择性刻蚀非掺杂的多晶硅，以形成所述掩膜层。
4.根据权利要求2所述的受控横向刻蚀方法，其中，所述第二材料层和第三材料层均包括氧化物，所述侧墙包括非掺杂的多晶硅。
5.根据权利要求1所述的受控横向刻蚀方法，在形成掩膜层之前，还包括：
在所述第三材料层与所述突出结构的垂直表面相对的外侧，形成另一侧墙；
在所述第三材料层以及所述另一侧墙的表面上形成另一材料层，
其中在所述另一材料层上形成所述掩膜层。
6.根据权利要求1所述的受控横向刻蚀方法，其中，所述突出结构包括鳍片。
7.根据权利要求6所述的受控横向刻蚀方法，其中，所述第一材料层上形成有多个鳍片，其中至少两个鳍片的高度不同。
8.根据权利要求7所述的受控横向刻蚀方法，其中，所述鳍片通过如下步骤形成：
在所述第一材料层的第一区域中，对所述第一材料层进行构图，形成第一鳍片；以及
在所述第一材料层的第二区域中，对所述第一材料层进行构图，形成第二鳍片，
其中，第一鳍片的高度不同于第二鳍片的高度。
9.根据权利要求8所述的受控横向刻蚀方法，其中，
所述第一材料层包括多个半导体子层，其中相邻半导体子层的材料不同从而能够相对于彼此进行选择性刻蚀；
在第一区域对第一材料层进行构图的步骤包括：通过构图，利用第一数目的半导体子层形成第一鳍片；以及
在第二区域对第一材料层进行构图的步骤包括：通过构图，利用不同于第一数目的第二数目的半导体子层形成第二鳍片。
10.根据权利要求9所述的受控横向刻蚀方法，其中，所述第一材料层包括鳍片主体材料子层与刻蚀停止子层的交替堆叠，所述鳍片主体材料子层的厚度大于所述刻蚀停止子层的厚度。
11.根据权利要求10所述的受控横向刻蚀方法，其中，所述鳍片主体材料子层包括Si，所述刻蚀停止子层包括SiGe。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110281364.8A CN103021800B (zh) | 2011-09-21 | 2011-09-21 | 受控横向刻蚀方法 |
| US13/509,604 US8541293B2 (en) | 2011-09-21 | 2011-11-23 | Method of controlled lateral etching |
| PCT/CN2011/082703 WO2013040836A1 (zh) | 2011-09-21 | 2011-11-23 | 受控横向刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110281364.8A CN103021800B (zh) | 2011-09-21 | 2011-09-21 | 受控横向刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103021800A CN103021800A (zh) | 2013-04-03 |
| CN103021800B true CN103021800B (zh) | 2016-01-27 |
Family
ID=47913800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110281364.8A Active CN103021800B (zh) | 2011-09-21 | 2011-09-21 | 受控横向刻蚀方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103021800B (zh) |
| WO (1) | WO2013040836A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10879238B2 (en) * | 2018-07-31 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Negative capacitance finFET and method of fabricating thereof |
| CN113327843B (zh) * | 2020-02-28 | 2022-09-13 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构的形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977185B2 (en) * | 2005-11-22 | 2011-07-12 | International Business Machines Corporation | Method and apparatus for post silicide spacer removal |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275532B1 (ko) * | 1998-09-21 | 2001-01-15 | 이계철 | 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 |
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US7300837B2 (en) * | 2004-04-30 | 2007-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd | FinFET transistor device on SOI and method of fabrication |
| KR100605104B1 (ko) * | 2004-05-04 | 2006-07-26 | 삼성전자주식회사 | 핀-펫 소자 및 그 제조 방법 |
| US7393746B2 (en) * | 2006-10-12 | 2008-07-01 | International Business Machines Corporation | Post-silicide spacer removal |
| CN102110648B (zh) * | 2009-12-24 | 2013-05-01 | 中国科学院微电子研究所 | 一种制备体硅围栅金属半导体场效应晶体管的方法 |
-
2011
- 2011-09-21 CN CN201110281364.8A patent/CN103021800B/zh active Active
- 2011-11-23 WO PCT/CN2011/082703 patent/WO2013040836A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977185B2 (en) * | 2005-11-22 | 2011-07-12 | International Business Machines Corporation | Method and apparatus for post silicide spacer removal |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013040836A1 (zh) | 2013-03-28 |
| CN103021800A (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10930749B2 (en) | Semiconductor devices having a gate isolation layer and methods of manufacturing the same | |
| TWI752640B (zh) | 具有獨立閘極控制之垂直堆疊互補ｆｅｔ裝置 | |
| TWI527237B (zh) | 半導體裝置及其製造方法 | |
| KR101404918B1 (ko) | Ｆｉｎｆｅｔ 구조물들에서의 ｆｉｎ 높이 제어 | |
| US9263580B2 (en) | Methods of forming isolated channel regions for a FinFET semiconductor device and the resulting device | |
| CN104821296A (zh) | 半导体器件及其形成方法 | |
| KR20170001950A (ko) | 실리콘 및 실리콘 게르마늄 나노와이어 형성 | |
| US8853013B2 (en) | Method for fabricating field effect transistor with fin structure | |
| US8691652B2 (en) | Semiconductor process | |
| US9496178B2 (en) | Semiconductor device having fins of different heights and method for manufacturing the same | |
| CN105304715A (zh) | FinFET及其制造方法 | |
| US8728881B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN103928333A (zh) | 半导体器件及其制造方法 | |
| CN103811341A (zh) | 半导体器件及其制造方法 | |
| CN103811344A (zh) | 半导体器件及其制造方法 | |
| CN103928334A (zh) | 半导体器件及其制造方法 | |
| EP3159928A1 (en) | Semiconductor device and fabrication method thereof | |
| CN103000664B (zh) | 半导体器件及其制造方法 | |
| CN103390637B (zh) | FinFET及其制造方法 | |
| CN102956702A (zh) | 半导体器件及其制造方法 | |
| US20130178055A1 (en) | Methods of Forming a Replacement Gate Electrode With a Reentrant Profile | |
| CN102956498B (zh) | 半导体器件及其制造方法 | |
| CN103021800B (zh) | 受控横向刻蚀方法 | |
| CN103426756A (zh) | 半导体器件及其制造方法 | |
| CN103000686B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190305 Address after: 100176 No. 8 Wenchang Avenue, Daxing District, Beijing Economic and Technological Development Zone Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |