KR100275532B1 - 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 - Google Patents
자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 Download PDFInfo
- Publication number
- KR100275532B1 KR100275532B1 KR1019980038955A KR19980038955A KR100275532B1 KR 100275532 B1 KR100275532 B1 KR 100275532B1 KR 1019980038955 A KR1019980038955 A KR 1019980038955A KR 19980038955 A KR19980038955 A KR 19980038955A KR 100275532 B1 KR100275532 B1 KR 100275532B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ion implantation
- ridge
- upper clad
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
- H01S5/2068—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 리지(ridge) 형태의 갖는 반도체 레이저의 리지 양측에 동일한 간격을 두고 대칭적으로 이온주입영역을 형성하기 위한 고출력 반도체 레이저 제조 방법에 관한 것으로, 본 발명은 공정에서 발생하는 이용하여 원하는 리지 폭을 얻음과 동시에 상부 양측을 동일한 폭으로 덮는 이온주입 마스크를 형성하고, 자동정렬 방법으로 이온을 주입하여 고차 발진을 억제하고 기본 발진에는 영향이 없는 이온주입 영역을 형성하는데 그 특징이 있다. 본 발명에 따라 리지 양측으로부터 일정한 폭을 갖는 언더컷(undercut)을 형성하여 리지 양측으로 동일 간격을 두고 리지를 중심으로 대칭으로 이온주입 영역을 형성 할 수 있게 된다. 따라서, 고 주입전류에서 발생하는 1차 고차 횡모드를 효과적으로 흡수함으로써 고출력 동작에서도 출력 빔이 휘는 현상을 방지하여 광 결합효율이 일정하게 유지되도록 한다. 이에 의해, 칩 및 모듈 특성을 재현성을 향상시킬 수 있다. 또한, 이온주입 마스크를 형성하기 위한 별도의 포토레지스트 패턴 형성 공정을 생략할 수 있어 제조 단가를 절감시킬 수 있다.
Description
본 발명은 광통신에 사용되는 고출력 반도체 레이저 제조 방법에 관한 것으로, 특히 리지(ridge)형태의 도파로를 갖는 반도체 레이저의 리지 양측에 동일한 간격을 두고 대칭적으로 이온주입영역을 형성하기 위한 고출력 반도체 레이저 제조 방법에 관한 것이다.
0.98㎛ 파장 대에서 발진하는 반도체 레이저(이하 0.98㎛ 반도체 레이저라 함)는 에르븀(Er)이 도핑된 광섬유 증폭기의 여기 광원으로 사용되고 있다. 광섬유 증폭기용 광원으로 사용되는 반도체 레이저의 구조로는 RWG(ridge waveguide)구조가 가장 널리 사용되었는데 이는 광 출력면에서의 광 밀도가 다른 구조에 비해 낮아 COD(catastrophic optical damage) 준위가 높기 때문이다. 그러나 RWG 구조의 반도체 레이저는 약한 굴절률 도파 원리를 가지기 때문에 고출력으로 동작시킬 때 발진 횡 모드가 단일 기본 모드를 유지하지 못하고 고차 횡모드가 혼재하며 발진하게 된다. 이러한 고차 횡 모드의 발진은 구동 전류에 대해 광 출력이 선형 비례하지 않고 굴곡하는 현상(kink phenomena)과 광 출력의 방향이 광 출력의 방향이 휘는 현상(beam steering phenomena)을 필연적으로 수반함으로써 여기 광원으로서의 활용성을 극히 저하시킨다. 특히 레이저와 부착되는 광섬유와의 광결합효율을 불규칙적으로 변동시킨다. 이와 같은 고차 횡모드 발진을 억제하기 위하여 채널영역에 이온주입 영역을 형성하여 구동 전류와 광 출력에 무관하게 항상 단일 기본 횡모드로 발진하는 반도체 레이저를 개발하게 되었다.
이하, 첨부된 도면 도1a 내지 도 1e를 참조하여 종래 기술에 따른 RWG 구조의 0.98㎛ 반도체 레이저 제조 방법 설명한다.
도1a는 RWG 구조의 0.98㎛ 반도체 레이저 제조를 위하여 결정성장을 실시한 후의 단면도로서, 화합물 반도체 기판(100) 위에 하부 클래드층(101), 활성층(102), 제1 상부 클래드 층(103), 식각 정지층(104), 제2 상부 클래드층(105) 및 옴 접촉층(106) 등을 순차적으로 성장시킨 것을 보이고 있다. 상기 활성층은 단일 층으로 구성된 활성층이거나 하부 광도파로층, 활성층 및 상부 광도파로 층이 조합된 형태를 가진다.
도1b는 옴 접촉층(106)상에 절연막(107)을 형성한 다음, 사진식각 공정을 실시하여 레이저 길이 방향으로 폭 20 ㎛ 정도의 채널(108)과 2 ㎛ 내지 5 ㎛ 폭의 리지(109)를 정의하는 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 식각마스크로 절연막(107)을 식각해서 채널(108)영역 상의 옴 접촉층(106)을 노출시킨후 포토레지스트 패턴을 제고하고, 절연막 (107)을 식각마스크층으로 이용하여 건식 및 습식식각 방법으로 식각 정지층(104) 까지 식각하여 RWG 구조의 레이저 구조를 형성한 것을 보이고 있다.
도 1c는 사진식각 공정을 실시하여 RWG 구조 레이저 리지(109)와 리지(109) 양측이 제 1 상부 클래드층(103) 부분을 두꺼운 포토레지스트 패턴(110)으로 덮은 상태를 보이고 있다. 리지를 중심으로 이온주입영역을 대칭으로 형성하기 위해서는 포토레지스트 패턴(110)이 리지(109) 양측을 동일한 폭(A)으로 덮어야 한다.
도1d는 Si, B 또는 H이온을 사용한 이온주입 공정을 실시하여 채널 영역의 아래 부분에 위치하며 제 1 상부 클래드층(103) 및 활성층(102)을 관통하는 이온주입 영역(111)을 형성한 것을 나타내고 있다. 이때 이온 주입 영역(111)의 깊이는 이온주입 공정시 이온의 가속 에너지에 의해 결정되는데, 채널과 활성층 사이의 결정층(제1 상부 클래드층)의 두께를 고려하여 이온 에너지를 조절해서, 이온주입영역이 활성층(102)을 관통하여 하부클래드층(101) 위 부분에 이르도록 한다.
도1e는 이온주입영역(111)형성이 완료된 후, 통상의 RWG 레이저 제조 공정과 마찬가지로 전류 공급 경로인 리지 상부의 일부분을 제외한 반도체 레이저 윗면을 SiO2또는 Si3N4의 절연막(112)으로 덮은 후 리프트 오프(lift-off) 공정과 금도금 공정을 통하여 p-전극(113)을 리지 상부의 개구부 전면에 걸쳐서 형성하고, n-전극(114)을 기판 아래면 전면에 형성한 상태를 보이고 있다.
전술한 바와 같이 형성된 이온주입영역(111)은 0.98 ㎛의 빛을 흡수하는 역할을 한다. RWG 구조의 반도체 레이저의 경우 고차 횡모드의 광 강도(에너지)분포가 채널쪽으로 넓게 퍼지게 되므로 1차 고차 횡모드의 빛은 연속적으로 흡수되어, 전체 1차 고차 횡모드가 발진하는데 필요한 임계 이득보다 높은 광 손실을 유발하여 결과적으로 1차 고차 횡모드의 발진을 차단한다. 즉 횡모드에 대한 선택적 광 흡수 기능을 가지는 채널 아래의 이온주입영역에 의해 상대적으로 광손실을 작게 받는 기본 횡모드가 단일 횡모드로서 발진하게 되는 것이다.
광 흡수에 의해 1차 고차 횡모드 발진을 억제하는 이온주입 영역을 형성않는 공정에서, 이웃하는 채널영역 사이의 RWG 반도체레이저 리지 폭이 2 ㎛ 내지 5 ㎛이고 이때 기본 횡모드에 의한 빔의 크기는 리지 폭에 무관하게 5 ㎛정도이다. 따라서, 리지 폭보다 넓은 폭의 이온주입 마스크를 형성한 다음 이온주입 공정을 실시하여야 한다. 또한, 리지를 중심으로 이온주입영역을 대칭으로 형성하기 위해서는 이온주입 마스크인 포토레지스트 패턴(110)이 리지 (109) 양측을 동일한 폭(A)으로 덮어야하는데, 마스크의 정렬오차 등으로 리지를 중심으로 대칭적인 포토레지스트 패턴(110)을 형성하기가 용이하지 않다. 이와 같이 이온주입 마스크가 대칭적으로 형성되지 않을 경우, 고 주입 전류를 인가하게 되면 리지에 보다 가깝게 형성된 이온주입 영역에서 기본 횡모드가 흡수되고 전광변환효율이 감소되어 기본적인 레이저 특성이 저하된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 리지를 중심으로 한 활성영역의 폭을 단일 횡모드가 발진하는 원하는 폭으로 확보하면서 리지를 중심으로 대칭적인 이온주입 영역을 형성함으로써, 이온주입 영역에 의한 기본 모드의 광 흡수에서 기인하는 전광변환효율의 감소를 억제하여 레이저 특성 저하를 방지하고, 고차 모드의 발진을 억제하여 광출력의 방향이 휘는 현상을 방지할 수 있는 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1e는 종래 기술에 따른 RWG 구조의 반도체 레이저 제조 공정 단면도,
도2a 내지 도2d는 본 발명의 일실시예에 따른 자동정렬 이온주입 공정을 이용한 RWG 구조의 고출력 반도체 레이저 제조 공정 단면도,
도3은 도2a 내지 도2d의 공정에 따라 제조 완료된 고출력 반도체 레이저 칩의 사시도.
* 도면의 주요 부분에 대한 부호의 설명
100, 1 : 화합물반도체 기판 101, 2 : 하부 클래드층
102, 3 : 활성층 103, 4 : 제1 상부 클래드층
104, 5 : 식각 정지층 105,6 : 제2 상부 클래드층
106, 7 : 옴 접촉층 107, 112, 8, 11 : 절연막
108 : 채널 영역 109 : 리지영역
110, 9 : 포토레지스트 패턴 111, 10 : 이온주입 영역
112, 11 : 절연막 111, 10 : 이온주입 영역
114, 13 : n- 전극 113, 12 : p- 전극
상기와 같은 목적을 달성하기 위한 본 발명은 화합물 반도체 기판 상에 하부 클래드층, 활성층, 제 상부 클래드층, 식각정지층, 제2 상부 클래드층, 옴접촉층을 차례로 형성하는 제1단계; 상기 옴 접촉층 상에, 채널영역을 오픈시키며 이웃하는 채널영역 사이의 리지 영역을 덮는 식각마스크를 형성하는 제2 단계; 상기 식각정지층이 노출될 때까지 상기 옴 접촉층 및 상기 제2상부 클래드층을 습식식각하여 채널을 형성함과 동시에, 상기 리지 영역을 덮는 상기 식각마스크의 폭보다 폭이 좁은 리지를 형성하는 제3 단계; 및 상기 식각마스크를 이온주입마스크로 이용하여, 상기 채널 하부의 상기 제1 상부 클래드층 및 상기 활성층 내에 이온을 주입하여 이온주입영역을 형성하는 제4 단계를 포함하는 반도체 레이저 제조 방법을 제공 한다.
또한, 상기 목적을 달성하기 위한 본 발명은 GaAs 기판의 전면 상에 제1
GaxIn1-xAsyP1-y층을 형성하는 제1 단계; 상기 제1 GaxIn1-xAsyP1-y층 상에 차례로 하부 클래등, 활성층, 제1 상부 클래드층, 식각 정지층 및 제2 상부 클래드층을 형성하는 제2 단계; 상기 제2 상부 클래드층 상에 제2 GaxIn1-xAsyP1-y층을 형성하고, 상기 제2 GaxIn1-xAsyP1-y층 상에 옴 접촉층을 GaAs로 형성하는 제3 단계; 상기 옴 접촉층 상에, 채널 영역을 오픈시키며 이웃하는 채널영역 사이의 리지영역을 덮는 식각마스크를 형성하는 제4 단계; 상기 식각정지층이 노출될 때까지 상기 옴 접촉층, 상기 제2 GaxIn1-xAsyP1-y층 및 상기 제2 상부 클래드층을 습식식각하여 채널을 형성함과 동시에, 상기 리지영역을 덮는 상기 식각마스크의 폭보다 폭이 좁은 리지를 형성하는 제5 단계; 및 식각마스크를 이온주입마스크로 이용하여 상기 채널 하부의 제1 상부 클래드층 및 상기 활성층 내에 이온을 주입하여, 이온주입영역을 형성하는 제6 단계를 포함하는 반도체 레이저 제조 방법을 제공한다.
본 발명은 채널영역을 노출시키는 식각마스크를 형성하고 습식식각을 실시하여 식각마스크보다 폭이 작은 리지 폭을 얻음과 동시에 식각마스크가 리지의 상부 양측에 동일한 폭으로 돌출되도록 함으로써, 식각마스크를 이온주입 마스크로 이용하여 자동정렬 방법으로 이온을 주입해서 고차 횡모드 발진을 억제하고 기본 횡모드 발진에는 영향이 없는 이온주입 영역을 형성하는데 그 특징이 있다.
이하, 도2a 내지 도2d를 참조하여 본 발명의 일실시예에 따른 자동정렬 이온주입 공정을 이용한 RWG 구조의 고출력 반도체 레이저 제조 방법을 설명한다.
먼저, 도2a 에 도시와 바와 같이 RWG 구조의 0.98 ㎛ 반도체 레이저를 제조하기 위하여, 화합물 반도체 기판(1) 상에 하부 클래드층(2), 활성층(3), 제1 상부 클래드층(4), 식각정지층(5), 제2 상부 클래드층(6) 및 옴 접촉층(7)의 물질이 GaAs이고 하부 클래드층(2), 제1 상부 클래드층(4) 및 제2 상부 클래드층(6)의 물질이 GaInP인 경우에는 두 물질간의 밴드 캡 차이에 따른 전류 스파이크(current spike) 현상을 없애기 위하여 GaAs층과 GaInP층 사이에 적절한 조성의 GaxIn1-xAsyP1-y그레디드(graded) 층을 삽입할 수 있다.
다음으로, 도2b에 도시한 바와 같이 옴 접촉층(7) 상에 절연막(8)을 형성하고 채널 영역을 노출시키는 포토레지스트 패턴(9)을 형성한다. 이때, 포토레지스트 패턴(9)이 노출시키는 채널영역의 폭은 레이저의 길이 방향으로 20 ㎛ 정도이고, 채널영역과 채널영역 사이에 형성되는 리지의 폭이 2 ㎛ 내지 5㎛일 때 리지영역 상에는 5 ㎛ 이상의 폭을 갖는 포토레지스트 패턴(9)을 형성하여 기본 모드의 크기보다는 크면서 1차 고차 모드의 끝부분이 포함되는 크기가 되도록 한다. 이어서, 포토레지스트 패턴(9)을 식각마스크로 절연막(8)을 건식식각하여 채널영역 상의 옴 접촉층(7)을 노출시키고, 포토레지스트 패턴(9)을 제거하지 않은 상태에서 리지 형성을 위한 습식식각을 실시한다.
이때, 옴 접촉층(7)이 GaAs로 형성되고 하부 클래드층(2), 제1 상부 클래드층(4) 및 제2 상부 클래드층(6)이 GaInP으로 형성되는 경우, 다음의 세 가지 방법 중 어느 하나의 방법으로 리지 형성을 위한 습식식각을 실시한다.
첫 번째 방법은, 제2 상부 클래드층(6)과 옴 접촉층(7)의 조성이 다르므로, H2SO4, H2O 및 H2O2가 혼합된 황산계 등의 선택식각용액을 이용하여원하는 폭 (2 ㎛ 내지 5 ㎛)의 리지가 형성될 때까지 옴 접촉층(7)의 선택 식각을 진행한다. 이어서, 제2 상부 클래드층(6)만을 식각하기 위하여 H3PO4및 HCI이 혼합된 선택 식각 용액을 이용해서 식각 정지층(5)이 나타날 때까지 식각한다. GaAs 옴 접촉층(7)과 황산계에 제2 상부 환산계에(6) 사이에 GaxIn1-xAsyP1-y그래디드층이 있는 경우, 황산계에 대한 식각속도는 GaxIn1-xAsyP1-y그레디드층의 조성에 따라 GaAs 층과 밴드 갭이 유사한 조성은 식각속도가 빠르고 GaInP층과 유사한 조성은 식각속도가 느리다. 이와 같이 환산계에 현저하게 다르기 때문에 이 방법은 원하는 리지 폭을 얻기가 어려운 단점이 있기는 하다.
두 번째 방법은, GaxIn1-xAsyP1-y조성에서 x, y에 관계 없이 유사한 속도로 식각하는 용액, 예를 들면 HBr, H3PO4, K2Cr2O7가 혼합된 BPK계열 용액을 이용하여 원하는 리지 폭이 될 때까지 옴 접촉층(7), GaxIn1-xAsyP1-y그레디드층 및 제2 상부 클래드층(6)의 일부를 식각한 다음, 제2 상부 클래드층(6) 식각하는 선택식각용액, 에를 들면 H3PO4및 HIC의 혼합 용액을 이용하여 식각정지층(5)이 나타날 때까지 식각한다.
세 번째 방법은, H2SO4, H2O및 H2O2가 혼합된 황산계 등의 선택식각 용액을 이용하여 원하는 폭의 언더컷을 형성할 때까지 옴 접촉층(7)을 식각하고, 상기 BPK계열 용액을 이용하여 GaxIn1-xAsyP1-y그래디드층 및 제2 상부 클래드층(6)의 일부를 식각한 다음, H3PO4및 HCI가 혼합된 선택식각용액 등을 이용해서 식각 정지층(5) 위의 제2 상부 식가하여(6)식가하여 식가하여 식가하여 형성할 수 있다.
상기 세 가지 방법 중 어느 하나를 실시함으로써 도2b에 나타난 바와 같이 식가하여 리지 양측에 대칭적으로 식가하여(undercut)(B)식가하여 형성할 수 있게 된다. 이에 의해, 리지 식가하여 동일한 폭 만큼 간격을 두고 대칭적으로 이온주입 영역을 형성할 수 있다.
따라서, 본 발명은 이온주입 마스크를 형성하기 위한 별도의 식가하여 패턴 형성 공정을 생략할 수 있기 때문에, 식가하여 패턴 식가하여 마스식가하여 정렬오차로 인하여 리지 양측에 식가하여 패턴이 대칭적으로 형성되지 못하는 문제점을 방지할 수 있다.
다음으로, 도2c에 도시한 바와 같이 리지 식가하여 식가하여 이용된 식가하여(8)과 식가하여(9)식가하여 이온주입 마스크로 이용하여 Si, B혹은 H이온을 사용한 이온주입 공정을 실시해서 채널 영역의 식가하여 이온주입 영역(10)을 형성한다. 이때 이온주입 영역(10)의 깊이는 이온주입 식가하여 이온의 가속 에너지에 의해 결정되는데, 채널과 식가하여 사이의 결정층 두께(제1 상부 클래드층)를 고려하여 이온 에너지를 조절하는데, 이온주입영역(10)이 활성층(3)을 관통하여 하부클래드층(2)과 맞닿도록 한다.
이온주입영역 형성이 완료된 후 상기 포토레지스트 패턴(9) 및 절연막(8)을 제거하고, 통상의 RWG 레이저 공정과 마찬가지로 전류가 공급되는 경로인 리지 상부의 옴 접촉층(7) 일부분을 제외한 반도체 레이저 윗면을 SiO2또는 Si3N4의 절연막(11)으로 덮은 후 리프트 오프 공정과 금도금공정을 통하여 p-전극(12)을 도2d와 같이 리지 상부의 개구부 전면에 걸쳐서 형성시키고 n-전극(13)을 기판 아래면 전면에 형성한다.
도3은 전술한 본 발명의 일실시예에 따라 자동 정렬 이온주입 공정을 이용하여 제조가 완료된 0.98 ㎛ 고출력 반도체 레이저 칩이 사시도이다.
상기와 같이 이루어지는 본 발명은 RWG 반도체 레이저의 활성층의 폭을 원하는 폭(2 ㎛ 내지 5 ㎛ )으로 유지하면서 기본 횡모드가 이온주입영역에 흡수되어 전광변환효율이 감소되는 것을 억제하여 기본적인 레이저 특성 저하를 방지할 수 있다. 즉, 이온주입이 차단되는 영역의 폭, 절연막(8)과 포토레지스 패턴(9)의 폭을 기본 횡모드에 의한 빔의 크기인 5 ㎛ 보다 큰 7 ㎛ 정도로 형성한후, 리지 형성을 위한 습식식각 공정을 실시하여 리지 양측에 동일 간격을 두고 대칭적으로 이온주입영역을 노출시키고, 자동정렬 방법으로 이온주입을 실시하여 이온주입영역을 형성함에 따라 기본 횡모드는 영향을 받지않고 고 주입전류에서 발생하게 되는 고차 모드를 흡수할 수 있다. 즉, 기본 횡모드에 의한 빔의 크기 인 5 ㎛ 보다 넓은 영역에서 발생하게 되는 고 전류동작에서 발생하는 1차 고차 모드를 이온주입 영역에서 흡수함으로써 출력 빔이 휘는 현상(beam steering)을 없앨 수 있으며 레이저가 고출력으로 동작하여도 광 결합효율을 유지시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 범위내에서 실시하여 리지 범위내에서 일정한 폭을 갖는 언더컷(undercut)을 형성해서 식각마스크 보다 그 폭이 좁은 리지를 형성하고, 식각마스크를 이온주입마스크로 이용하여 자기 정렬방법으로 이온주입 영역을 형성함으로써 활성영역의 폭을 보다 넓게 확보하면서 리지 양측에 리지를 중심으로 동일 간격을 두고 대칭으로 이오주입 영역을 형성할수 있게 된다. 따라서, 고 주입전류에서 발생하는 1차 고차 횡모드를 효과적으로 흡수함으로써 고출력 동작에서도 출력 빔이 휘는 현상을 방지하여 광 결합효율이 일정하게 유지되도록 한다. 이에 의해, 칩 및 모듈 특성의 재현성을 향상시킬 수 있다.
또한, 이온주입 마스크 형성을 위하여 별도의 포토레지스트 패턴이 대칭적으로 형성되지 않음으로 인하여 이온주입 영역이 리지 양측에 동일한 간격을 두고 대칭적으로 형성되지 못하는 종래의 무제점을 해결할 수 있고, 제조 단가를 절감시킬수 있다.
Claims (7)
- 화합물 반도체 기판 상에 하부 클래드층, 활성층, 제1 상부 클래드층, 식각정지층, 제2 상부 클래드층, 옴 접촉층을 차례로 형성하는 제1 단계;상기 옴 접촉층 상에, 채널 영역을 오픈시키며 이웃하는 채널영역 사이의 리지 영역을 덮는 식각마스크를 형성하는 제2 단계;상기 식각정지층이 노출될 때가지 상기 옴 접촉층 및 상기 제2 상부 클래드층을 습식식각하여 채널을 형성함과 동시에, 상기 리지 영역을 덮는 상기 식각마스크의 폭보다 폭이 좁은 리지를 형성하는 제3 단계; 및상기 식각마스크를 이온 주입마스크로 이용하여, 상기 채널 하부의 상기 제1 상부 클래드층 및 상기 활성층 내에 이온을 주입하여 이온주입영역을 형성하는 제4 단계를 포함하는 반도체 레이저 제조방법
- 제 1 항에 있어서,상기 제2 단계에서,상기 반도체 레이저의 길이방향으로 상기식각마스크가 오픈시키는 상기 채널영역의 폭은 실질적으로 20 ㎛이고,상기 반도체 레이저의 길이방향으로 상기 형성하고자 하는 리지의 폭은 2 ㎛ 내지 5 ㎛이고,상기 반도체 레이저의 길이방향으로 상기리지 영역을 덮는 상기 식각마스크의 폭은 적어도 5㎛가 되어 기본 모드의 크기보다 크면서 1차 고차 모드의 끝부분이 포함되는 크기인 것을 특징으로 하는 반도체 레이저 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제4 단계에서,상기이온주입영역이 활성층을 관통하여 상기 제1 상부클래드층과 접하도록 형성하는 것을 특징으로 하는 반도체 레이저 제조 방법.
- GaAs 기판의 전면 상에 제1 GaxIn1-xAsyP1-y층을 형성하는 제1 단계;상기 제1 GaxIn1-xAsyP1-y층 상에 차례로 하부 클래드층, 활성층, 제1 상부 클래드층, 식각 정지층 및 제2 상부 클래드층을 형성하는 제2 단계;상기 제2 상부 클래드층 상에 제2 GaxIn1-xAsyP1-y층을 형성하고, 상기 제2 GaxIn1-xAsyP1-y층 상에 옴 접촉층을 GaAs로 형성하는 제3 단계;상기 옴 접촉층 상에, 채널 영역을 오픈시키며 이웃하는 채널 영역 사이의 리지영역을 덮는 식각마스크를 형성하는 제4 단계;상기 식각정지층이 노출될 때까지 상기 옴 접촉층, 상기 제2GaxIn1-xAsyP1-y층 및 상기 제2 상부 클래드층을 습식식각하여 채널을 형성함과 동시에, 상기 리지영역을 덮는 상기 식각마스크의 폭보다 폭이 좁은 리지를 형성하는 제5 단계; 및식각마스크를 이온주입마스크로 이용하여 상기 채널 하부의 제1 상부 클래드층 및 상기 활성층 내에 이온을 주입하여, 이온주입영역을 형성하는 제6 단계를 포함하는 반도체 레이저 제조 방법.
- 제 4 항에 있어서,상기 제5 단계는,H2SO4, H2O 및 H2O2가 혼합된 황산계 선택식각용액을 이용하여 상기 옴 접촉층 및 상기 제2 GaxIn1-xAsyP1-y를 습식식각하는 단계; 및상기 H3PO4및 HCI가 혼합된 선택식각 용액을 이용하여 상기 식각정지층이 노출될 때가지 상기 제2 상부 클래드층을 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체 레이저 제조 방법.
- 제 4 항에 있어서,상기 제5 단계는,HBr, H3PO4, K2Cr2O7가 혼합된 용액을 이용하여 상기 옴 접촉층, 상기 제2 GaxIn1-xAsyP1-y층 및 상기 제2 상부 클래드층의 일부를 습식식각하는 단계; 및H3PO4및 HCI의 혼합 용액을 이용하여 상기 식각정지층이 노출될 때까지 상기 제2 상부 클래드층을 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체 레이저 제조방법.
- 제 4 항에 있어서,상기 제5 단계는,H2SO4, H2O 및 H2O2가 혼합된 황산계 등의 선택식각 용액을 이용하여 원하는 폭의 언더컷을 형성할 때까지 상기 옴 접촉층을 식각하는 단계;상기 HBr, H3PO4, K2Cr2O7가 혼합된 용액을 이용하여 상기 제2 GaxIn1-xAsyP1-y및 상기 제2 상부 클래드층의 일부를 습식식각하는 단계; 및H3PO4및 HCI가 혼합된 선택식각용액을 이용해서 상기 식각 정지층이 노출될 때까지 상기 제2 상부 클래드층을 습식식각하는 단계를 포함하는 것을 특징으로 하는 반도체 레이저 제조 방법
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980038955A KR100275532B1 (ko) | 1998-09-21 | 1998-09-21 | 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 |
US09/195,690 US6165811A (en) | 1998-09-21 | 1998-11-19 | Method of fabricating a high power semiconductor laser with self-aligned ion implantation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980038955A KR100275532B1 (ko) | 1998-09-21 | 1998-09-21 | 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000020359A KR20000020359A (ko) | 2000-04-15 |
KR100275532B1 true KR100275532B1 (ko) | 2001-01-15 |
Family
ID=19551264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980038955A KR100275532B1 (ko) | 1998-09-21 | 1998-09-21 | 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6165811A (ko) |
KR (1) | KR100275532B1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6757313B1 (en) * | 1999-11-12 | 2004-06-29 | Trumpf Photonics Inc. | Control of current spreading in semiconductor laser diodes |
JP3804485B2 (ja) * | 2001-08-02 | 2006-08-02 | ソニー株式会社 | 半導体レーザー素子の製造方法 |
US7079716B2 (en) * | 2003-06-26 | 2006-07-18 | Bae Systems Information And Electronic Systems Integration Inc. | Integrated photonic circuits with vertical connections |
JP4947778B2 (ja) * | 2006-12-27 | 2012-06-06 | 富士通株式会社 | 光半導体素子及びその製造方法 |
US8541293B2 (en) | 2011-09-21 | 2013-09-24 | Institute of Microelectronics, Academy of Sciences | Method of controlled lateral etching |
CN103021800B (zh) * | 2011-09-21 | 2016-01-27 | 中国科学院微电子研究所 | 受控横向刻蚀方法 |
US9236257B2 (en) * | 2013-03-13 | 2016-01-12 | Varian Semiconductor Equipment Associates, Inc. | Techniques to mitigate straggle damage to sensitive structures |
CN103738911B (zh) * | 2013-12-27 | 2016-03-02 | 西南交通大学 | 基于摩擦诱导选择性刻蚀的砷化镓表面微纳米加工方法 |
JP2019102686A (ja) * | 2017-12-05 | 2019-06-24 | 浜松ホトニクス株式会社 | スーパールミネッセントダイオード |
US20220013989A1 (en) * | 2018-11-15 | 2022-01-13 | Sony Semiconductor Solutions Corporation | Semiconductor laser and electronic apparatus |
CN118299930B (zh) * | 2024-06-06 | 2024-09-17 | 苏州长光华芯光电技术股份有限公司 | 一种半导体发光结构的制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02203586A (ja) * | 1989-02-01 | 1990-08-13 | Mitsubishi Electric Corp | 半導体レーザ装置とその製造方法 |
US5208183A (en) * | 1990-12-20 | 1993-05-04 | At&T Bell Laboratories | Method of making a semiconductor laser |
US5256580A (en) * | 1992-04-06 | 1993-10-26 | Motorola, Inc. | Method of forming a light emitting diode |
JPH07118570B2 (ja) * | 1993-02-01 | 1995-12-18 | 日本電気株式会社 | 面発光素子およびその製造方法 |
US5832019A (en) * | 1994-11-28 | 1998-11-03 | Xerox Corporation | Index guided semiconductor laser biode with shallow selective IILD |
US5717707A (en) * | 1995-01-03 | 1998-02-10 | Xerox Corporation | Index guided semiconductor laser diode with reduced shunt leakage currents |
JPH09116222A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | 半導体レーザの製造方法,及び半導体レーザ |
US5696784A (en) * | 1996-04-19 | 1997-12-09 | Opto Power Corporation | Reduced mode laser and method of fabrication |
-
1998
- 1998-09-21 KR KR1019980038955A patent/KR100275532B1/ko not_active IP Right Cessation
- 1998-11-19 US US09/195,690 patent/US6165811A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20000020359A (ko) | 2000-04-15 |
US6165811A (en) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0641049B1 (en) | An optical semiconductor device and a method of manufacturing the same | |
US5469457A (en) | Semiconductor laser with COD preventing disordered regions | |
KR100243417B1 (ko) | 알더블유지 구조의 고출력 반도체 레이저 | |
EP0696747A2 (en) | Integrated semiconductor optical waveguide device and fabrication methode | |
KR100275532B1 (ko) | 자동정렬 이온주입 공정을 이용한 고출력 반도체 레이저 제조방법 | |
US5960020A (en) | Semiconductor laser diode including ridge and partially disordered active layer | |
EP3648269B1 (en) | Optical amplifier | |
US6018539A (en) | Semiconductor laser and method of fabricating semiconductor laser | |
CN111244756A (zh) | 半导体激光器及其制作方法 | |
US5577063A (en) | Semiconductor laser with improved window structure | |
EP0095826B1 (en) | Semiconductor laser | |
KR19990072352A (ko) | 자기발진형반도체레이저 | |
KR100232993B1 (ko) | 반도체 레이저장치 및 그 제조방법 | |
US4788689A (en) | Composite resonator-type semiconductor laser device | |
KR100380215B1 (ko) | 반도체소자및레이저제조방법 | |
US5786234A (en) | Method of fabricating semiconductor laser | |
KR100789309B1 (ko) | 반도체 레이저 | |
US5781577A (en) | Semiconductor laser | |
KR100239473B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
US5701322A (en) | Semiconductor laser for pumping light amplifier | |
KR100226434B1 (ko) | 고출력 반도체 레이저 구조 및 그 제조방법 | |
CN114552384A (zh) | 一种通过改变局部侧向折射率来实现基模激射的半导体激光器及其制备方法 | |
JPH09307182A (ja) | リッジ型半導体レーザおよびその製造方法 | |
KR100246604B1 (ko) | 고차 횡모드 발진이 억제된 리지 도파로형 고출력 반도체 레이저 | |
KR100246605B1 (ko) | 킹크 및 빔 스티어링이 억제된 리지 도파로형 고출력 반도체 레이저 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090910 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |