CN103000528A - 具有硅化镍接触区的半导体结构及形成方法 - Google Patents

具有硅化镍接触区的半导体结构及形成方法 Download PDF

Info

Publication number
CN103000528A
CN103000528A CN2011102765714A CN201110276571A CN103000528A CN 103000528 A CN103000528 A CN 103000528A CN 2011102765714 A CN2011102765714 A CN 2011102765714A CN 201110276571 A CN201110276571 A CN 201110276571A CN 103000528 A CN103000528 A CN 103000528A
Authority
CN
China
Prior art keywords
contact zone
nickle silicide
nickel
silicide contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102765714A
Other languages
English (en)
Other versions
CN103000528B (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110276571.4A priority Critical patent/CN103000528B/zh
Publication of CN103000528A publication Critical patent/CN103000528A/zh
Application granted granted Critical
Publication of CN103000528B publication Critical patent/CN103000528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种具有硅化镍接触区的半导体结构及形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成离子掺杂区；在所述离子掺杂区内形成凹槽，所述凹槽伸入到栅极结构下方；在所述凹槽内形成二硅化镍材料层，利用干法刻蚀除去未被栅极结构遮挡的二硅化镍材料层，形成位于所述凹槽内靠近栅极结构一侧的侧壁表面的二硅化镍层；在所述凹槽内形成外延层，利用所述外延层形成硅化镍接触区。由于所述形成的二硅化镍层位于硅化镍接触区靠近栅极结构一侧的侧壁表面，阻挡了后续形成的倒棱锥体的硅化镍或二硅化镍钉入到MOS晶体管栅极结构下方的沟道区内，避免发生源/漏区击穿或短路。

Description

具有硅化镍接触区的半导体结构及形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种具有硅化镍接触区的半导体结构及形成方法。
背景技术
随着半导体器件集成度不断增大，与半导体器件相关的临界尺寸不断减小，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。因此，金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低MOS晶体管的栅极、源极、漏极的表面电阻和接触电阻，进而降低电阻电容延迟时间。现有的自对准金属硅化物技术中，常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的栅极接触区、源极接触区、漏极接触区，由于具有较小的接触电阻、较小的硅消耗、容易达到较窄的线宽，硅化镍被视为一种较为理想的金属硅化物。
但是所述硅化镍技术有一个比较严重的问题，在退火形成硅化镍时，通常还会形成倒棱锥体的硅化镍或二硅化镍钉入(spiking)到半导体衬底内，当所述倒棱锥体的硅化镍或二硅化镍钉入到MOS晶体管栅极结构下方的沟道区内，容易导致源/漏区击穿或短路。为了解决所述问题，公开号为US2005/0112829A1的美国专利文献公开了一种形成硅化镍源/漏接触区的方法：在形成硅化镍之前，对所述待形成硅化镍的半导体衬底区域(即MOS晶体管的源/漏区)进行粒子注入，由于所述注入的粒子的半径大于所述半导体衬底的材料的原子半径，使得所述粒子注入区域的晶格大于所述半导体衬底的晶格，而所述二硅化镍的晶格小于所述半导体衬底的晶格，通过退火处理后，由于所述粒子注入区域的晶格与二硅化镍的晶格不匹配，不容易形成倒棱锥体的二硅化镍。但是利用所述形成硅化镍源/漏接触区的方法仍不能避免产生倒棱锥体的硅化镍，且仍会导致源/漏区击穿或短路。
发明内容
本发明解决的问题是提供一种具有硅化镍接触区的半导体结构及形成方法，可以避免在形成硅化镍接触区时产生倒棱锥体的硅化镍或二硅化镍钉入到栅极结构下方的沟道区内，提高了器件的良率。
为解决上述问题，本发明技术方案提供了一种具有硅化镍接触区的半导体结构形成方法，包括：
提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成离子掺杂区；
在所述离子掺杂区内形成凹槽，所述凹槽伸入到栅极结构下方；
在所述凹槽内靠近栅极结构一侧的侧壁表面形成二硅化镍层；
在所述凹槽内形成外延层，利用所述外延层形成硅化镍接触区。
可选的，形成所述二硅化镍层的方法为在所述凹槽内形成二硅化镍材料层，利用干法刻蚀除去未被栅极结构遮挡的二硅化镍材料层，在所述凹槽内靠近栅极结构一侧的侧壁表面形成二硅化镍层。
可选的，形成所述二硅化镍材料层的工艺包括：在所述凹槽内的半导体衬底表面沉积第一镍金属层，利用退火工艺形成二硅化镍材料层。
可选的，所述退火工艺为均温退火或尖峰退火。
可选的，所述均温退火温度范围为400℃～600℃。
可选的，所述退火工艺的气体为氮气。
可选的，所述第一镍金属层的厚度范围为
Figure BDA0000091961430000021
可选的，沉积所述第一镍金属层时的气体为氮气和氩气的混合气体。
可选的，所述氮气占所述混合气体的摩尔比的范围为1％～10％。
可选的，所述混合气体的气流量范围为5sccm/s～50sccm/s。
可选的，形成所述凹槽的工艺为湿法刻蚀。
可选的，所述凹槽的深度为
Figure BDA0000091961430000031
可选的，所述外延层的厚度为
可选的，还包括，在形成所述凹槽前，在所述半导体衬底、栅极结构表面形成暴露出所述离子掺杂区表面的硬掩膜层。
可选的，形成所述硅化镍接触区的方法包括：在所述外延层表面形成第二镍金属层，在所述第二镍金属层表面形成氮化钛层，经过第一退火工艺后，除去未反应的第二镍金属层和氮化钛层，再进行第二退火工艺，形成硅化镍接触区。
可选的，还包括，在形成硅化镍接触区的同时，在所述栅极结构表面形成栅极硅化镍接触区。
可选的，还包括：在形成所述硅化镍接触区和栅极硅化镍接触区后，在所述半导体衬底、栅极结构表面形成介质层，平坦化所述介质层表面，在所述介质层内形成贯穿所述介质层的导电插塞，所述导电插塞的底部与所述硅化镍接触区、栅极硅化镍接触区电连接。
本发明技术方案还提供了一种具有硅化镍接触区的半导体结构，包括：
半导体衬底，位于所述半导体衬底表面的栅极结构，位于所述栅极结构两侧的半导体衬底内的离子掺杂区；
位于所述离子掺杂区表面的硅化镍接触区，位于所述硅化镍接触区和栅极结构下方沟道区之间的二硅化镍层，所述二硅化镍层位于栅极结构下方。
可选的，还包括：位于所述栅极结构表面的栅极硅化镍接触区，位于所述半导体衬底和栅极结构表面的介质层，位于所述介质层内且贯穿所述介质层的导电插塞，所述导电插塞的底部与所述硅化镍接触区、栅极硅化镍接触区电连接。
与现有技术相比，本发明具有以下优点：
由于所述二硅化镍层位于所述硅化镍接触区和栅极结构下方沟道区之间，且位于所述栅极结构下方，使得在形成硅化镍接触区时，由于所述二硅化镍层的阻挡，不会形成钉入到MOS晶体管栅极结构下方的沟道区内的倒棱锥体的硅化镍或二硅化镍，避免发生源/漏区击穿或短路。且所述二硅化镍与半导体衬底的接触电阻小于硅化镍与半导体衬底的接触电阻，在所述沟道区两侧形成有二硅化镍层能减小源/漏区导通电阻，提高载流子迁移率。
附图说明
图1为本发明实施例的具有硅化镍接触区的半导体结构形成方法的流程示意图；
图2至图8为本发明实施例的具有硅化镍接触区的MOS晶体管形成方法的剖面结构示意图。
具体实施方式
由于形成硅化镍接触区时容易形成倒棱锥体的硅化镍或二硅化镍，所述倒棱锥体的硅化镍或二硅化镍钉入到MOS晶体管栅极结构下方的沟道区内，容易导致源/漏区击穿或短路，发明人经过研究，提出了一种具有硅化镍接触区的半导体结构及形成方法，所述形成方法具体包括：提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成离子掺杂区；在所述离子掺杂区内形成凹槽，所述凹槽伸入到栅极结构下方；在所述凹槽内形成二硅化镍材料层，利用干法刻蚀除去未被栅极结构遮挡的二硅化镍材料层，形成位于凹槽内靠近栅极结构一侧的侧壁表面的二硅化镍层；在所述凹槽内形成外延层，利用所述外延层形成硅化镍接触区。由于所述栅极结构下方有部分二硅化镍材料层未被刻蚀掉，最后形成的二硅化镍层位于硅化镍接触区靠近栅极结构一侧的侧壁表面，使得在形成硅化镍接触区时，由于所述二硅化镍层的阻挡，不会形成钉入到MOS晶体管栅极结构下方的沟道区内的倒棱锥体的硅化镍或二硅化镍，避免发生源/漏区击穿或短路。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明首先提供了一种具有硅化镍接触区的半导体结构形成方法，请参考图1，为本发明实施例的形成方法的流程示意图，包括：
步骤S101，提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成离子掺杂区；
步骤S102，在所述离子掺杂区内形成凹槽，所述凹槽伸入到栅极结构下方；
步骤S103，在所述凹槽内靠近栅极结构一侧的侧壁表面形成二硅化镍层；
步骤S104，在所述凹槽内形成外延层，利用所述外延层形成硅化镍接触区。
图2至图8为本发明实施例的具有硅化镍接触区的MOS晶体管形成方法的剖面结构示意图。
请参考图2，提供半导体衬底100，在所述半导体衬底100表面形成栅极结构200，在所述栅极结构200两侧的半导体衬底100内形成离子掺杂区110。
所述半导体衬底100为硅衬底、绝缘体上硅(SOI)衬底其中的一种。在本实施例中，所述半导体衬底100为硅衬底。所述半导体衬底100内还形成有浅沟槽隔离结构(未标示)，用于隔离不同的有源区。
所述栅极结构200包括位于所述半导体衬底100表面的栅氧化层210、位于所述栅氧化层210表面的栅电极220、位于所述栅电极220表面的遮蔽层240和位于所述栅氧化层210、栅电极220、遮蔽层240侧壁表面的侧墙230。所述栅氧化层210的材料为氧化硅，所述栅电极220的材料为多晶硅或掺杂的多晶硅，所述遮蔽层240的材料为氮化硅或氧化硅，所述侧墙230的材料为氧化硅、氮化硅或二者的叠层结构。所述遮蔽层240可以防止栅电极220表面形成二硅化镍材料层。由于所述栅极结构的形成方法为本领域技术人员的公知技术，在此不再赘述。
在本发明实施例中，形成所述离子掺杂区110的具体工艺包括：依次形成位于所述半导体衬底100上的栅氧化层210、栅电极220、遮蔽层240后，以光刻胶图形(未图示)为掩膜，对所述栅氧化层210、栅电极220、遮蔽层240两侧的半导体衬底进行第一离子注入形成轻掺杂源/漏区(未图示)，在所述栅氧化层210、栅电极220、遮蔽层240侧壁形成侧墙230后，以所述侧墙230为掩膜，对所述侧墙230两侧的半导体衬底100进行第二离子注入形成重掺杂源/漏区(未图示)，所述轻掺杂源/漏区和重掺杂源/漏区构成离子掺杂区110。所述离子掺杂的类型为N型离子或P型离子，最终形成的半导体结构为MOS晶体管。
在其他实施例中，通过不同的离子注入工艺，形成其他不同的半导体器件。当对所述栅极结构两侧的半导体衬底进行两次不同带电类型的掺杂，使得最后形成的半导体结构为垂直双扩散MOS晶体管(VDMOS)。由于本发明实施例主要是避免在沟道区内形成倒棱锥体的硅化镍或二硅化镍，因此不同的离子掺杂区的结构和形成方法的类型不应限制本发明的保护范围。
请参考图3，在所述离子掺杂区110内形成凹槽300，所述凹槽300伸入到栅极结构200下方。
形成所述凹槽300的具体工艺包括：在所述半导体衬底100、栅极结构200表面形成硬掩膜层(未图示)，所述硬掩膜层的材料为氧化硅、氮化硅其中一种或两者的叠层结构，所述硬掩膜层为其他不需要刻蚀的半导体衬底区域提供掩膜；对所述硬掩膜层进行图形化刻蚀，暴露出所述离子掺杂区110表面，所述暴露出的离子掺杂区110为位于所述栅极结构200两侧的离子掺杂区110；采用湿法刻蚀工艺刻蚀所述暴露出的离子掺杂区110，在所述离子掺杂区110内形成凹槽300，所述凹槽的深度范围为所述湿法刻蚀工艺是各向同性的，在纵向刻蚀所述离子掺杂区110的同时也会横向刻蚀所述离子掺杂区110，使得所述凹槽300伸入到所述栅极结构200的侧墙230下方的离子掺杂区110，所述凹槽300伸入到所述栅极结构200下方的距离范围也为
Figure BDA0000091961430000072
在本实施例中，湿法刻蚀的溶液为KOH溶液。
请参考图4，在所述凹槽300内形成二硅化镍材料层310。
形成所述二硅化镍材料层310的具体工艺包括：利用溅射工艺在所述凹槽300表面形成第一镍金属层(未图示)；利用化学气相沉积工艺在所述第一镍金属层表面形成氮化钛层(未图示)，所述氮化钛层可防止所述第一镍金属层被氧化；利用退火工艺，使得所述第一镍金属层与所述凹槽底部的硅材料发生反应，形成二硅化镍材料层。其中，所述第一镍金属层的厚度为
Figure BDA0000091961430000073
沉积所述第一镍金属层时的气体为氮气和氩气的混合气体，所述混合气体的气流量范围为5sccm/s～50sccm/s，所述氮气占整个混合气体的摩尔比的范围为1％～10％。通过调整所述氮气占整个混合气体的摩尔比，可以降低形成第一镍金属层时的热预算，降低生产成本。所述形成二硅化镍材料层的退火工艺为均温退火或尖峰退火其中的一种，在本实施例中，所述退火的工艺为均温退火，退火温度为400℃～600℃，退火时间为10s～60s，退火气体为氮气。由于所述第一镍金属层厚度较薄，最终形成的二硅化镍材料层厚度与硅化镍接触区相比较薄，不会形成倒棱锥体的二硅化镍钉入到栅极结构下方的沟道区中。
请一并参考图4和图5，利用干法刻蚀除去未被栅极结构200遮挡的二硅化镍材料层310，形成位于所述凹槽300内靠近栅极结构200一侧的侧壁表面的二硅化镍层320，所述二硅化镍层320位于所述栅极结构200下方。
利用自对准工艺对所述二硅化镍材料层310进行干法刻蚀，直至除去所述未被栅极结构200遮挡的二硅化镍材料层310，形成位于所述凹槽300内靠近栅极结构200一侧的侧壁表面的二硅化镍层320，所述二硅化镍层320位于所述栅极结构200下方。由于所述二硅化镍层320位于栅极结构200的下方，且形成二硅化镍的退火温度大于形成硅化镍的退火温度(一般为300℃～400℃)，所述二硅化镍的稳定性高于所述硅化镍的稳定性，所述二硅化镍的致密度大于所述硅化镍的致密度，在后续形成硅化镍接触区时，所述二硅化镍层320能阻挡倒棱锥体的硅化镍或二硅化镍钉入到栅极结构下方的沟道区内，避免源/漏区击穿或短路，且所述二硅化镍与半导体衬底的接触电阻小于硅化镍与半导体衬底的接触电阻，在所述沟道区两侧形成有二硅化镍层320能减小源/漏区的导通电阻，提高载流子迁移率。
请一并参考图5和图6，通过选择性外延生长，在所述凹槽300内利用外延工艺形成外延层330，其中，所述二硅化镍层320位于所述外延层330侧壁靠近栅极结构200的一侧。所述外延层330的材料为硅，所述外延层330的厚度为
Figure BDA0000091961430000081
所述外延层330的厚度大于所述凹槽300的深度。
请参考图7，在所述外延层330表面形成硅化镍接触区340，在所述栅电极220表面形成栅极硅化镍接触区250。
在形成所述硅化镍接触区340、栅极硅化镍接触区250之前，除去所述遮蔽层240，暴露出栅电极220。除去所述遮蔽层240的工艺为湿法刻蚀工艺。
形成所述硅化镍接触区340、栅极硅化镍接触区250的具体工艺包括：利用同一溅射工艺在所述外延层330、栅极结构200表面形成第二镍金属层(未图示)，利用同一化学气相沉积工艺在所述第二镍金属层表面形成氮化钛层(未图示)，所述氮化钛层可防止所述第二镍金属层被氧化；对所述第二镍金属层进行第一退火处理，使得所述第二镍金属层的部分镍金属与外延层、栅电极的硅发生反应，形成高电阻的硅化二镍层；利用湿法刻蚀除去未反应的第二镍金属层和氮化钛层，所述湿法刻蚀的溶液为硫酸、盐酸；对所述高电阻的硅化二镍层进行第二退火处理，使得所述高电阻的硅化二镍与外延层、栅电极的硅发生反应，在所述外延层330表面形成低电阻的硅化镍接触区340，在所述栅电极220表面形成低电阻的栅极硅化镍接触区250。
由于所述二硅化镍层320位于所述外延层330侧壁靠近栅极结构的一侧，而所述硅化镍接触区340形成于所述外延层330的表面，则所述二硅化镍层320也位于所述硅化镍接触区340侧壁靠近栅极结构200的一侧，当所述硅化镍接触区340产生倒棱锥体的硅化镍或二硅化镍，由于所述二硅化镍层320的阻挡作用，所述倒棱锥体的硅化镍或二硅化镍不会钉入到栅极结构下方的沟道区内，从而避免导致源/漏区击穿或短路。且所述外延层330的厚度大于所述凹槽的深度，使得所述形成的硅化镍接触区340的位置高于所述二硅化镍层320的位置，所述二硅化镍层320位于硅化镍接触区340的侧下方，使得所述倒棱锥体的硅化镍或二硅化镍更不会斜向下伸入到栅极结构下方的沟道区内，从而避免导致源/漏区击穿或短路。
请参考图8，在所述半导体衬底100、栅极结构200表面形成介质层400，平坦化所述介质层400表面，在所述介质层400内形成贯穿所述介质层400的导电插塞450，所述导电插塞450的底部与所述硅化镍接触区340、栅极硅化镍接触区250电连接，形成MOS晶体管。
在本发明实施例中，先在所述离子掺杂区内形成凹槽，所述凹槽伸入到栅极结构下方，并在凹槽侧壁形成二硅化镍层，利用所述二硅化镍层阻挡后续形成的倒棱锥体的硅化镍或二硅化镍，使得所述倒棱锥体的硅化镍或二硅化镍不会斜向下钉入到MOS晶体管栅极结构下方的沟道区内，避免发生源/漏区击穿或短路。且所述二硅化镍与半导体衬底的接触电阻小于硅化镍与半导体衬底的接触电阻，在所述沟道区两侧形成有二硅化镍层320能减小源/漏区导通电阻，提高载流子迁移率。
本发明实施例还提供了一种具有硅化镍接触区的半导体结构，请参考图8，包括：半导体衬底100，位于所述半导体衬底100表面的栅极结构200，位于所述栅极结构200两侧的半导体衬底100内的离子掺杂区110；位于所述离子掺杂区110表面的硅化镍接触区340，位于所述硅化镍接触区340和栅极结构200下方沟道区之间的二硅化镍层320，所述二硅化镍层320位于栅极结构200下方；位于所述栅极结构200表面的栅极硅化镍接触区250；位于所述半导体衬底100和栅极结构200表面的介质层400，位于所述介质层400内且贯穿所述介质层400的导电插塞450，所述导电插塞450的底部与所述硅化镍接触区340、栅极硅化镍接触区250电连接。
由于所述二硅化镍层位于所述硅化镍接触区和栅极结构下方沟道区之间，且位于所述栅极结构下方，使得在形成硅化镍接触区时，由于所述二硅化镍层的阻挡，不会形成钉入到MOS晶体管栅极结构下方的沟道区内的倒棱锥体的硅化镍或二硅化镍，避免发生源/漏区击穿或短路。且所述二硅化镍与半导体衬底的接触电阻小于硅化镍与半导体衬底的接触电阻，在所述沟道区两侧形成有二硅化镍层能减小源/漏区导通电阻，提高载流子迁移率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (19)

1.一种具有硅化镍接触区的半导体结构形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面形成栅极结构，在所述栅极结构两侧的半导体衬底内形成离子掺杂区；
在所述离子掺杂区内形成凹槽，所述凹槽伸入到栅极结构下方；
在所述凹槽内靠近栅极结构一侧的侧壁表面形成二硅化镍层；
在所述凹槽内形成外延层，利用所述外延层形成硅化镍接触区。
2.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，形成所述二硅化镍层的方法为：在所述凹槽内形成二硅化镍材料层，利用干法刻蚀除去未被栅极结构遮挡的二硅化镍材料层，在所述凹槽内靠近栅极结构一侧的侧壁表面形成二硅化镍层。
3.如权利要求2所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，形成所述二硅化镍材料层的工艺包括：在所述凹槽内的半导体衬底表面沉积第一镍金属层，利用退火工艺形成二硅化镍材料层。
4.如权利要求3所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述退火工艺为均温退火或尖峰退火。
5.如权利要求4所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述均温退火温度范围为400℃～600℃。
6.如权利要求3所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述退火工艺的气体为氮气。
7.如权利要求3所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述第一镍金属层的厚度范围为
Figure FDA0000091961420000011
8.如权利要求3所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，沉积所述第一镍金属层时的气体为氮气和氩气的混合气体。
9.如权利要求8所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述氮气占所述混合气体的摩尔比的范围为1％～10％。
10.如权利要求8所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述混合气体的气流量范围为5sccm/s～50sccm/s。
11.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，形成所述凹槽的工艺为湿法刻蚀。
12.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述凹槽的深度为
13.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，所述外延层的厚度为
Figure FDA0000091961420000022
14.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，还包括，在形成所述凹槽前，在所述半导体衬底、栅极结构表面形成暴露出所述离子掺杂区表面的硬掩膜层。
15.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，形成所述硅化镍接触区的方法包括：在所述外延层表面形成第二镍金属层，在所述第二镍金属层表面形成氮化钛层，经过第一退火工艺后，除去未反应的第二镍金属层和氮化钛层，再进行第二退火工艺，形成硅化镍接触区。
16.如权利要求1所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，还包括，在形成硅化镍接触区的同时，在所述栅极结构表面形成栅极硅化镍接触区。
17.如权利要求16所述的具有硅化镍接触区的半导体结构形成方法，其特征在于，还包括：在形成所述硅化镍接触区和栅极硅化镍接触区后，在所述半导体衬底、栅极结构表面形成介质层，平坦化所述介质层表面，在所述介质层内形成贯穿所述介质层的导电插塞，所述导电插塞的底部与所述硅化镍接触区、栅极硅化镍接触区电连接。
18.一种具有硅化镍接触区的半导体结构，其特征在于，包括：
半导体衬底，位于所述半导体衬底表面的栅极结构，位于所述栅极结构两侧的半导体衬底内的离子掺杂区；
位于所述离子掺杂区表面的硅化镍接触区，位于所述硅化镍接触区和栅极结构下方沟道区之间的二硅化镍层，所述二硅化镍层位于栅极结构下方。
19.如权利要求18所述的具有硅化镍接触区的半导体结构，其特征在于，还包括：位于所述栅极结构表面的栅极硅化镍接触区，位于所述半导体衬底和栅极结构表面的介质层，位于所述介质层内且贯穿所述介质层的导电插塞，所述导电插塞的底部与所述硅化镍接触区、栅极硅化镍接触区电连接。
CN201110276571.4A 2011-09-16 2011-09-16 具有硅化镍接触区的半导体结构及形成方法 Active CN103000528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110276571.4A CN103000528B (zh) 2011-09-16 2011-09-16 具有硅化镍接触区的半导体结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110276571.4A CN103000528B (zh) 2011-09-16 2011-09-16 具有硅化镍接触区的半导体结构及形成方法

Publications (2)

Publication Number Publication Date
CN103000528A true CN103000528A (zh) 2013-03-27
CN103000528B CN103000528B (zh) 2015-12-16

Family

ID=47928955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110276571.4A Active CN103000528B (zh) 2011-09-16 2011-09-16 具有硅化镍接触区的半导体结构及形成方法

Country Status (1)

Country Link
CN (1) CN103000528B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448814A (zh) * 2014-08-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN109980003A (zh) * 2017-12-27 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110024104A (zh) * 2016-12-30 2019-07-16 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937181A (zh) * 2005-09-19 2007-03-28 联华电子股份有限公司 具有镍硅化物的半导体元件与制作镍硅化物的方法
CN101123271A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101127304A (zh) * 2006-08-14 2008-02-20 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20080096336A1 (en) * 2006-10-18 2008-04-24 Peng-Soon Lim Method of forming integrated circuit devices having n-MOSFET and p-MOSFET transistors with elevated and silicided source/drain structures
CN101908560A (zh) * 2009-06-08 2010-12-08 旺宏电子股份有限公司 半导体元件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937181A (zh) * 2005-09-19 2007-03-28 联华电子股份有限公司 具有镍硅化物的半导体元件与制作镍硅化物的方法
CN101123271A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN101127304A (zh) * 2006-08-14 2008-02-20 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20080096336A1 (en) * 2006-10-18 2008-04-24 Peng-Soon Lim Method of forming integrated circuit devices having n-MOSFET and p-MOSFET transistors with elevated and silicided source/drain structures
CN101908560A (zh) * 2009-06-08 2010-12-08 旺宏电子股份有限公司 半导体元件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448814A (zh) * 2014-08-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN110024104A (zh) * 2016-12-30 2019-07-16 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构
US11824097B2 (en) 2016-12-30 2023-11-21 Intel Corporation Contact architecture for capacitance reduction and satisfactory contact resistance
CN110024104B (zh) * 2016-12-30 2024-03-08 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构
CN109980003A (zh) * 2017-12-27 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109980003B (zh) * 2017-12-27 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN103000528B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
US9093466B2 (en) Epitaxial extension CMOS transistor
US9035430B2 (en) Semiconductor fin on local oxide
US20130140632A1 (en) Lateral Transistor Component and Method for Producing Same
US20130164895A1 (en) Trench-Gated Power Devices with Two Types of Trenches and Reliable Polycidation
WO2008121991A1 (en) Self-aligned trench mosfet and method of manufacture
US8969952B2 (en) Semiconductor device with reduced miller capacitance and fabrication method thereof
US10249721B2 (en) Semiconductor device including a gate trench and a source trench
TW201306179A (zh) 橫向電晶體及其製作方法
TW201824541A (zh) 具有減少之串聯總電阻之鰭狀場效電晶體
CN105280492A (zh) 半导体结构的形成方法
JP2004336049A (ja) ノッチ型ゲート電界効果トランジスタの構造および製造方法
CN104752216B (zh) 晶体管的形成方法
CN103000528B (zh) 具有硅化镍接触区的半导体结构及形成方法
US20140342517A1 (en) Method for fabricating trench type power semiconductor device
CN104425279A (zh) 鳍式场效应晶体管及其形成方法、半导体器件
CN104425520A (zh) 半导体器件及形成方法
CN106952959A (zh) 一种锗硅沟道鳍式场效应晶体管及其制备方法
CN104124209A (zh) Cmos器件的制造方法
US20140124853A1 (en) Semiconductor device with reduced miller capacitance and fabrication method thereof
US9818859B2 (en) Quasi-vertical power MOSFET and methods of forming the same
US8828822B2 (en) Method for fabricating semiconductor device with reduced Miller capacitance
US8878295B2 (en) DMOS transistor with a slanted super junction drift structure
TWI511305B (zh) 蕭特基整流元件之製造方法
CN103165453B (zh) 高介电金属栅mos及其制造方法
CN103426766B (zh) Pmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant