CN102969894A - Dc-dc转换器模式自动转换电路 - Google Patents

Abstract

本发明公开了一种DC-DC转换器模式自动转换电路，主要解决现有模式转换电路转换对应的负载电流随外部条件变化，只能应用在电流模控制转换器中的问题。该模式转换电路包括功率级电路、反馈网络、反馈控制电路、平均电流采样电路、迟滞比较器和逻辑控制及驱动电路；功率级电路分别为平均电流采样电路提供电压信号V_OUT和开关信号SW2，逻辑控制及驱动电路分别为平均电流采样电路提供使能信号V_E和电压驱动信号V_D，平均电流采样电路输出平均电压信号V_A，反馈网络为反馈控制电路提供电压反馈信号V_FB，迟滞比较器为逻辑控制及驱动电路提供工作模式信号V6。本发明采用了平均电流采样电路，保证了负载电流不变，增加了转换器的控制方式，可用于模拟集成电路。

Description

DC-DC转换器模式自动转换电路

技术领域

本发明属于电子电路技术领域，特别涉及DC-DC转换器模式自动转换电路，可用于模拟集成电路。

背景技术

在电源管理领域，DC-DC转换器通过开关控制提供一个稳定的输出电压。同步DC-DC转换器至少包含两个开关元件，控制电路检测输出电压，并生成反馈信号来调节开关元件的占空比。DC-DC转换器存在一个严重的问题：当负载电流很小时，转换器的效率会明显降低。转换器的损耗主要包含导通损耗、开关损耗和静态损耗，其中静态损耗和开关损耗基本不随负载变化。重载时，转换器的主要损耗为导通损耗；轻载时，导通损耗减小，静态损耗和开关损耗占主导地位。因此，轻载时转换器的效率明显降低。这一问题对于使用电池供电设备的应用尤为严重，因为当系统工作在待机模式下，DC-DC转换器模块会消耗很大的功耗。

在轻载时，为了提高转换器的效率，延长电池的工作时间，通常使转换器工作在另一种低功耗的模式下以降低转换器损耗。这种工作模式一般通过降低转换器开关损耗和静态损耗来实现。脉冲频率调制PFM模式是一种典型的低功耗模式，在该模式下，转换器工作足够长的时间使输出电压达到一定值，例如高于正常值1%，然后进入休眠状态。在休眠状态下，所有开关停止切换，其所在芯片的大部分电路关断，负载通过输出电容来提供能量。当输出电压降低到一定值时，例如低于正常值1%，转换器将退出休眠状态，重新进入普通的工作模式。在低功耗模式下，休眠时间随着负载电流的减小而增大。因此，在轻载时，使用低功耗模式可以保持相对较高的效率。在重载时，通常转换器工作在脉冲宽度调制PWM模式下，在这种模式下转换器每个周期开关都要切换，相对于低功耗模式能够实现更小的输出纹波电压。若设计一种模式自动控制电路，使转换器的工作模式随着负载电流的变化自动地在PWM模式和低功耗模式之间转换，既可以解决轻负载时效率低的问题，又可以使重载时输出电压保持较小的纹波。

目前已经发表了一些模式自动控制的方法。图1为一种应用于电流模控制转换器的模式自动控制的方法。由于误差放大器的输出电压能够反映负载电流的大小，当该电压减小到一个预先设定值时，表明负载电流小于设定值，转换器进入休眠状态。在休眠状态下，当输出电压小于一个预先设定值时，转换器退出休眠状态。也就是说，当负载较小时，转换器工作在一种低功耗模式下，即在休眠状态和开关状态之间转换。当负载较大时，转换器工作在PWM模式下。这种方法虽可实现电流模控制转换器的轻载和重载模式的自动控制，然而这种方法存在一个严重的问题：即误差信号代表电感的峰值电流，而不是负载的平均电流。这会导致模式切换对应的负载电流随着输入输出电压，电感和开关频率的变换而变化。此外，这种方法也仅能应用在电流模控制的转换器中。

发明内容

本发明的目的在于针对现有技术的不足，提供一种DC-DC转换器模式自动转换电路。该方法可以减小外围应用电路，模式切换点所对应的负载电流基本保持不变。此外，该方法不仅适应于电流模控制的转换器，也适应于电压模、迟滞模式等其它控制方法转换器。

为实现上述目的，本发明包括：功率级电路1、反馈网络2、反馈控制电路3、迟滞比较器5和逻辑控制及驱动电路6；功率级电路1与反馈网络2相连，输出电压信号V_OUT；反馈网络2与反馈控制电路3相连，输出电压反馈信号V_FB；反馈控制电路3与逻辑控制及驱动电路6相连，输出脉宽调制信号V5；迟滞比较器5与逻辑控制及驱动电路6相连，输出工作模式信号V6；逻辑控制及驱动电路6与功率级电路1相连，分别输出电压控制信号V1~V3和电压驱动信号V_D，其特征在于：

功率级电路1、迟滞比较器5和逻辑控制及驱动电路6分别连接有平均电流采样电路4，用于输出平均采样信号V_A；

所述平均电流采样电路4包括：

偏置电路41，它设有一个输入端和两个输出端，其输入端L作为平均电流采样电路4的第一输入端，并与其所在芯片的基准电压V_BIAS相连；其第一输出端A与快速充电支路44相连，输出偏置电压信号V_B2；其第二输出端B与电流采样电路42相连，输出偏置电压信号V_B1；

电流采样电路42，它设有五个输入端和一个输出端，其第一输入端D作为平均电流采样电路4的第二输入端，并与逻辑控制及驱动电路6所输入的使能信号V_E相连；其第二输入端E作为平均电流采样电路4的第三输入端，并与逻辑控制及驱动电路6所输入的电压驱动信号V_D相连；其第三输入端F作为平均电流采样电路4的第四输入端，并与功率级电路1所输入的开关信号SW2相连；其第四输入端C与偏置电路41所输入的偏置电压信号V_B1相连；其第五输入端N作为平均电流采样电路4的第五输入端，并与功率级电路1所输入的电压信号V_OUT相连；其输出端G与滤波器43相连，输出瞬态电压信号V_AS；

滤波器43，它设有一个输入端和一个输出端，其输入端H与电流采样电路42输入的瞬态电压信号V_AS相连；其输出端I作为平均电流采样电路4的输出端，并与迟滞比较器5相连，输出平均采样信号V_A；

快速充电支路44，它设有一个输入端和一个输出端，其输入端K作为平均电流采样电路4的第六输入端，并与其所在芯片的电压信号V_Q相连；其输出端G与滤波器43相连，输出电流信号。

作为优选，上述模式自动转换电路的偏置电路41，包括2个NMOS管和一个PMOS管；

第一NMOS管M1和第二NMOS管M2，其栅极相连构成电流镜结构，作为偏置电路41的第二输出端B，并与电流采样电路42相连；其源极相连，并连接到地；第一NMOS管M1的漏极作为偏置电路41的输入端L，并与其所在芯片的基准电流源IREF相连；第二NMOS管M2的漏极与第五PMOS管M5的漏极相连；

第五PMOS管M5，其栅极与漏极相连，作为偏置电路41的第一输出端A，并与快速充电支路44相连；其源极与其所在芯片的电源电压V_IN相连。

作为优选，上述模式自动转换电路的电流采样电路42，包括2个NMOS管、2个NMOS开关管、3个PMOS管、2个电阻、2个反相器，采样电阻RDS和PMOS采样管MDS；

第三NMOS管M3和第四NMOS管M4，其栅极相连作为电流采样电路42的第四输入端C，并与偏置电路41输入的偏置电压信号V_B1相连；其源极相连，并连接到地；第三NMOS管M3的漏极与第七PMOS管M7的漏极相连；第四NMOS管M4的漏极与第八PMOS管M8的漏极相连；

第七PMOS管M7和第八PMOS管M8，其栅极相连构成运算放大器结构；第七PMOS管M7的源极与第一电阻R1的一端相连，第一电阻R1的另一端与采样电阻RDS的一端相连；第八PMOS管M8的源极与第二电阻R2的一端相连，电阻R2的另一端与采样电阻RDS的另一端相连；

第九PMOS管M9，其栅极与第七PMOS管M7的漏极相连，其源极与第八PMOS管M8的源极相连，其漏极与第十NMOS开关管M10的漏极相连；

第十NMOS开关管M10，其栅极与第一反相器I1的输出端相连，其漏极与第十一NMOS开关管M11的漏极相连，其源极与地相连；

第十一NMOS开关管M11，其栅极与第二反相器I2的输出端相连，其源极作为电流采样电路42的输出端G，输出瞬态电压信号V_AS；

第一反相器I1，其输入端与逻辑控制及驱动电路6所输入的使能信号V_E相连，其输出端与第二反相器I2的输入端相连；

PMOS采样管MDS，其栅极与逻辑控制及驱动电路6所输入的电压驱动信号V_D相连，其源极与功率级电路1输入的电压信号V_OUT相连，其漏极与功率级电路1输入的开关信号SW2相连。

作为优选，上述模式自动转换电路的滤波器43，包括3个电阻和2个电容，即第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1和第二电容C2；

所述第四电阻R4，其一端作为滤波器43的输入端H，并与电流采样电路42输入的瞬态电压信号V_AS相连；其另一端与第五电阻R5的一端相连；

所述第五电阻R5的另一端作为滤波器43的输出端I，与迟滞比较器5的反相输入端相连，输出平均采样信号V_A；

所述第三电阻R3跨接于第四电阻R4的一端与地之间；

所述第一电容C1跨接于第四电阻R4的另一端与地之间；

所述第二电容C2跨接于第五电阻R5的另一端与地之间。

作为优选，上述模式自动转换电路的快速充电支路44，包括第六PMOS管M6和第十二NMOS管M12；

所述第六PMOS管M6，其栅极作为快速充电支路44的第一输入端M，并与偏置电路41输入的偏置电压信号V_B2相连；其源极与其所在芯片的电源电压V_IN相连；其漏极与第十二NMOS管M12的漏极相连；

所述第十二NMOS管M12，其栅极作为快速充电支路44的第二输入端K，并与其所在芯片的电压信号V_Q相连；其源极作为快速充电支路44的输出端J，输出电流信号。

本发明与现有技术相比具有以下优点：

（1）本发明由于采用平均电流采样电路，保证了模式转换点所对应的负载电流不变，增加了DC-DC转换器的模式转换控制的精度。

（2）本发明由于在平均电流采样电路中设有二阶滤波器，故滤波器可集成在其所在芯片内，简化了其所在芯片的外围应用电路。

附图说明

图1为传统电流模控制的自动转换原理图；

图2为本发明的整体结构框图；

图3为本发明中的平均电流采样电路第一实施例结构框图；

图4为本发明中的平均电流采样电路第一实施例的电路原理图；

图5为本发明中的平均电流采样电路第二实施例结构框图；

图6为本发明图5中偏置电路原理图。

具体实施方式

以下结合附图及其实施例对本发明作进一步描述。

参照图2和图3，本发明的模式自动转换电路包括：功率级电路1、反馈网络2、反馈控制电路3、平均电流采样电路4、迟滞比较器5和逻辑控制及驱动电路6；该功率级电路1的输入端与逻辑控制及驱动电路6相连；该功率级电路1的第一输出端与反馈网络2相连，输出电压信号V_OUT；该功率级电路1的第二输出端与平均电流采样电路4相连，输出开关信号SW2；该反馈网络2的输出端与反馈控制电路3相连，输出电压反馈信号V_FB；该反馈控制电路3与逻辑控制及驱动电路6相连，输出脉宽调制信号V5；该平均电流采样电路4包括偏置电路41、电流采样电路42、滤波器43和快速充电支路44，该偏置电路41的输入端L作为平均电流采样电路4的第一输入端，并与其所在芯片的基准电压V_BIAS相连；该偏置电路41的第一输出端A与快速充电支路44相连，输出偏置电压信号V_B2；该偏置电路41的第二输出端B与电流采样电路42相连，输出偏置电压信号V_B1；该电流采样电路42的第一输入端D作为平均电流采样电路4的第二输入端，并与逻辑控制及驱动电路6所输入的使能信号V_E相连；该电流采样电路42的第二输入端E作为平均电流采样电路4的第三输入端，并与逻辑控制及驱动电路6所输入的电压驱动信号V_D相连；该电流采样电路42的第三输入端F作为平均电流采样电路4的第四输入端，并与功率级电路1所输入的开关信号SW2相连；该电流采样电路42的第四输入端C与偏置电路41所输入的偏置电压信号V_B1相连；该电流采样电路42的第五输入端N作为平均电流采样电路4的第五输入端，并与功率级电路1所输入的电压信号V_OUT相连；该电流采样电路42的输出端G与滤波器43相连，输出瞬态电压信号V_AS；该滤波器43的输入端H与电流采样电路42输入的瞬态电压信号V_AS相连；该滤波器43的输出端I作为平均电流采样电路4的输出端，并与迟滞比较器5相连，输出平均采样信号V_A；该快速充电支路44的输入端K作为平均电流采样电路4的第六输入端，并与其所在芯片的电压信号V_Q相连；该快速充电支路44的输出端G与滤波器43相连，输出电流信号；该迟滞比较器5的输出端与逻辑控制及驱动电路6相连，输出工作模式信号V6；该逻辑控制及驱动电路6的输出端与功率级电路1相连，分别输出电压控制信号V1~V3和电压驱动信号V_D。

本发明的平均电流采样电路给出如下两种实施例：

实施例一：

参照图4，本发明的平均电流采样电路4包括偏置电路41、电流采样电路42、滤波器43和快速充电支路44；

所述的偏置电路41，包括2个NMOS管和一个PMOS管，即第一NMOS管M1、第二NMOS管M2和第五PMOS管M5，其中：

第一NMOS管M1的栅极与第二NMOS管M2的栅极相连构成电流镜结构，并作为偏置电路41的第二输出端B，输出偏置电压信号V_B1，为电流采样电路42提供基准电流；第一NMOS管M1的源极与第二NMOS管M2的源极相连，并连接到地；第一NMOS管M1的漏极作为偏置电路41的输入端L，并与其所在芯片的基准电流源I_REF相连，为偏置电路41提供基准电流；第二NMOS管M2的漏极与第五PMOS管M5的漏极相连；

第五PMOS管M5的栅极与漏极相连，作为偏置电路41的第一输出端A，输出偏置电压信号V_B2，为快速充电支路44提供基准电流；第五PMOS管M5的源极与其所在芯片的电源电压V_IN相连。

所述的电流采样电路42，包括2个NMOS管、2个NMOS开关管、3个PMOS管、2个电阻、2个反相器，即第三NMOS管M3、第四NMOS管M4，第十NMOS开关管M10、第十一NMOS开关管M11，第七PMOS管M7、第八PMOS管M8、第九PMOS管M9，第一电阻R1、第二电阻R2，第一反相器I1、第二反相器I2，采样电阻RDS和PMOS采样管MDS，其中：

第三NMOS管M3的栅极与第四NMOS管M4的栅极相连作为电流采样电路42的第四输入端C，并与偏置电路41输入的偏置电压信号V_B1相连；第三NMOS管M3的源极与第四NMOS管M4的源极相连，并连接到地；第三NMOS管M3的漏极与第七PMOS管M7的漏极相连；第四NMOS管M4的漏极与第八PMOS管M8的漏极相连，第三NMOS管M3和第四NMOS管M4分别为电流采样电路42的两条支路提供相同的尾电流；

第七PMOS管M7的栅极与第八PMOS管M8的栅极相连；第七PMOS管M7的源极与第一电阻R1的一端相连，第一电阻R1的另一端与采样电阻RDS的一端相连；第八PMOS管M8的源极与第二电阻R2的一端相连，电阻R2的另一端与采样电阻RDS的另一端相连，第一电阻R1和第二电阻R2的比例可调整电流采样电路的增益；

第九PMOS管M9的栅极与第七PMOS管M7的漏极相连，第九PMOS管M9的源极与第八PMOS管M8的源极相连，第九PMOS管M9的漏极与第十NMOS开关管M10的漏极相连，第三NMOS管M3、第四NMOS管M4、第七PMOS管M7、第八PMOS管M8和第九PMOS管M9组成放大器结构，使第七PMOS管M7的源极电压V_G7和第八PMOS管M8的源极电压V_G8相等；

第十NMOS开关管M10，其栅极与第一反相器I1的输出端相连，其漏极与第十一NMOS开关管M11的漏极相连，其源极与地相连；

第十一NMOS开关管M11，其栅极与第二反相器I2的输出端相连，其源极作为电流采样电路42的输出端G，输出瞬态电压信号V_AS，第十NMOS开关管M10和第十一NMOS开关管M11用来控制采样时将电流信号传递到电阻R3上，不采样时将电流信号与电阻R3断开；

第一反相器I1，其输入端与逻辑控制及驱动电路6所输入的使能信号V_E相连，其输出端与第二反相器I2的输入端相连，当电压驱动信号V_D为低电平时，PMOS采样管MDS导通，使能信号V_E为高电平，第十NMOS管M10关断，第十一NMOS管M11导通，电流采样电路2输出采样信号；当电压驱动信号V_D为高电平时，使能信号V_E为低电平，第十NMOS管M10导通，第十一NMOS管M11关断，电流采样电路2无采样信号输出。

PMOS采样管MDS，其栅极与逻辑控制及驱动电路6所输入的电压驱动信号V_D相连，其源极与功率级电路1输入的电压信号V_OUT相连，其漏极与功率级电路1输入的开关信号SW2相连，PMOS采样管MDS采样其所在芯片的负载电流I_LOAD，跟随其所在芯片的负载电流I_LOAD的变化而变化。

所述的滤波器43，包括3个电阻和2个电容，即第三电阻R3、第四电阻R4、第五电阻R5和第一电容C1、第二电容C2，其中：

第四电阻R4，其一端作为滤波器43的输入端H，并与电流采样电路42输入的瞬态电压信号V_AS相连；其另一端与第五电阻R5的一端相连；

第五电阻R5的另一端作为滤波器43的输出端I，与迟滞比较器5的反相输入端相连，输出平均采样信号V_A；

第三电阻R3跨接于第四电阻R4的一端与地之间；

第一电容C1跨接于第四电阻R4的另一端与地之间；

第二电容C2跨接于第五电阻R5的另一端与地之间；

第四电阻R4、第一电容C1、第五电阻R5和第二电容C2组成一个二阶滤波器。PMOS采样管MDS的电流平均值等于负载电流的平均值，故平均采样信号V_A代表负载电压的平均值，且该电压不随输入输出电压、电感、电容和时钟频率的变化而变化。

所述的快速充电支路44，包括第六PMOS管M6和第十二NMOS管M12，其中：

第六PMOS管M6，其栅极作为快速充电支路44的第一输入端M，并与偏置电路41输入的偏置电压信号V_B2相连；其源极与其所在芯片的电源电压V_IN相连；其漏极与第十二NMOS管M12的漏极相连；

第十二NMOS管M12，其栅极作为快速充电支路44的第二输入端K，并与其所在芯片的电压信号V_Q相连；其源极作为快速充电支路44的输出端J，输出电流信号，在负载为轻载模式下，若负载从轻载向重载转换时，滤波器43无法很快反应出负载的变化，此时电压信号V_OUT迅速降低，若电压信号V_OUT低于正常值的一定值时，例如正常值的3%~5%，转换器需强制进入脉冲宽度调制PWM模式下，通过其所在芯片的电压信号V_Q使第十二NMOS管M12打开，流过第六PMOS管M6的电流直接对电容C2充电，平均采样信号V_A迅速升高直至超过基准电压信号V_REF时，转换器进入脉冲宽度调制PWM模式。

实施例二：

参照图5，本发明平均电流采样电路4包括：偏置电路41、电流采样电路42、滤波器43和快速充电支路44，其中电流采样电路42、滤波器43和快速充电支路44的电路结构与实施例一相同。

所述电流采样电路42的第四输入端C与其所在芯片的基准电压V_BIAS相连，其他端连接均与实施例一相同；

参照图6，所述偏置电路41，设有一个输入端和一个输出端，其输入端L与其所在芯片的基准电压V_BIAS相连，其输出端A与快速充电支路44相连，为快速充电支路44提供偏置电压信号。该偏置电路41，包括第二NMOS管M2和第五PMOS管M5，其中：

第二NMOS管M2，其栅极作为偏置电路41的输入端L，并与其所在芯片的基准电压V_BIAS相连，为偏置电路41提供基准电流，其源极连接到地，其漏极与第五PMOS管M5的漏极相连；

第五PMOS管M5，其栅极与漏极相连，作为偏置电路41的输出端A，输出偏置电压信号V_B2，并与快速充电支路44相连，为快速充电支路44提供基准电流，其源极与其所在芯片的电源电压V_IN相连。

本发明的具体工作原理：

参照图4，功率级电路1输出的电压信号V_OUT经反馈网络2的电阻分压后得到反馈电压信号V_FB，反馈控制电路3根据反馈电压信号V_FB的大小输出脉宽调制信号V5，调整功率管在每个周期内导通的占空比，使输出电压V_OUT稳定在设定值。平均电流采样电路4用来检测负载瞬态电流I_LAOD，产生一个与负载瞬态电流I_LAOD成正比的瞬态采样信号V_AS。在平均电流采样电路4中，当电压驱动信号V_D为低电平时，PMOS采样管MDS导通，使能信号V_E为高电平，第十NMOS管M10关断，第十一NMOS管M11导通，电流采样电路2输出采样信号。电流采样电路2对流过PMOS采样管MDS的电流进行采样，由于第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、第三NMOS管M3和第四NMOS管M4组成的放大器结构使第七PMOS管M7的源极电压和第八PMOS管M8的源极电压相等。若电流采样电路2中第一电阻R1和第二电阻R2相等，则第三电阻R3上的电压为：

$V_{R3}=\frac{R_{\mathrm{DS}}}{R_{\mathrm{DS}}+R_{\mathrm{MDS}}}\frac{R3}{R1}{R}_{\mathrm{MD}}{I}_{\mathrm{MD}}$

其中，R_MD和R_MDS分别代表PMOS开关管MD和采样管MDS的电阻，I_MD为流过PMOS开关管MD的电流，R1和R3分别代表第一电阻R1的电阻值和第三电阻R3的电阻值。从上式可以看出第三电阻R3的电压V_R3与流过PMOS开关管的电流I_MD成正比。

当电压驱动信号V_D为高电平时，使能信号V_E为低电平，第十NMOS管M10导通，第十一NMOS管M11关断，电流采样电路2无采样信号输出，第三电阻R3上的电压为：

V_R3=0

第四电阻R4、第一电容C1、第五电阻R5、第二电容C2构成一个二阶滤波器。如果PMOS开关管MD的周期为T，PMOS开关管MDS在一个周期内的导通时间为t_D，那么V_R3通过二阶滤波后得到的电压V_A为：

$V_A=\frac{R_{\mathrm{DS}}}{R_{\mathrm{DS}}+R_{\mathrm{MDS}}}\frac{R3}{R3}\frac{t_D}{T}{R}_{\mathrm{MD}}{I}_{\mathrm{MD}}$

式中，V_A为平均采样电压，R_MD和R_MDS分别代表PMOS开关管MD和采样管MDS的电阻，I_MD为流过PMOS开关管MD的电流，R1和R3分别代表第一电阻R1的电阻值和第三电阻R3的电阻值。由于PMOS开关管MD的电流平均值等于负载电流的平均值，故平均采样信号V_A代表负载电压的平均值，且该电压不随输入输出电压、电感、电容和时钟频率的变化而变化。

在低功耗模式下，若负载从轻载向重载转换时，滤波器43无法很快反应出负载的变化，此时电压信号V_OUT迅速降低，若电压信号V_OUT低于正常值的一定值时，例如正常值的3%~5%，转换器需强制进入脉冲宽度调制PWM模式下，快速充电支路44中的第十二NMOS管M12导通，流过第六PMOS管M6的电流直接对电容C2充电，平均采样信号V_A迅速升高直至超过基准电压信号V_REF时，转换器进入脉冲宽度调制PWM模式。迟滞比较器5将反相输入端输入的平均采样信号V_A与其所在芯片的参考电压V_REF进行比较，若平均采样信号V_A小于其所在芯片的参考电压V_REF时，负载电流I_LOAD较小，迟滞比较器5输出高电平，使DC-DC转换器工作在低功耗模式下；当平均采样信号V_A大于其所在芯片的参考电压V_REF时，负载电流I_LOAD较大，迟滞比较器5输出低电平使转换器工作在脉冲宽度调制PWM模式下；迟滞比较器5的作用是为了防止DC-DC转换器在低功耗模式和脉冲宽度调制PWM模式之间振荡。

根据电荷平衡原理，在稳定状态下单位时间给电容C_OUT充电的电荷等于电容C_OUT放电电荷。

${\∫}_0^T{I}_{\mathrm{MD}}\mathrm{dt}=I_{\mathrm{LOAD}}T\⇒I_{\mathrm{LOAD}}=\frac{1}{T}{\∫}_0^T{I}_{\mathrm{MD}}\mathrm{dt}$

其中T代表时钟周期，I_MD代表流过开关管MD的电流，I_LOAD代表负载电流。也就是说，平均负载电流I_LOAD等于流过PMOS开关管MD的平均电流。因此，可以通过检测流过MD的平均电流得到负载的平均电流I_LOAD。

以上仅是本发明的两个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，对其电路进行不同的变更与改进，均在本发明的保护之列。

Claims (6)

1.一种DC-DC转换器模式自动转换电路，包括：功率级电路（1）、反馈网络（2)、反馈控制电路（3）、迟滞比较器（5）和逻辑控制及驱动电路（6）；功率级电路（1）与反馈网络（2）相连，输出电压信号V_OUT；反馈网络（2）与反馈控制电路（3）相连，输出电压反馈信号V_FB；反馈控制电路（3）与逻辑控制及驱动电路（6）相连，输出脉宽调制信号V5；迟滞比较器（5）与逻辑控制及驱动电路（6）相连，输出工作模式信号V6；逻辑控制及驱动电路（6）与功率级电路（1）相连，分别输出电压控制信号V1~V3和电压驱动信号V_D，其特征在于：

功率级电路（1）、迟滞比较器（5）和逻辑控制及驱动电路（6）分别连接有平均电流采样电路（4），用于输出平均采样信号V_A；

所述平均电流采样电路（4）包括：

偏置电路（41），它设有一个输入端和两个输出端，其输入端L作为平均电流采样电路（4）的第一输入端，并与其所在芯片的基准电压V_BIAS相连；其第一输出端A与快速充电支路（44）相连，输出偏置电压信号V_B2；其第二输出端B与电流采样电路（42）相连，输出偏置电压信号V_B1；

电流采样电路（42），它设有五个输入端和一个输出端，其第一输入端D作为平均电流采样电路（4）的第二输入端，并与逻辑控制及驱动电路（6）所输入的使能信号V_E相连；其第二输入端E作为平均电流采样电路（4）的第三输入端，并与逻辑控制及驱动电路（6）所输入的电压驱动信号V_D相连；其第三输入端F作为平均电流采样电路（4）的第四输入端，并与功率级电路（1）所输入的开关信号SW2相连；其第四输入端C与偏置电路（41）所输入的偏置电压信号V_B1相连；其第五输入端N作为平均电流采样电路（4）的第五输入端，并与功率级电路（1）所输入的电压信号V_OUT相连；其输出端G与滤波器（43）相连，输出瞬态电压信号V_AS；

滤波器（43），它设有一个输入端和一个输出端，其输入端H与电流采样电路（42）输入的瞬态电压信号V_AS相连；其输出端I作为平均电流采样电路（4）的输出端，并与迟滞比较器（5）相连，输出平均采样信号V_A；

快速充电支路（44），它设有一个输入端和一个输出端，其输入端K作为平均电流采样电路（4）的第六输入端，并与其所在芯片的电压信号V_Q相连；其输出端G与滤波器（43）相连，输出电流信号。

2.根据权利要求1所述的模式自动转换电路，其特征在于偏置电路（41），包括2个NMOS管和一个PMOS管；

第一NMOS管M1和第二NMOS管M2，其栅极相连构成电流镜结构，作为偏置电路（41）的第二输出端B，并与电流采样电路（42）相连；其源极相连，并连接到地；第一NMOS管M1的漏极作为偏置电路（41）的输入端L，并与其所在芯片的基准电流源I_REF相连；第二NMOS管M2的漏极与第五PMOS管M5的漏极相连；

第五PMOS管M5，其栅极与漏极相连，作为偏置电路（41）的第一输出端A，并与快速充电支路（44）相连；其源极与其所在芯片的电源电压V_IN相连。

3.根据权利要求1所述的模式自动转换电路，其特征在于电流采样电路（42），包括2个NMOS管、2个NMOS开关管、3个PMOS管、2个电阻、2个反相器，采样电阻RDS和PMOS采样管MDS；

第三NMOS管M3和第四NMOS管M4，其栅极相连作为电流采样电路（42）的第四输入端C，并与偏置电路（41）输入的偏置电压信号V_B1相连；其源极相连，并连接到地；第三NMOS管M3的漏极与第七PMOS管M7的漏极相连；第四NMOS管M4的漏极与第八PMOS管M8的漏极相连；

第七PMOS管M7和第八PMOS管M8，其栅极相连构成运算放大器结构；第七PMOS管M7的源极与第一电阻R1的一端相连，第一电阻R1的另一端与采样电阻RDS的一端相连；第八PMOS管M8的源极与第二电阻R2的一端相连，电阻R2的另一端与采样电阻RDS的另一端相连；

第九PMOS管M9，其栅极与第七PMOS管M7的漏极相连，其源极与第八PMOS管M8的源极相连，其漏极与第十NMOS开关管M10的漏极相连；

第十NMOS开关管M10，其栅极与第一反相器I1的输出端相连，其漏极与第十一NMOS开关管M11的漏极相连，其源极与地相连；

第十一NMOS开关管M11，其栅极与第二反相器I2的输出端相连，其源极作为电流采样电路（42）的输出端G，输出瞬态电压信号V_AS；

第一反相器I1，其输入端与逻辑控制及驱动电路（6）所输入的使能信号V_E相连，其输出端与第二反相器I2的输入端相连；

PMOS采样管MDS，其栅极与逻辑控制及驱动电路（6）所输入的电压驱动信号V_D相连，其源极与功率级电路（1）输入的电压信号V_OUT相连，其漏极与功率级电路（1）输入的开关信号SW2相连。

4.根据权利要求1所述的模式自动转换电路，其特征在于滤波器（43），包括3个电阻和2个电容，即第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1和第二电容C2；

所述第四电阻R4，其一端作为滤波器（43）的输入端H，并与电流采样电路（42）输入的瞬态电压信号V_AS相连；其另一端与第五电阻R5的一端相连；

所述第五电阻R5的另一端作为滤波器（43）的输出端I，与迟滞比较器（5）的反相输入端相连，输出平均采样信号V_A；

所述第三电阻R3跨接于第四电阻R4的一端与地之间；

所述第一电容C1跨接于第四电阻R4的另一端与地之间；

所述第二电容C2跨接于第五电阻R5的另一端与地之间。

5.根据权利要求1所述的模式自动转换电路，其特征在于快速充电支路（44），包括第六PMOS管M6和第十二NMOS管M12；

所述第六PMOS管M6，其栅极作为快速充电支路（44）的第一输入端M，并与偏置电路（41）输入的偏置电压信号V_B2相连；其源极与其所在芯片的电源电压V_IN相连；其漏极与第十二NMOS管M12的漏极相连；

所述第十二NMOS管M12，其栅极作为快速充电支路（44）的第二输入端K，并与其所在芯片的电压信号V_Q相连；其源极作为快速充电支路（44）的输出端J，输出电流信号。

6.根据权利要求1所述的模式自动转换电路，其特征在于偏置电路（41），包括第二NMOS管M2和第五PMOS管M5；

所述第二NMOS管M2，其栅极作为偏置电路（41）的输入端L，并与其所在芯片的基准电压V_BIAS相连，其源极连接到地，其漏极与第五PMOS管M5的漏极相连；

所述第五PMOS管M5，其栅极与漏极相连，作为偏置电路（41）的输出端A，并与快速充电支路（44）相连，其源极与其所在芯片的电源电压V_IN相连。

Images