CN109861527A

CN109861527A - 一种基于迟滞模式控制的开关电源系统

Info

Publication number: CN109861527A
Application number: CN201910260819.4A
Authority: CN
Inventors: 马忠亮
Original assignee: Wuxi Institute of Technology
Current assignee: Guangdong Haiwu Technology Co Ltd
Priority date: 2019-04-02
Filing date: 2019-04-02
Publication date: 2019-06-07
Anticipated expiration: 2039-04-02
Also published as: CN109861527B; WO2020199804A1

Abstract

本发明公开了一种基于迟滞模式控制的开关电源系统，涉及开关电源领域，在该开关电源系统中，迟滞的设计存在于误差放大器的后级，其输出COMP为VOUT的采样信号于基准电压的放大信号，故输出信号反馈节点FB端的工作迟滞量较小，从而可以实现很小的输出信号纹波；同时与误差放大器输出的COMP进行迟滞比较的三角波信号Ramp由三角波产生电路，该三角波信号Ramp的斜率与采样换相点SW电压基本无关，因此系统的工作频率与输出电流负载关系很小，同时该系统还具有较快的瞬态响应速度，工作频率随系统输入和系统输出的变化也较小。

Description

一种基于迟滞模式控制的开关电源系统

技术领域

本发明涉及开关电源领域，尤其是一种基于迟滞模式控制的开关电源系统。

背景技术

数字逻辑IC在工作时，需要系统前级DC-DC开关电源为其供电，随着半导体工艺制程进入纳米时代，数字逻辑IC的芯片面积不断减小、工作电压不断降低、工作时钟频率不断升高，因此对数字逻辑IC系统前级的DC-DC开关电源也提出了越来越严格的要求，需要DC-DC开关电源具有较小的PCB面积、更高的开关频率和转换效率、更快的瞬态响应以及更低的输出电压纹波。

迟滞控制模式的开关电源由于其补偿简单、工作频率较高的特点而被越来越普遍的应用至开关电源产品中。已经提出的基于迟滞控制模式的开关电源系统有在系统输出电压反馈FB节点强行注入一个采样换相点(SW)电压形成三角波信号，再与参考电压Vref做迟滞比较的方式，参见专利号为US6147478的专利的做法，但这种做法在系统处于重载下由于采样换相点压降的降低导致系统在轻重载下注入信号的斜率不一致，从而导致系统工作频率随负载轻重而变化，且系统的输出电压纹波还是偏大。也有一种做法是通过RC网络采样电感电流纹波信息构成三角波信号，再与反馈电压FB经误差放大器EA后的COMP信号做迟滞比较，参见专利号为US8866450B2的专利的做法，但是这种做法在系统中需要有一个单独的跨导放大器，且必须有RC网络并联于电感两端，增加了系统设计的复杂性。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于迟滞模式控制的开关电源系统，该开关电源系统的工作频率与负载轻重无关、且具有较快的瞬态响应速度、较小的输出电压纹波。

本发明的技术方案如下：

一种基于迟滞模式控制的开关电源系统，该开关电源系统包括上臂MOS开关和下臂MOS开关构成的串联电路，串联电路的一端连接开关电源系统的系统输入端、另一端接地，上臂MOS开关和下臂MOS开关的公共端作为采样换相点通过电感连接开关电源系统的系统输出端，系统输出端还分别连接第一电阻、第一电容和第二电容，第二电容的另一端接地，第一电阻和第一电容的另一端相连后通过第二电阻接地，第一电阻与第二电阻的公共端连接至误差放大器的反相输入端，误差放大器的同相输入端输入基准信号，误差放大器的输出端连接迟滞比较器电路，误差放大器的输出端还依次连接补偿电容和补偿电阻后接地，误差放大器根据输入的信号产生误差信号并输出给迟滞比较器电路；

电压采样电路的输入端获取采样信号、输出端连接三角波产生电路的输入端，电压采样电路用于根据采样信号生成偏置电压并输出给三角波产生电路，采样信号为固定信号或采样信号是反应采样换相点处信号的信息特征的可变信号；三角波产生电路包括第一开关和第二开关构成的串联电路，串联电路的一端连接工作电压、另一端接地，第一开关和第二开关的公共端依次连接第三电阻和第三电容，第三电容的另一端作为三角波产生电路的输入端用于连接电压采样电路，第三电阻和第三电容的公共端作为三角波产生电路的输出端连接迟滞比较器电路，三角波产生电路用于根据偏置电压以及第一开关的控制信号和第二开关的控制信号产生三角波信号并输出给迟滞比较器电路；迟滞比较器电路的输出端连接逻辑控制电路的输入端，迟滞比较器电路用于根据输入的第一控制信号对误差信号和三角波信号进行迟滞比较后产生调制波信号并输出给逻辑控制电路，逻辑控制电路对调制波信号进行逻辑处理后产生上臂驱动信号、下臂驱动信号、第一控制信号、第二控制信号和第三控制信号，上臂驱动信号和下臂驱动信号相反，第一控制信号、第二控制信号和第三控制信号耦合于上、下臂驱动信号并与上、下臂驱动信号同频率，上臂驱动信号用于驱动上臂MOS开关，下臂驱动信号用于驱动下臂MOS开关，第一控制信号作为迟滞比较器电路的控制信号输出给迟滞比较器电路，第二控制信号作为第一开关的控制信号输出给三角波产生电路，第三控制信号作为第二开关的控制信号输出给三角波产生电路。

其进一步的技术方案为，迟滞比较器电路包括迟滞产生电路和比较器，比较器的输入端分别连接误差放大器的输出端和三角波产生电路的输出端，比较器的输出端作为迟滞比较器电路的输出端连接逻辑控制电路，逻辑控制电路产生的第一控制信号输出给迟滞产生电路；迟滞产生电路设置在误差放大器的输出端并根据第一控制信号产生迟滞信号于误差信号，或者，迟滞产生电路设置在三角波产生电路的输出端并根据第一控制信号产生迟滞信号于三角波信号。

其进一步的技术方案为，当迟滞产生电路设置在误差放大器的输出端时，迟滞产生电路设置在误差放大器的输出端与比较器的输入端之间，或者，迟滞产生电路设置在补偿电阻的两端；

当迟滞产生电路设置在三角波产生电路的输出端时，迟滞产生电路设置在三角波产生电路的输出端与比较器的输入端之间。

其进一步的技术方案为，当迟滞产生电路设置在误差放大器的输出端与比较器的输入端之间，或者，迟滞产生电路设置在三角波产生电路的输出端与比较器的输入端之间时，迟滞产生电路包括：

第一电流源、第一迟滞开关、第二迟滞开关和第二电流源构成的第一串联电路，以及，第三电流源、第二迟滞开关、第一迟滞开关和第四电流源构成的第二串联电路，第一串联电路和第二串联电路的正极分别连接工作电压、负极分别接地，迟滞电阻的一端连接第一串联电路中的第一迟滞开关和第二迟滞开关的公共端，迟滞电阻的另一端连接第二串联电路中的第一迟滞开关和第二迟滞开关的公共端，第一串联电路中的第一迟滞开关和第二迟滞开关的公共端作为迟滞产生电路的输入端连接误差放大器或三角波产生电路的输出端，第二串联电路中的第一迟滞开关和第二迟滞开关的公共端作为迟滞产生电路的输出端连接比较器；第一串联电路中的第一迟滞开关和第二串联电路中的第一迟滞开关由同一个控制信号控制，第一串联电路中的第二迟滞开关和第二串联电路中的第二迟滞开关由同一个控制信号控制，第一迟滞开关的控制信号和第二迟滞开关的控制信号均耦合于第一控制信号且两个控制信号相反。

其进一步的技术方案为，当迟滞产生电路设置在误差放大器的输出端与比较器的输入端之间时，迟滞产生电路包括：

电流源、第二迟滞开关和第一迟滞开关构成的串联电路，串联电路的正极连接工作电压、负极接地，第二迟滞开关和第一迟滞开关的公共端用于连接补偿电容和补偿电阻的公共端,第一迟滞开关的控制信号和第二迟滞开关的控制信号均耦合于第一控制信号且两个控制信号相反。

其进一步的技术方案为，电压采样电路的输入端连接固定电压，电压采样电路获取到的采样信号为固定电压；或者，电压采样电路的输入端耦接采样换相点，电压采样电路获取到的采样信号为采样换相点处的信号；或者，电压采样电路的输入端连接逻辑控制电路，电压采样电路获取到的采样信号包括逻辑控制电路输出的第四控制信号和第五控制信号，第四控制信号和第五控制信号耦合于上、下臂驱动信号且第四控制信号和第五控制信号相反。

其进一步的技术方案为，当电压采样电路的输入端直接耦接采样换相点时，电压采样电路包括：滤波电阻和滤波电容构成的RC滤波电路，RC滤波电路的输入端作为电压采样电路的输入端耦接采样换相点，RC滤波电路的输出端通过缓冲器连接电压采样电路的输出端。

其进一步的技术方案为，当电压采样电路的输入端连接逻辑控制电路时，电压采样电路包括：

第一采样开关和第二采样开关构成的串联电路，串联电路的一端连接工作电压、另一端接地，第一采样开关和第二采样开关的公共端连接滤波电阻和滤波电容构成的RC滤波电路的输入端，RC滤波电路的输出端通过缓冲器连接电压采样电路的输出端；逻辑控制电路输出的第四控制信号作为第一采样开关的控制信号输出给电压采样电路，逻辑控制电路输出的第五控制信号作为第二采样开关的控制信号输出给电压采样电路。

其进一步的技术方案为，三角波产生电路中还包括电流产生电路，电流产生电路包括第一增益模块、第二增益模块、除法器和电压电流转换器，第一增益模块的输入端连接系统输入端，第二增益模块的输入端连接系统输出端，第一增益模块的输出端和第二增益模块的输出端分别连接除法器的两个输入端，除法器的输出端连接电压电流转换器的输入端，电压电流转换器的输出端作为电流产生电路的输出端连接三角波产生电路的输出端。

本发明的有益技术效果是：

本申请公开了一种基于迟滞模式控制的开关电源系统，在该开关电源系统中，迟滞的设计存在于误差放大器的后级，其输出COMP为VOUT的采样信号于基准电压的放大信号，故输出信号反馈节点FB端的工作迟滞量较小，从而可以实现很小的输出信号纹波；同时与误差放大器输出的COMP进行迟滞比较的三角波信号Ramp由三角波产生电路，该三角波信号Ramp的斜率与采样换相点SW电压基本无关，因此系统的工作频率与输出电流负载关系很小，同时该系统还具有较快的瞬态响应速度，工作频率随系统输入和系统输出的变化也较小。

附图说明

图1是本申请公开的基于迟滞模式控制的开关电源系统的电路结构图。

图2是三角波产生电路的一种电路图。

图3是三角波产生电路的另一种电路图。

图4是图1中的迟滞比较器电路由迟滞产生电路和比较器构成时的一种电路结构图。

图5是图4所示的电路中的迟滞产生电路的电路图。

图6是图5所示的迟滞产生电路的工作波形图。

图7是图1中的迟滞比较器电路由迟滞产生电路和比较器构成时的另一种电路结构图。

图8是图7所示的电路中的迟滞产生电路的电路图。

图9是图8所示的迟滞产生电路的工作波形图。

图10是图1中的迟滞比较器电路由迟滞产生电路和比较器构成时的又一种电路结构图。

图11是电压采样电路直接耦接采样换相点时的具体电路图。

图12是图4改用电压采样电路连接逻辑控制电路的结构时的电路结构图。

图13是电压采样电路连接逻辑控制电路时的具体电路图。

图14是图13所示的电压采样电路的工作波形图。

图15是逻辑控制电路的一种电路图。

图16是图4所示的电路结构在CCM模式下的工作波形图。

图17是图4所示的电路结构在DCM模式下的工作波形图。

图18是图10所示的电路结构在CCM模式下的工作波形图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。

本申请公开了一种基于迟滞模式控制的开关电源系统，请参考图1，该开关电源系统包括上臂MOS开关S1和下臂MOS开关S2构成的串联电路，该串联电路的一端连接开关电源系统的系统输入端VIN、另一端接地。上臂MOS开关S1和下臂MOS开关S2的公共端作为采样换相点SW通过电感L连接开关电源系统的系统输出端VOUT。系统输出端VOUT还分别连接第一电阻R1、第一电容C1和第二电容C2，第二电容C2的另一端接地，第一电阻R1和第一电容C1的另一端相连后通过第二电阻R2接地。第一电阻R1与第二电阻R2的公共端连接至误差放大器EA的反相输入端，该节点即为输出信号反馈节点FB。误差放大器EA的同相输入端输入基准信号VREF，误差放大器EA的输出端连接迟滞比较器电路CMP，误差放大器EA的输出端还依次连接补偿电容C_C和补偿电阻R_C后接地。误差放大器EA根据输入的VOUT反馈信号与基准信号VREF产生误差信号COMP并输出给迟滞比较器电路CMP。

电压采样电路的输入端获取采样信号Vpe、输出端连接三角波产生电路的输入端，电压采样电路用于根据采样信号Vpe生成偏置电压VDP并输出给三角波产生电路。三角波产生电路还连接逻辑控制电路，逻辑控制电路用于输出第二控制信号Sense2和第三控制信号Sense3给三角波产生电路，三角波产生电路用于根据偏置电压VDP、第二控制信号Sense2和第三控制信号Sense3产生三角波信号Ramp并输出给迟滞比较器电路CMP。

迟滞比较器电路CMP的输出端连接逻辑控制电路的输入端，迟滞比较器电路CMP还连接逻辑控制电路，逻辑控制电路用于输出第一控制信号Sense1给迟滞比较器电路CMP。迟滞比较器电路CMP用于根据输入的第一控制信号Sense1对误差信号COMP和三角波信号Ramp进行迟滞比较后产生调制波信号PWM并输出给逻辑控制电路。逻辑控制电路中包括一些列常规逻辑器件，逻辑控制电路对调制波信号PWM进行逻辑处理后产生上臂驱动信号DRU、下臂驱动信号DRL、第一控制信号Sense1、第二控制信号Sense2和第三控制信号Sense3，上臂驱动信号DRU和下臂驱动信号DRL相反，第一控制信号Sense1、第二控制信号Sense2和第三控制信号Sense3耦合于上下臂驱动信号从而与上臂驱动信号DRU和下臂驱动信号DRL同频率，第二控制信号Sense2和第三控制信号Sense3是两个非交叠时钟信号。其中耦合表示直接采用上臂驱动信号DRU或下臂驱动信号DRL，或者由上臂驱动信号DRU或下臂驱动信号DRL经过一系列逻辑控制得到，即实现对上臂驱动信号DRU或下臂驱动信号DRL的采样。第一控制信号Sense1作为迟滞比较器电路CMP的控制信号输出给迟滞比较器电路CMP，第二控制信号Sense2和第三控制信号Sense3作为三角波产生电路的控制信号输出给三角波产生电路，上臂驱动信号DRU用于驱动上臂MOS开关S1，下臂驱动信号DRL用于驱动下臂MOS开关S2，从而实现在系统输出端VOUT输出稳定的电压。

其中，三角波产生电路的一种电路图请参考图2，三角波产生电路包括第一开关S3和第二开关S4构成的串联电路，该串联电路的一端连接工作电压VCC、另一端接地，这里的工作电压VCC可以是系统内部的固定电压，也可以是系统输入端VIN的输入电压。第一开关S3和第二开关S4的公共端依次连接第三电阻R_R和第三电容C_R，第三电容C_R的另一端作为三角波产生电路的输入端用于连接电压采样电路从而获取偏置电压VDP，第三电阻R_R和第三电容C_R的公共端作为三角波产生电路的输出端连接迟滞比较器电路CMP。第二控制信号Sense2和第三控制信号Sense3作为三角波产生电路的控制信号具体为：第二控制信号Sense2作为第一开关S3的控制信号，第三控制信号Sense3作为第二开关S4的控制信号。

本申请中的三角波产生电路的另一种电路图请参考图3，图3在图2所示的电路的基础上在输出端增加了电流产生电路。电流产生电路包括第一增益模块k1、第二增益模块k2、除法器DIVIDER和电压电流转换器V/R，第一增益模块k1的输入端连接系统输入端VIN，第二增益模块k2的输入端连接系统输出端VOUT，第一增益模块k1的输出端和第二增益模块k2的输出端分别连接除法器DIVIDER的两个输入端，除法器DIVIDER的输出端连接电压电流转换器V/R的输入端，电压电流转换器V/R的输出端作为电流产生电路的输出端连接三角波产生电路的输出端。电流产生电路受系统输入端VIN和系统输出端VOUT的信号控制，通过两个增益模块分别对输入信号VIN和输出信号VOUT进行采样运算，然后通过除法器DIVIDER实现VOUT除以VIN的关系，再由电压电流转换器V/R转换成一与输入信号VIN和输出信号VOUT电压相关的电流参与三角波信号Ramp上升、下降斜率的改变，以达到减小该系统工作频率随输入信号VIN和输出信号VOUT变化而变动的目的，通过这种方式，可以实现其工作频率进一步和输入信号VIN与输出信号VOUT无关的效果。参与改变三角波信号Ramp的电流和输入信号VIN成反比，和输出信号VOUT成正比，公式为IB＝k*VOUT/VIN，其中，k表示一个常数。

图1是本申请公开的开关电源系统的整体电路架构，在实际实现时，图1的电路架构中的各部分电路都有多种实现方式：

一、迟滞比较器电路CMP的多种实现方式。

迟滞比较器电路CMP主要有两种实现方式：第一种方式为直接采用市售的迟滞比较器，第二种方式为采用迟滞产生电路和比较器构成。直接采用市售迟滞比较器的电路结构即直接为图1的电路结构，其中迟滞比较器电路CMP可以根据实际需要选用合适的型号，本申请不再详细介绍。本申请主要对自行搭建的情况进行说明。当迟滞比较器电路CMP包括迟滞产生电路和比较器P时，比较器P的输入端分别连接误差放大器EA的输出端和三角波产生电路的输出端，比较器P的输出端作为迟滞比较器电路的输出端连接逻辑控制电路，逻辑控制电路产生的第一控制信号Sense1输出给迟滞产生电路进行控制，迟滞产生电路的具体设置方式主要有三种情况：

1、请参考图4，迟滞产生电路设置在误差放大器的输出端，且迟滞产生电路设置在误差放大器EA的输出端与比较器P的输入端之间，则在这种情况中，迟滞产生电路的具体电路图请参考图5。迟滞产生电路包括第一电流源IBP1、第一迟滞开关Sh1、第二迟滞开关Sh2和第二电流源IBP2构成的第一串联电路，以及，第三电流源IBP3、第二迟滞开关Sh2、第一迟滞开关Sh1和第四电流源IBP4构成的第二串联电路。第一串联电路和第二串联电路的正极分别连接工作电压VCC、负极分别接地，工作电压VCC的定义见上。迟滞电阻Rhyst的一端连接第一串联电路中的第一迟滞开关Sh1和第二迟滞开关Sh2的公共端，迟滞电阻Rhyst的另一端连接第二串联电路中的第一迟滞开关Sh1和第二迟滞开关Sh2的公共端。第一串联电路中的第一迟滞开关Sh1和第二迟滞开关Sh2的公共端作为迟滞产生电路的输入端IN，第二串联电路中的第一迟滞开关Sh1和第二迟滞开关Sh2的公共端作为迟滞产生电路的输出端OUT。第一串联电路中的第一迟滞开关Sh1和第二串联电路中的第一迟滞开关Sh1由同一个控制信号控制，第一串联电路中的第二迟滞开关Sh2和第二串联电路中的第二迟滞开关Sh2由同一个控制信号控制，如图5所示，第一迟滞开关Sh1的控制信号和第二迟滞开关Sh2的控制信号均耦合于第一控制信号Sense1且两个控制信号相反。其中耦合表示这两个控制信号直接由第一控制信号Sense1得到或者由第一控制信号Sense1经过逻辑控制产生，图5以直接由第一控制信号Sense1得到为例，且图5仅示出了对其中两个迟滞开关的控制示意图。

图5所示的迟滞产生电路的信号波形图请参考图6，迟滞产生电路通过一组和上下臂驱动信号相关的控制信号驱动一股电流流过一迟滞电阻Rhyst得到对IN端信号耦合一迟滞信号的OUT端信号，图6中的Vhysteretic即表示耦合在IN端信号上的迟滞信号。在这种情况中，迟滞产生电路的输入端IN即连接误差放大器EA的输出端，迟滞产生电路的输出端OUT即连接比较器P的输入端，因此迟滞产生电路产生迟滞信号于IN端输入的误差信号COMP上得到迟滞后的COMP信号从OUT端输出给比较器P，则比较器P对三角波信号Ramp和迟滞后的COMP进行比较产生调制波信号PWM。

在情况1中，由于迟滞的设计存在与误差放大器EA的输出端，其输出端COMP为VOUT的采样信号于基准信号VREF的放大信号，故FB端的工作迟滞量较小，系统输出VOUT可以实现很小的波纹。

2、请参考图7，如情况1一样，迟滞产生电路也设置在误差放大器EA的输出端，但迟滞产生电路设置在补偿电阻R_C的两端对误差放大器EA输出的COMP信号进行迟滞。则迟滞产生电路的电路图如图8所示，迟滞产生电路包括：电流源IBP、第二迟滞开关Sh2和第一迟滞开关Sh1构成的串联电路，该串联电路的正极连接工作电压VCC、负极接地，第二迟滞开关Sh2和第一迟滞开关Sh1的公共端用于连接补偿电容C_C和补偿电阻R_C的公共端。第一迟滞开关Sh1的控制信号和第二迟滞开关Sh2的控制信号均耦合于第一控制信号Sense1且两个控制信号相反，耦合的含义可以参照情况1，图8仅示出了两个控制信号的一种示意。

图8所示的迟滞产生电路的信号波形图请参考图9，通过一组和上下臂驱动信号相关的控制信号驱动一股电流流过补偿电阻R_C实现对COMP信号耦合一迟滞信号Vhysteretic的效果。在这种情况中，迟滞产生电路同样产生迟滞信号于误差信号COMP上，比较器P对三角波信号Ramp和迟滞后的COMP进行比较产生调制波信号PWM，但相比于情况1，由于迟滞控制在补偿电阻R_C两端产生，控制更为简单，并可以进一步减少COMP信号在信号传输过程中被干扰的可能性。

3、请参考图10，与情况1和2不同，在情况3中，迟滞产生电路设置在三角波产生电路的输出端，具体设置在三角波产生电路的输出端与比较器P的输入端之间，则这种情况中迟滞产生电路的具体电路图与图5相同，波形图与图6相同，不同的是，图5所示的迟滞产生电路的输入端IN连接三角波产生电路的输出端、输出端OUT连接比较器P的输入端，则迟滞产生电路产生迟滞信号于IN端输入的三角波信号Ramp上得到迟滞后的三角波信号Ramp从OUT端输出给比较器P，比较器P对误差信号COMP和迟滞后的三角波信号Ramp进行比较产生调制波信号PWM，相比于情况1和2，这种情况的迟滞控制在Ramp端，可以减少COMP信号在信号产生过程中被干扰。

二、电压采样电路的多种实现方式，主要有如下几种：

1、电压采样电路获取的采样信号反应了采样换相点处信号的信息特征，主要有两种情况：

1.1、电压采样电路的输入端直接耦接采样换相点SW，如图4、7和10所示，则电压采样电路获取到的采样信号即为采样换相点SW处的信号，在这种情况中，电压采样电路的电路图请参考图11，电压采样电路包括滤波电阻RF和滤波电容CF构成的RC滤波电路，RC滤波电路的输入端作为电压采样电路的输入端直接耦接采样换相点SW，RC滤波电路的输出端通过缓冲器Buffer连接电压采样电路的输出端从而输出偏置电压VDP，在这种情况中，电压采样电路根据采样换相点SW处的信号生成的偏置电压VDP具有与采样换相点SW处的信号一致的信息特征。在这种情况下，三角波信号Ramp的斜率基本与采样换相点SW的大小无关，所以系统工作频率与输出电流负载关系很小。

1.2、电压采样电路的输入端不直接耦接采样换相点SW，而是连接逻辑控制电路，请参考图12，图12是在图4的基础上改变电压采样电路得到的电路结构。则在这种情况中，电压采样电路获取到的采样信号包括逻辑控制电路输出的第四控制信号Sense4和第五控制信号Sense5，第四控制信号Sense4和第五控制信号Sense5均耦合于上、下臂驱动信号且第四控制信号Sense4和第五控制信号Sense5相反，耦合的含义见上。由于第四控制信号Sense4和第五控制信号Sense5分别采样了上臂驱动信号DRU和下臂驱动信号DRL，因此电压采样电路获取到的采样信号反应了采样换相点SW处信号的信息特征，电压采样电路根据该采样信号生成的偏置电压VDP也具有与采样换相点SW处的信号一致的信息特征。

这种情况中的电压采样电路请参考图13，电压采样电路包括第一采样开关S5和第二采样开关S6构成的串联电路，该串联电路的一端连接工作电压VCC、另一端接地，第一采样S5开关和第二采样开关S6的公共端连接滤波电阻RF和滤波电容CF构成的RC滤波电路的输入端，RC滤波电路的输出端通过缓冲器Buffer连接电压采样电路的输出端从而输出偏置电压VDP。逻辑控制电路输出的第四控制信号Sense4作为第一采样开关S5的控制信号输出给电压采样电路，逻辑控制电路输出的第五控制信号Sense5作为第二采样开关S6的控制信号输出给电压采样电路。图13所示的电压采样电路在CCM模式和DEM模式下的时序波形图请参考图14，图中左边部分为CCM模式下的S5、S6状态和VA节点电压波形；右边部分为DEM模式下的S5、S6状态和VA节点电压波形，当S5和S6均关断时，VA节点电压等于BUFFER的输入电压VB。在这种情况中，进入三角波产生电路的偏置电压VDP与采样换相点SW的信号大小完全无关，所以系统工作频率与输出电流负载大小完全无关。

2、电压采样电路获取的采样信号是固定信号，则在这种情况中，电压采样电路的输入端直接连接固定电压，则电压采样电路获取到的采样信号为固定电压，固定电压经过内部的缓冲器后从输出端输出偏置电压VDP，本申请不再示出这种情况时的电压采样电路的电路图。

本申请通过上述内容介绍了迟滞比较器电路、电压采样电路和三角波产生电路的多种电路实现方式，在实际实现时，这多部分电路可以进行不同的互相组合，从而构成多种不同的电路结构的开关电源系统的电路，本申请不对每一种可能的实现方式进行详细图示说明。在上述各个实施例中，逻辑控制电路内部包括各种常规逻辑器件，从而对输入的调制波信号PWM进行逻辑处理产生所需的各路驱动和控制信号，具体的逻辑控制电路的电路搭建可以根据实际情况自行配置，本申请以逻辑控制电路输出上臂驱动信号DRU、下臂驱动信号DRL和五路控制信号Sense1～Sense5为例，给出了逻辑控制电路的一种可能的电路结构如图15所示，图15仅供参考，并不用于对逻辑控制电路进行限定。

基于本申请公开的上述电路结构，本申请以图4和图10作为两个典型的电路结构来展示本申请公开的开关电源系统的工作过程：

1、在开关电源系统采用图4所示的电路结构时，迟滞产生电路设置在误差放大器和比较器之间对COMP信号进行迟滞控制、电压采样电路直接耦接SW，则开关电源系统在CCM模式(连续模式)下的工作波形图请参考图16，在上臂MOS开关S1打开、下臂MOS开关S2关断的时候，迟滞产生电路在误差放大器产生的误差信号COMP上产生一迟滞信号Vhysteretic得到迟滞后的误差信号，图16中表示为COMP2，三角波信号Ramp电压开始线性上升。当Ramp电压上升到等于COMP2时，上臂MOS开关S1关断、下臂MOS开关S2导通，此时COMP2信号下跳一个迟滞量Vhysteretic，Ramp信号线性下降；当Ramp信号下降到再次等于COMP2时，下臂S2关断上臂S1重新导通，此时COMP2信号上跳一个迟滞量，Ramp信号再次线性上升直到Ramp信号再次等于COMP2信号，上臂MOS开关S1关断、下臂MOS开关S2导通，周而复始。系统在CCM模式下的工作频率为：

开关电源系统在DCM模式(断续模式)下的工作波形图请参考图17，当系统进入DCM后，下臂MOS开关S2关断。此时上下臂MOS开关均处于关断状态，SW电压振荡后稳定在输出电压VOUT值，Ramp信号终止以下臂MOS开关S2导通期间的线性速度下降。由于上下臂MOS开关均关断，系统输出电压VOUT经负载消耗后降低，使得误差放大器EA的输出电压COMP升高。

2、在开关电源系统采用图10所示的电路结构时，迟滞产生电路设置在三角波产生电路和比较器之间对Ramp信号进行迟滞控制、电压采样电路直接耦接SW，则开关电源系统在CCM模式(连续模式)下的工作波形图请参考图18，在上臂MOS开关S1打开、下臂MOS开关S2关断的时候，Ramp信号开始线性上升，当Ramp信号上升到等于COMP信号时，上臂MOS开关S1关断、下臂MOS开关S2导通，此时Ramp信号先上跳一个迟滞量Vhysteretic，Ramp信号然后开始线性下降；当Ramp信号下降到再次等于COMP信号时，下臂MOS开关S2关断、上臂MOS开关S1重新导通，此时Ramp信号先下跳一个迟滞量Vhysteretic，Ramp信号再次线性上升直到Ramp信号再次等于COMP信号，上臂MOS开关S1关断、下臂MOS开关S2导通，周而复始。

以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims

1.一种基于迟滞模式控制的开关电源系统，其特征在于，所述开关电源系统包括上臂MOS开关和下臂MOS开关构成的串联电路，所述串联电路的一端连接所述开关电源系统的系统输入端、另一端接地，所述上臂MOS开关和下臂MOS开关的公共端作为采样换相点通过电感连接所述开关电源系统的系统输出端，所述系统输出端还分别连接第一电阻、第一电容和第二电容，所述第二电容的另一端接地，所述第一电阻和所述第一电容的另一端相连后通过第二电阻接地，所述第一电阻与所述第二电阻的公共端连接至误差放大器的反相输入端，所述误差放大器的同相输入端输入基准信号，所述误差放大器的输出端连接迟滞比较器电路，所述误差放大器的输出端还依次连接补偿电容和补偿电阻后接地，所述误差放大器根据输入的信号产生误差信号并输出给所述迟滞比较器电路；

电压采样电路的输入端获取采样信号、输出端连接三角波产生电路的输入端，所述电压采样电路用于根据所述采样信号生成偏置电压并输出给所述三角波产生电路，所述采样信号为固定信号或所述采样信号是反应所述采样换相点处信号的信息特征的可变信号；所述三角波产生电路包括第一开关和第二开关构成的串联电路，所述串联电路的一端连接工作电压、另一端接地，所述第一开关和第二开关的公共端依次连接第三电阻和第三电容，所述第三电容的另一端作为所述三角波产生电路的输入端用于连接所述电压采样电路，所述第三电阻和第三电容的公共端作为所述三角波产生电路的输出端连接所述迟滞比较器电路，所述三角波产生电路用于根据所述偏置电压以及所述第一开关的控制信号和所述第二开关的控制信号产生三角波信号并输出给所述迟滞比较器电路；所述迟滞比较器电路的输出端连接逻辑控制电路的输入端，所述迟滞比较器电路用于根据输入的第一控制信号对所述误差信号和三角波信号进行迟滞比较后产生调制波信号并输出给所述逻辑控制电路，所述逻辑控制电路对所述调制波信号进行逻辑处理后产生上臂驱动信号、下臂驱动信号、所述第一控制信号、第二控制信号和第三控制信号，所述上臂驱动信号和所述下臂驱动信号相反，所述第一控制信号、第二控制信号和第三控制信号耦合于上、下臂驱动信号并与上、下臂驱动信号同频率，所述上臂驱动信号用于驱动所述上臂MOS开关，所述下臂驱动信号用于驱动所述下臂MOS开关，所述第一控制信号作为所述迟滞比较器电路的控制信号输出给所述迟滞比较器电路，所述第二控制信号作为所述第一开关的控制信号输出给所述三角波产生电路，所述第三控制信号作为所述第二开关的控制信号输出给所述三角波产生电路。

2.根据权利要求1所述的开关电源系统，其特征在于，所述迟滞比较器电路包括迟滞产生电路和比较器，所述比较器的输入端分别连接所述误差放大器的输出端和所述三角波产生电路的输出端，所述比较器的输出端作为所述迟滞比较器电路的输出端连接所述逻辑控制电路，所述逻辑控制电路产生的所述第一控制信号输出给所述迟滞产生电路；所述迟滞产生电路设置在所述误差放大器的输出端并根据所述第一控制信号产生迟滞信号于所述误差信号，或者，所述迟滞产生电路设置在所述三角波产生电路的输出端并根据所述第一控制信号产生迟滞信号于所述三角波信号。

3.根据权利要求2所述的开关电源系统，其特征在于，

当所述迟滞产生电路设置在所述误差放大器的输出端时，所述迟滞产生电路设置在所述误差放大器的输出端与所述比较器的输入端之间，或者，所述迟滞产生电路设置在所述补偿电阻的两端；

当所述迟滞产生电路设置在所述三角波产生电路的输出端时，所述迟滞产生电路设置在所述三角波产生电路的输出端与所述比较器的输入端之间。

4.根据权利要求3所述的开关电源系统，其特征在于，当所述迟滞产生电路设置在所述误差放大器的输出端与所述比较器的输入端之间，或者，所述迟滞产生电路设置在所述三角波产生电路的输出端与所述比较器的输入端之间时，所述迟滞产生电路包括：

第一电流源、第一迟滞开关、第二迟滞开关和第二电流源构成的第一串联电路，以及，第三电流源、第二迟滞开关、第一迟滞开关和第四电流源构成的第二串联电路，所述第一串联电路和所述第二串联电路的正极分别连接工作电压、负极分别接地，迟滞电阻的一端连接所述第一串联电路中的第一迟滞开关和第二迟滞开关的公共端，所述迟滞电阻的另一端连接第二串联电路中的第一迟滞开关和第二迟滞开关的公共端，所述第一串联电路中的第一迟滞开关和第二迟滞开关的公共端作为所述迟滞产生电路的输入端连接所述误差放大器或所述三角波产生电路的输出端，所述第二串联电路中的第一迟滞开关和第二迟滞开关的公共端作为所述迟滞产生电路的输出端连接所述比较器；所述第一串联电路中的第一迟滞开关和所述第二串联电路中的第一迟滞开关由同一个控制信号控制，所述第一串联电路中的第二迟滞开关和所述第二串联电路中的第二迟滞开关由同一个控制信号控制，第一迟滞开关的控制信号和第二迟滞开关的控制信号均耦合于所述第一控制信号且两个控制信号相反。

5.根据权利要求3所述的开关电源系统，其特征在于，当所述迟滞产生电路设置在所述误差放大器的输出端与所述比较器的输入端之间时，所述迟滞产生电路包括：

电流源、第二迟滞开关和第一迟滞开关构成的串联电路，所述串联电路的正极连接工作电压、负极接地，所述第二迟滞开关和第一迟滞开关的公共端用于连接所述补偿电容和所述补偿电阻的公共端,所述第一迟滞开关的控制信号和所述第二迟滞开关的控制信号均耦合于所述第一控制信号且两个控制信号相反。

6.根据权利要求1所述的开关电源系统，其特征在于，

所述电压采样电路的输入端连接固定电压，所述电压采样电路获取到的所述采样信号为所述固定电压；

或者，所述电压采样电路的输入端耦接所述采样换相点，所述电压采样电路获取到的所述采样信号为所述采样换相点处的信号；

或者，所述电压采样电路的输入端连接所述逻辑控制电路，所述电压采样电路获取到的所述采样信号包括所述逻辑控制电路输出的第四控制信号和第五控制信号，所述第四控制信号和所述第五控制信号耦合于上、下臂驱动信号且所述第四控制信号和所述第五控制信号相反。

7.根据权利要求6所述的开关电源系统，其特征在于，当所述电压采样电路的输入端直接耦接所述采样换相点时，所述电压采样电路包括：滤波电阻和滤波电容构成的RC滤波电路，所述RC滤波电路的输入端作为所述电压采样电路的输入端耦接所述采样换相点，所述RC滤波电路的输出端通过缓冲器连接所述电压采样电路的输出端。

8.根据权利要求6所述的开关电源系统，其特征在于，当所述电压采样电路的输入端连接所述逻辑控制电路时，所述电压采样电路包括：

第一采样开关和第二采样开关构成的串联电路，所述串联电路的一端连接工作电压、另一端接地，所述第一采样开关和第二采样开关的公共端连接滤波电阻和滤波电容构成的RC滤波电路的输入端，所述RC滤波电路的输出端通过缓冲器连接所述电压采样电路的输出端；所述逻辑控制电路输出的第四控制信号作为所述第一采样开关的控制信号输出给所述电压采样电路，所述逻辑控制电路输出的第五控制信号作为所述第二采样开关的控制信号输出给所述电压采样电路。

9.根据权利要求1至8任一所述的开关电源系统，其特征在于，所述三角波产生电路中还包括电流产生电路，所述电流产生电路包括第一增益模块、第二增益模块、除法器和电压电流转换器，所述第一增益模块的输入端连接所述系统输入端，所述第二增益模块的输入端连接所述系统输出端，所述第一增益模块的输出端和所述第二增益模块的输出端分别连接所述除法器的两个输入端，所述除法器的输出端连接所述电压电流转换器的输入端，所述电压电流转换器的输出端作为所述电流产生电路的输出端连接所述三角波产生电路的输出端。