CN102958272B - 线路板及其制作方法 - Google Patents
线路板及其制作方法 Download PDFInfo
- Publication number
- CN102958272B CN102958272B CN201210292386.9A CN201210292386A CN102958272B CN 102958272 B CN102958272 B CN 102958272B CN 201210292386 A CN201210292386 A CN 201210292386A CN 102958272 B CN102958272 B CN 102958272B
- Authority
- CN
- China
- Prior art keywords
- those
- layer
- metal foil
- foil layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000011888 foil Substances 0.000 claims abstract description 258
- 229910052751 metal Inorganic materials 0.000 claims abstract description 257
- 239000002184 metal Substances 0.000 claims abstract description 257
- 239000013078 crystal Substances 0.000 claims description 82
- 239000004020 conductor Substances 0.000 claims description 73
- 238000000059 patterning Methods 0.000 claims description 61
- 238000010276 construction Methods 0.000 claims description 60
- 230000002209 hydrophobic effect Effects 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 48
- 239000007800 oxidant agent Substances 0.000 claims description 48
- 230000001590 oxidative effect Effects 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 22
- 238000003825 pressing Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims 3
- 239000011148 porous material Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 446
- 238000005516 engineering process Methods 0.000 description 10
- 239000012792 core layer Substances 0.000 description 5
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- 238000006116 polymerization reaction Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000053 physical method Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- CUTSCJHLMGPBEJ-UHFFFAOYSA-N [N].CN(C)C=O Chemical compound [N].CN(C)C=O CUTSCJHLMGPBEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000006384 oligomerization reaction Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 125000003368 amide group Chemical group 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000013530 defoamer Substances 0.000 description 1
- 229960001760 dimethyl sulfoxide Drugs 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 150000002170 ethers Chemical class 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000005462 imide group Chemical group 0.000 description 1
- 150000007529 inorganic bases Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000012719 thermal polymerization Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000000080 wetting agent Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种线路板及其制作方法，该线路板包括一第一介电层、一第一图案化金属箔层、一第一线路图案、至少一第一导电孔道、一叠层结构、一第二介电层、一第二图案化金属箔层、一第二线路图案及至少一第二导电孔道。第一线路图案埋入第一介电层。第一导电孔道的一端穿过第一介电层以连接第一图案化金属箔层，且第一导电孔道与第一图案化金属箔层之间具有界面。叠层结构配置于第一介电层的一第二表面上，且覆盖第一线路图案与第一导电孔道的另一端。第二介电层、第二图案化金属箔层及第二线路图案依序配置于叠层结构上。第二导电孔道与第二线路图案一体成形。第二导电孔道的一端穿过第二介电层以连接叠层结构。
Description
技术领域
本发明涉及一种线路板及其制作方法，且特别是涉及一种线路布局上具有较大的自由度的线路板及其制作方法。
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置具有导电线路的线路板。
对于一般熟知的线路板来说，其制造方法通常是先于核心层的两侧形成第一层导体层。然后，对导体层进行图案化制作工艺，以形成第一线路层。接着，以叠层法（lamination）分别于核心层的二侧压合介电层以及第二层导体层，使得介电层压合于核心层与第二层导体层之间。而后，分别于第二层导体层与介电层中形成开口，以暴露出第一线路层。继之，进行电镀制作工艺，在开口中电镀铜以形成导通孔(conductive via)。之后，将第二层导体层图案化，以在介电层上形成通过导通孔与第一线路层连接的第二线路层。当然，可视实际需求以相同的方式形成更多层的线路层。
由于上述方法是对称地于核心层两侧依序形成多层的线路层，因此所制造出的线路板具有偶数层的线路层。然而，上述的制造方法往往限制了线路布局设计（circuit layout）的自由度，亦即必须制作出具有偶数层线路层的线路板。再者，为了避免线路板在制作的过程中或于电子元件组装的过程中发生线路板翘曲的问题，因此现有的线路板的核心层两侧上的线路布局与介电层的厚度都必须采用对称性的设计，如此一来，也限制了线路布局设计的自由度。
发明内容
本发明的目的在于提供一种线路板，其在线路布局上具有较大的自由度。
本发明的另一目的在于提供一种线路板的制作方法，用以制作上述的线路板。
为达上述目的，本发明提出一种线路板，其包括一第一介电层、一第一图案化金属箔层、一第一线路图案、至少一第一导电孔道、一叠层结构、一第二介电层、一第二图案化金属箔层、一第二线路图案及至少一第二导电孔道。第一介电层具有彼此相对的一第一表面与一第二表面。第一图案化金属箔层配置于第一介电层的第一表面上，且暴露出部分第一表面。第一线路图案埋入第一介电层的第二表面。第一导电孔道与第一线路图案一体成形，其中第一导电孔道的一端穿过第一介电层以连接第一图案化金属箔层，且第一导电孔道与第一图案化金属箔层之间具有界面。叠层结构配置于第一介电层的第二表面上，且覆盖第一线路图案与第一导电孔道的另一端。叠层结构包括至少一内连通结构与至少一图案导体层。内连通结构电连接第一线路图案与叠层结构相对远离第一线路图案的图案导体层。第二介电层配置于叠层结构上。第二图案化金属箔层配置于第二介电层上，且暴露出部分第二介电层。第二线路图案配置于第二图案化金属箔层上，且与第二图案化金属箔层共形设置。第二导电孔道与第二线路图案一体成形，其中第二导电孔道的一端穿过第二介电层以电连接叠层结构，且第二导电孔道的另一端与第二线路图案实质上切齐。
本发明还提出一种线路板的制作方法，其包括下述步骤。分别压合一第一介电层于一第一金属箔层与一第二金属箔层上，其中每一第一介电层具有彼此相对的一第一表面与一第二表面，且通过一胶层粘合第一金属箔层与第二金属箔层。胶层位于第一金属箔层与第二金属箔层的周边，以与第一金属箔层与第二金属箔层形成一封闭空间。分别形成一疏水薄膜于第一介电层的第二表面上。对疏水薄膜照射一第一激光光束，以分别形成一穿透过疏水薄膜的第一凹刻图案于第一介电层的第二表面上，并分别形成穿过第一介电层的至少一第一贯孔，其中第一贯孔分别暴露出部分第一金属箔层与部分第二金属箔层。对疏水薄膜进行一活化步骤，并于活化步骤后移除疏水薄膜。分别形成一第一线路图案于第一凹刻图案内，并同时分别形成至少一第一导电孔道于第一贯孔内。第一导电孔道的一端分别连接第一贯孔所暴露出的部分第一金属箔层与部分第二金属箔层，且第一导电孔道分别与第一金属箔层及第二金属箔层之间具有一第一界面与一第二界面。移除疏水薄膜以分别暴露出第一介电层的第二表面。分别压合一叠层结构于第一介电层的第二表面上，其中叠层结构分别覆盖第一线路图案与第一导电孔道的另一端。每一叠层结构包括至少一内连通结构与至少一图案导体层。内连通结构电连接第一线路图案与叠层结构相对远离第一线路图案的图案导体层。分别压合一第二介电层及一位于第二介电层上的第三金属箔层于叠层结构上。对第二介电层照射一第二激光光束，以分别形成依序穿过第三金属箔层与第二介电层的至少一第二贯孔，其中第二贯孔分别暴露出部分叠层结构。形成一导电材料于第二贯孔内，并延伸覆盖于第二介电层上。分离第一金属箔层与第二金属箔层，以使叠层结构及其上的第二介电层、第三金属箔层与导电材料分别位于第一金属箔层与第二金属箔层上。移除部分第一金属箔层与部分第二金属箔层，以分别形成一第一图案化金属箔层于第一介电层的第一表面上，并分别移除部分第三金属箔层、部分导电材料，以分别形成一第二图案化金属箔层及一第二线路图案于第二介电层上，而分别形成至少一第二导电孔道于第二贯孔内。第二导电孔道的一端分别连接第二贯孔所暴露出的部分叠层结构，且第二导电孔道分别与第二线路图案一体成形。
基于上述，本发明是采用对疏水薄膜照射激光光束来形成凹刻图案及贯孔，而后再形成线路图案于凹刻图案内以及形成导电孔道于贯孔内。因此，本发明的线路板可具有较佳可靠度的细线路。再者，由于本发明是采用无核心（coreless）技术来形成线路板，因此具有较佳的生产效率，适于量产。此外，此线路板上的线路图案（及细线路）的制作并非采用现有压合导电层的方式来形成，因此可有效提升线路板的线路布局的自由度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1K为本发明的一实施例的一种线路板的制作方法的剖面示意图；
图2A至图2C为本发明的另一实施例的一种线路板的制作方法的局部步骤的剖面示意图；
图3A至图3I为本发明的另一实施例的一种线路板的制作方法的局部步骤的剖面示意图；
图4A至图4C为本发明的另一实施例的一种线路板的制作方法的局部步骤的剖面示意图；
图5A为本发明的一实施例的一种线路板的剖面示意图；
图5B为本发明的另一实施例的一种线路板的剖面示意图。
主要元件符号说明
10、10b：胶层
20：疏水薄膜
30、60：图案化光致抗蚀剂层
40：第一图案化光致抗蚀剂层
50：第二图案化光致抗蚀剂层
100a、100b、100c、100d、100e、100f：线路板
110：第一图案化金属箔层
110a：第一金属箔层
110b：第二金属箔层
120：介电层
122：第一表面
124：第二表面
130：第一线路图案
140：第一导电孔道
150：叠层结构
151：第三表面
152、152c：绝缘层
153c：第四金属箔层
154、154c：图案导体层
155c：籽晶层
156、156c：内连通结构
160：第二介电层
170：第二图案化金属箔层
170a、170a’、170a”：第三金属箔层
175：图案化籽晶层
175a、175a’：籽晶层
180、182、184：第二线路图案
180a、180a’：导电材料
182a、184d：电镀材料
190：第二导电孔道
C1：凹刻图案
H：导气孔
L1：第一激光光束
L2：第二激光光束
L3：第三激光光束
S1：第一界面
S2：第二界面
T1：第一贯孔
T2：第二贯孔
T3：第二贯孔
R：封闭空间
Y：切割线
具体实施方式
图1A至图1K为本发明的一实施例的一种线路板的制作方法的剖面示意图。为了方便说明起见，图1A(a)与图1A(b)分别绘示第一金属箔层与第二金属箔层通过胶层粘合的立体示意图。请先参考图1A，依据本实施例的线路板的制作方法，首先，提供一第一金属箔层110a以及一第二金属箔层110b，其中通过一胶层10粘合第一金属箔层110a与第二金属箔层110b上。于此，胶层10位于第一金属箔层110a与第二金属箔层110b的周边，以与第一金属箔层110a与第二金属箔层110b形成一封闭空间R。举例而言，胶层10可呈一连续框形图案（请参考图1A(a)），此连续框形图案与第一金属箔层110a与第二金属箔层110b围出扁平状的封闭空间R。如此一来，在后续的湿制作工艺（例如显影、蚀刻、清洗等）中，外物（例如显影液、蚀刻液、清洗剂等）便不易穿过胶层10进入封闭空间R，进而对第一金属箔层110a与第二层箔层110b造成损伤。
在本实施例中，胶层10的材料例如是防焊油墨、抗化性胶带或纯胶材料，而胶层10的宽度例如是12毫米。需说明的是，于其他实施例中，请参考图1A(b)，胶层10b也可为一不连续框形图案，也就是说，不连续框形图案中存在有多个导气孔H（至少6个以上），其中每一导气孔H的长度例如是介于10毫米至15毫米，而宽度例如是介于1毫米至3毫米。此外，第一金属箔层110a与第二金属箔层110b的中心线平均粗糙度（Ra）与十点平均粗糙度（Rz）皆大于3微米。其中，粗糙度的定义于量测方法可参考日本工业标准JIS B0601的最新版序所述。
接着，请参考图1B，分别压合一第一介电层120于第一金属箔层110a与第二金属箔层110b上，其中每一第一介电层120具有彼此相对的一第一表面122与一第二表面124，且第一金属箔层110a与第二金属箔层110b分别位于这些第一介电层120的第一表面122上。
接着，请参考图1C，分别形成一疏水薄膜20于这些第一介电层120的这些第二表面124上。于此，疏水薄膜20是一种一热聚合性材料，而且为一种低聚合的高分子材料。疏水薄膜20在熟化前可以含有多种聚合单体，并使用烘烤步骤促使其低度聚合。在聚合后，疏水薄膜20会含有多种高分子基团，例如经（人工）橡胶改质的环氧基团（epoxy）、丙烯酸基团、酰亚胺基团与酰胺基团等，还可以含有视情况需要的助剂、消泡剂与流平剂（wetting agent）等。所以在聚合后，疏水薄膜20是一种低聚合的共聚物。例如，疏水薄膜20会经过70℃-120℃，30分钟以内的烘烤步骤而熟化（curing），使得疏水薄膜20具有0.5μm-30μm（微米）的厚度。需注意的是，疏水薄膜20的熟化步骤，并不涉及光起始的聚合反应。疏水薄膜20并不使用光影像转移方式而加以图案化，所以疏水薄膜20并不是一种光致抗蚀剂。
接着，请同时参考图1C与图1D，对这些疏水薄膜20照射一第一激光光束L1，以分别形成一穿透过这些疏水薄膜20的第一凹刻图案C1于这些第一介电层120的这些第二表面124上，并分别形成穿过这些第一介电层120的至少一第一贯孔T1。其中，这些第一贯孔T1分别暴露出部分第一金属箔层110a与部分第二金属箔层110b。需注意的是，由于对疏水薄膜20照射完第一激光光束L1之后，所形成的这些图案化的疏水薄膜20上可能还留有残渣，进而会妨碍后续形成的电连接品质，因此通常会进行一前处理步骤，以移除残渣。前处理步骤时可能会使用到等离子体处理、有机溶剂，例如醇类、醚类、二甲亚砜（DMSO）或是氮、氮-二甲基甲酰胺（DMF）等，其可以膨润图案化的疏水薄膜20，或是氧化剂，例如硫酸/双氧水与过锰酸根等。因此，疏水薄膜20必须要能抵抗有机溶剂或是氧化剂的侵蚀。另外，前处理步骤时也可能会使用到酸，例如硫酸或是弱碱，所以疏水薄膜20还要能抵抗酸或是弱碱的侵蚀。
接着，再对疏水薄膜20进行活化步骤，即进行晶种层（未绘示）的形成步骤。由于疏水薄膜20材料特性的缘故，所以既允许晶种层形成在第一凹刻图案C1中，也允许晶种层覆盖第一凹刻图案C1所露出的部分第一介电层120的第二表面124与疏水薄膜20表面上。例如，将第一凹刻图案C1所露出的部分第一介电层120的第二表面124浸泡在含有贵金属，例如至少包含有铂、钯、金或铑的溶液中，使得所形成的晶种层得以完全覆盖第一凹刻图案C1以及第一凹刻图案C1所露出的部分第一介电层120的第二表面124。当然，所形成的晶种层也可以只选择性地覆盖第一凹刻图案C1以及第一凹刻图案C1所露出的部分第一介电层的第二表面。
接着，完全去除疏水薄膜20。由于部分晶种层（未绘示）覆盖疏水薄膜20，所以完全去除疏水薄膜20时，也会同时去除位于疏水薄膜20部分的晶种层。举例来说，可以使用化学方法或是物理方法以移除疏水薄膜20。化学方法可以是使用一碱性溶液以移除疏水薄膜20。碱性溶液可以是强无机碱，例如氢氧化钠。碱性溶液可以具有大于11的pH值，较佳pH值介于11-13之间。物理方法可以负责或是辅助移除疏水薄膜20。例如，物理方法包含使用刷磨法、研磨法、等离子体处理法、超音波。
接着，请参考图1E，分别形成一第一线路图案130于这些第一凹刻图案C1内，并同时分别形成至少一第一导电孔道140于这些第一贯孔T1内，其中晶种层（未绘示）位于第一线路图案130与这些第一凹刻图案C1内，以及位于第一线路图案130与这些第一贯孔T1内。特别是，本实施例的这些第一导电孔道140的一端分别连接第一贯孔T1所暴露出的部分第一金属箔层110a与部分第二金属箔层110b，且这些第一导电孔道140分别与第一金属箔层110a及第二金属箔层110b之间具有一第一界面S1与一第二界面S2。接着，并移除这些疏水薄膜20以分别暴露出这些第一介电层120的这些第二表面124。
接着，请参考图1F，分别压合一叠层结构150于这些第一介电层120的这些第二表面124上，其中这些叠层结构150分别覆盖这些第一线路图案130与这些第一导电孔道140的另一端。详细来说，本实施例的每一叠层结构150包括至少一绝缘层152（图1F中仅示意地绘示三个）、至少一图案导体层154（图1F中仅示意地绘示三个）以及至少一贯穿绝缘层152的内连通结构156（图1F中仅示意地绘示三个）。这些绝缘层152与这些图案导体层154依序叠置于第一线路图案130上，且这些图案导体层154分别埋入这些绝缘层152的多个第三表面152a。于此，这些内连通结构156分别与这些图案导体层154一体成形，且最邻近第一线路图案130的内连通结构156的一端穿过对应的绝缘层152以连接这些第一线路图案130。此外，分别贯穿相邻两这些绝缘层152的这些内连通结构156于第一线路图案130上的正投影不重叠，且这些内连通结构156的另一端实质上分别低于这些绝缘层152的这些第三表面152a。当然，于一实施例中，请参考图5A的线路板100e，其中分别贯穿相邻两这些绝缘层152的这些内连通结构156于第一线路图案130上的正投影重叠。也就是说，线路板100e的这些内连通结构156的堆叠形式为一种垂直式叠孔设计。再者，于另一实施例中，这些内连通结构156的另一端也可实质上分别切齐这些绝缘层152的这些第三表面152a，于此并不加以限制。
需说明的是，于本实施例中，形成每一叠层结构150的步骤，例如是依序重复至少一次（于此为重复三次）形成这些疏水薄膜20（请参考图1C的步骤）、形成这些第一凹刻图案C1及这些第一贯孔T1（请参考图1D的步骤）、形成这些第一线路图案130及这些第一导电孔道140以及移除这些疏水薄膜20的步骤（请参考图1E的步骤）。于此，并不加以限制叠层结构150的绝缘层152、图案导体层154及内连通结构156的数量，可依据使用需求而自行增减依序重复形成这些疏水薄膜20、形成这些第一凹刻图案C1及这些第一贯孔T1、形成这些第一线路图案130及这些第一导电孔道140以及移除这些疏水薄膜20的步骤。
接着，请参考图1G，分别压合一第二介电层160及一位于第二介电层160上的第三金属箔层170a于这些叠层结构150上。于此，第二介电层160覆盖相对远离这些第一线路图案130的绝缘层152的第三表面152a、图案导体层154以及内连通结构156的另一端。
接着，请参考图1H，对这些第三金属箔层170a进行减铜蚀刻，而形成这些第三金属箔层170a’，其目的在于可提高激光贯孔的容易度。接着，对这些第二介电层160照射一第二激光光束L2，以分别形成依序穿过这些第三金属箔层170a’与第二介电层160的至少一第二贯孔T2，其中这些第二贯孔T2分别暴露出部分这些叠层结构150。接着，并分别形成一籽晶层175a于这些第三金属箔层170a’上以及这些第二贯孔T2内。其中，每一第三金属箔层170a’的厚度加上每一籽晶层175a的厚度约略等于第一金属箔层110a的厚度或第二金属箔层110b的厚度。
接着，请参考图1I，进行一电镀步骤，以电镀一导电材料180a于这些第二贯孔T2内，并延伸覆盖于这些籽晶层175a上。接着，并进行减铜蚀刻，以形成导电材料180a’、这些籽晶层175a’以及这些第三金属箔层170a”，其中导电材料180a’的厚度加上这些籽晶层175a’的厚度以及这些第三金属箔层170a”的厚度会约略等于第一金属箔层110a或第二金属箔层110b的厚度。也就是说，导电材料180a’、这些籽晶层175a’以及这些第三金属箔层170a”的整体厚度会减薄至与第一金属箔层110a或第二金属箔层110b的厚度相近。
当然，请参考图1I'，于进行减铜蚀刻时，也可能仅留下位于这些第二贯孔T2内的部分导电材料180’、这些籽晶层175a’以及这些第三金属箔层170a”，而每一第三金属箔层170a”的厚度加上每一籽晶层175a’的厚度约略等于第一金属箔层110a的厚度或第二金属箔层110b的厚度。或者是，请参考图1I＂，于进行减铜蚀刻时，也可能仅留下位于这些第二贯孔T2内的部分导电材料180’以及这些第三金属箔层170”，而每一第三金属箔层170a”的厚度约略等于第一金属箔层110a的厚度或第二金属箔层110b的厚度。
接着，请同时参考图1I与图1J，分离第一金属箔层110a与第二金属箔层110b，以使叠层结构150这些150及其上的这些第二介电层160、这些第三金属箔层170a”与导电材料175a’分别位于第一金属箔层110a与第二金属箔层110b上。其中，分离第一金属箔层110a与第二金属箔层110b的方式有许多种。举例而言，在本实施例中，可通过例如是电脑数值控制（ComputerNumerical Control,CNC）铣切技术来沿着多条切割线Y切除胶层10及部分与胶层10重叠的第一金属箔层110a、第二金属箔层110b、这些第一介电层120、这些叠层结构150、这些第二介电层160、这些第三金属箔层170a”及这些籽晶层175a’，而使第一金属箔层110a与第二金属箔层110b分离。
以下将以第一金属箔层110a及其上方依序堆叠的第一介电层120、第一线路图案130、第一导电孔道140、叠层结构150、第二介电层160、第三金属箔层170a”、籽晶层175a’及导电材料180a’为例说明。接着，并分别形成一图案化光致抗蚀剂层30于导电材料180a’以及第一金属箔层110a上，其中这些图案化光致抗蚀剂层30分别暴露出部分导电材料180a’及第一金属箔层110a。
之后，请参考图1K，以这些图案化光致抗蚀剂层30为蚀刻掩模，蚀刻暴露于这些图案化光致抗蚀剂层30之外的部分导电材料180a’及其下的籽晶层175a’与第三金属箔层170a”以及部分第一金属箔层110a，而于第二介电层160上形成一第二图案化金属箔层170及其上的一图案化籽晶层175与一第二线路图案180，于第二贯孔T2内形成至少一连接第二线路图案180的第二导电孔道190，以及于第一介电层120的第一表面122形成一第一图案化金属箔层110。于此，第二导电孔道190的一端连接第二贯孔T2所暴露出的部分叠层结构150，第二导电孔道190与第二线路图案180一体成形，且第二导电孔道190的另一端与第二线路图案180实质上切齐。最后，移除图案化光致抗蚀剂层30，而完成本实施例的线路板100a的制作。
请再参考图1K，于结构上，本实施例的线路板100a包括第一图案化金属箔层110、第一介电层120、第一线路图案130、第一导电孔道140、叠层结构150、第二介电层160、第二图案化金属箔层170、图案化籽晶层175、第二线路图案180及第二导电孔道190。第一介电层120具有彼此相对的第一表面122与第二表面124，其中第一图案化金属箔层110配置于第一介电层120的第一表面122上，暴露出部分第一表面122。第一线路图案130埋入第一介电层120的第二表面124。第一导电孔道140与第一线路图案130一体成形，其中第一导电孔道140的一端穿过第一介电层120以连接第一图案化金属箔层130，且第一导电孔道140与第一图案化金属箔层110之间具有第一界面S1。叠层结构150配置于第一介电层120的第二表面124上，且覆盖第二表面124、第一线路图案130与第一导电孔道140的另一端。其中，叠层结构150包括依序堆叠的这些绝缘层152、这些图案导体层154以及这些分别贯穿绝缘层152的内连通结构156。这些绝缘层152与这些图案导体层154交错叠置于第一线路图案130上，且这些图案导体层154分别埋入这些绝缘层152的这些第三表面152a，而这些内连通结构156分别与这些图案导体层154一体成形。最邻近第一线路图案130之内连通结构156的一端穿过对应的绝缘层152以连接第一线路图案130，且这些内连通结构156的另一端可实质上低于或切齐这些绝缘层152的这些第三表面152a。第二介电层160配置于叠层结构150上。第二图案化金属箔层170配置于第二介电层160上，且暴露出部分第二介电层160。第二线路图案180配置于第二图案化金属箔层170上，且与第二图案化金属箔层170共形设置。图案化籽晶层175配置于第二图案化金属箔层170与第二线路图案180之间，以及第二介电层160与叠层结构150的最外层的图案导体层154之间。第二导电孔道190与第二线路图案180一体成形，其中第二导电孔道190的一端穿过第二介电层160以连接叠层结构150，且第二导电孔道190与第二线路图案180一体成形。
以下将再以不同的实施例来分别说明线路板100b、100c、100d的制作。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2C为本发明的另一实施例的一种线路板的制作方法的局部步骤的剖面示意图。本实施例的线路板100b的制作方法与前述实施例的线路板100a的制作方法相似，惟二者主要差异之处在于：于图1H的步骤之后，意即分别形成这些籽晶层175a’于这些第三金属箔层170a”上以及这些第二贯孔T2内之后，请参考图2A，分别形成一第一图案化光致抗蚀剂层40于这些籽晶层175a’上。其中，这些第一图案化光致抗蚀剂层40分别暴露出部分这些籽晶层175a’。其中，这些第一图案化光致抗蚀剂层40分别暴露出部分这些籽晶层175a’。
接着，同时请参考图2A及图2B，以这些第一图案化光致抗蚀剂层40为电镀掩模，以分别电镀一电镀材料182a于这些籽晶层175a’上。接着，移除这些第一图案化光致抗蚀剂层40，并通过例如是CNC铣切技术来沿着多条切割线Y切除胶层10及部分与胶层10重叠的第一金属箔层110a、第二金属箔层110b、这些第一介电层120、这些叠层结构150、这些第二介电层160、这些第三金属箔层170a”及这些籽晶层175a’，而使第一金属箔层110a与第二金属箔层110b分离。接着，形成一第二图案化光致抗蚀剂层50于第一金属箔层110a上。
之后，请同时参考图2B与图2C，移除未被电镀材料182a所覆盖的部分籽晶层175a’及其下方的部分第三金属箔层170a”，而于第二介电层160上形成一第二图案化金属箔层170、一第二线路图案182与至少一第二导电孔道190，以及于第二图案化金属箔层170与第二线路图案182之间及第二介电层160与第二导电孔道190之间的一图案化籽晶层175，其中第二线路图案182连接第二导电孔道190，且第二线路案182与第二导电孔道190一体成形。同时，以第二图案化光致抗蚀剂层50为蚀刻掩模，蚀刻暴露于第二图案化光致抗蚀剂层50之外的部分第一金属箔层110a，而于第一介电层120的第一表面122上形成第一图案化金属箔层110。此时，第一图案化金属箔层130与第一导电孔道140之间具有界面S1。至此，已完成线路板100b的制作。
当然，图2A至图2C所绘示的制作工艺仅是作为举例说明之用，部分步骤为目前线路板制作工艺中常见的技术。本领域的技术人员当可依据实际状况调整步骤顺序、省略或增加可能的步骤，以符合制作工艺需求，此处不再逐一赘述。
图3A至图3I为本发明的另一实施例的一种线路板的制作方法的局部步骤的剖面示意图。本实施例的线路板100c的制作方法与前述实施例的线路板100a的制作方法相似，而二者主要差异之处在于：在图1E的步骤之后，意即移除这些疏水薄膜20以分别暴露出这些第一介电层120的这些第二表面124之后，请参考图3A，分别压合一绝缘层152c及一位于绝缘层152c上的第四金属箔层153c于第一介电层110的第二表面124上。于此，第四金属箔层153c的厚度介于2微米至5微米之间。需说明的是，在此采用超薄金属箔层（即第四金属箔层153c）的目的在于减少后续进行蚀刻法的时间（请参考图3D的步骤），可以有效降低侧蚀效应。
接着，请参考图3B，对这些第四金属箔层153c分别照射一第三激光光束L3，以形成依序穿过这些第四金属箔层与绝缘层152c的至少一第三贯孔T3，其中这些第三贯孔T3暴露出部分这些第一线路图案130。
接着，请再参考图3B，分别形成一籽晶层155c于这些第四金属箔层153c上与这些第三贯孔T3内，并分别形成一图案化光致抗蚀剂层60于这些籽晶层155c上。
接着，请参考图3C，以这些图案化光致抗蚀剂层60为电镀掩模，以分别电镀一图案导体层154c以及至少一内连通结构156c于这些籽晶层155c上。其中，这些内连通结构156c对应位于这些第三贯孔T3内，而这些图案导体层154c分别连接这些内连通结构156c。
接着，请参考图3D，移除这些第一图案化光致抗蚀剂层60及其下的部分这些籽晶层155c及这些第四金属箔层153c。其中，移除这些第一图案化光致抗蚀剂层60下方的部分这些籽晶层155c及这些第四金属箔层153c的方法例如是蚀刻法。此时，这些内连通结构156c的另一端实质上分别高于这些绝缘层152c的一第三表面151，且这些图案导体层154c分别突出于这些绝缘层152c的这些第三表面151。
接着，请参考图3E，可依序重复至少一次（于此为重复三次）图3A至图3D的步骤来形成分别压合于这些第一介电层120的这些第二表面124上的一叠层结构150c，其中这些叠层结构150c分别覆盖这些第一线路图案130与这些第一导电孔道140的另一端。于此，并不加以限制叠层结构150c的绝缘层152c、图案导体层154c及内连通结构156c的数量，可依据使用需求而自行增减依序重复图3A至图3D的步骤的次数。于此，分别贯穿相邻两这些绝缘层152c的这些内连通结构156c于这些第一线路图案130上的正投影重叠。当然，在其他实施例中，请参考图5B的线路板100f，其中分别贯穿相邻两这些绝缘层152c的这些内连通结构156c于这些第一线路图案130上的正投影不重叠。
再者，叠层结构150c中的部分绝缘层152c、图案导体层154c及内连通结构156c的形成方式也可采用如前述图1C至图1E的步骤来形成，意即形成这些疏水薄膜20、形成这些第一凹刻图案C1及这些第一贯孔T1、形成这些第一线路图案130及这些第一导电孔道140以及移除这些疏水薄膜20的步骤。简言之，本实施例于此并不限定这些绝缘层152、152c、图案导体层154、154c及内连通结构156、156c的型态与层数，本领域的技术人员当可参照前述实施例的说明，依据实际需求，而选用前述的制作工艺方法，以达到所需的技术效果。
接着，请参考图3E，分别压合一第二介电层160及一位于第二介电层160上的第三金属箔层170a于这些叠层结构150c上。于此，第二介电层160覆盖相对远离这些第一线路图案130的绝缘层152c的第三表面151、图案导体层154c以及内连通结构156c的另一端。
接着，请参考图3F，对这些第二介电层160照射一第二激光光束L2，以分别形成穿过这些第二介电层160的至少一第二贯孔T2，其中这些第二贯孔T2分别暴露出部分这些叠层结构150c。接着，并分别形成一籽晶层175a于这些第三金属箔层170a上以及这些第二贯孔T2内。于其他实施例中，也在进行图3F的步骤之前，对这些第三金属箔层170a’进行减铜蚀刻，其目的在于可提高激光贯孔的容易度。而，于进行完照射一第二激光光束L2后且形成籽晶层175a’于这些第三金属箔层170a’上以及这些第二贯孔T2内时，也可使每一第三金属箔层170a’的厚度加上每一籽晶层175a’的厚度约略等于第一金属箔层110a的厚度或第二金属箔层110b的厚度，请参考图3F’。
接着，请参考图3G，进行一电镀步骤，以电镀一导电材料180a于这些第二贯孔T2内，并延伸覆盖于这些籽晶层175a上。接着，请参考图3G'，可进行减铜蚀刻，以形成导电材料180a’、这些籽晶层175a’以及这些第三金属箔层170a’，其中导电材料180a’的厚度加上这些籽晶层175a’的厚度以及这些第三金属箔层170a’的厚度会约略等于第一金属箔层110a或第二金属箔层110b的厚度。也就是说，导电材料180a’、这些籽晶层175a’以及这些第三金属箔层170a’的整体厚度会减薄至与第一金属箔层110a或第二金属箔层110b的厚度相近。
接着，请同时参考图3G’与图3H，分离第一金属箔层110a与第二金属箔层110b，其中可通过例如是CNC铣切技术来沿着多条切割线Y切除胶层10及部分与胶层10重叠的第一金属箔层110a、第二金属箔层110b、这些第一介电层120、这些叠层结构150c、这些第二介电层160、这些第三金属箔层170a’、这些籽晶层175a’及导电材料180a’，而使第一金属箔层110a与第二金属箔层110b分离。
以下将以第一金属箔层110a及其上方依序堆叠的第一介电层120、第一线路图案130、第一导电孔道140、叠层结构150c、第二介电层160、第三金属箔层170a’、籽晶层175a’及导电材料180a’为例说明。接着，并分别形成一图案化光致抗蚀剂层30于导电材料180a’以及第一金属箔层110a上，其中这些图案化光致抗蚀剂层30分别暴露出部分导电材料180a’及第一金属箔层110a。
之后，请参考图3I，以这些图案化光致抗蚀剂层30为蚀刻掩模，蚀刻暴露于这些图案化光致抗蚀剂层30之外的部分导电材料180a’及其下的籽晶层175a’与第三金属箔层170a’以及部分第一金属箔层110a，而于第二介电层160上形成一第二图案化金属箔层170及其上的一图案化籽晶层175与一第二线路图案180，于第二贯孔T2内形成至少一连接第二线路图案180的第二导电孔道190，以及于第一介电层120的第一表面122形成一第一图案化金属箔层110。于此，第二导电孔道190的一端连接第二贯孔T2所暴露出的部分叠层结构150c，第二导电孔道190与第二线路图案180一体成形，且第二导电孔道190的另一端与第二线路图案180实质上切齐。最后，移除图案化光致抗蚀剂层30，而完成本实施例的线路板100c的制作。
请再参考图3I，于结构上，本实施例的线路板100c包括第一图案化金属箔层110、第一介电层120、第一线路图案130、第一导电孔道140、叠层结构150c、第二介电层160、第二图案化金属箔层170、图案化籽晶层175、第二线路图案180及第二导电孔道190。第一介电层120具有彼此相对的第一表面122与第二表面124，其中第一图案化金属箔层110配置于第一介电层120的第一表面122上，暴露出部分第一表面122。第一线路图案130埋入第一介电层120的第二表面124。第一导电孔道140与配置于第一导电孔道140上方的第一线路图案130一体成形，其中第一导电孔道140的一端穿过第一介电层120以连接第一图案化金属箔层110，且第一导电孔道140与第一图案化金属箔层110之间具有第一界面S1。叠层结构150c配置于第一介电层120的第二表面124上，且覆盖第二表面124、第一线路图案130与第一导电孔道140的另一端。其中，叠层结构150c包括依序堆叠的这些绝缘层152c、这些第四金属箔层153c、这些籽晶层155c、这些图案导体层154c以及这些分别贯穿绝缘层152c的内连通结构156c。这些绝缘层152c、这些第四金属箔层153c、这些籽晶层155c、与这些图案导体层154c依序交错叠置于第一线路图案130上，且这些图案导体层154c分别突出于这些绝缘层152c的这些第三表面151。这些内连通结构156c分别与这些图案导体层154c一体成形。最邻近第一线路图案130之内连通结构156c的一端穿过对应的绝缘层152c以连接第一线路图案130，且这些内连通结构156c的另一端可实质上突出于这些绝缘层152c的这些第三表面151。第二介电层160配置于叠层结构150c上。第二图案化金属箔层170配置于第二介电层160上，且暴露出部分第二介电层160。第二线路图案180配置于第二图案化金属箔层170上，且与第二图案化金属箔层170共形设置。图案化籽晶层175配置于第二图案化金属箔层170与第二线路图案180之间，以及第二介电层160与叠层结构150c的最外层的图案导体层154c之间。第二导电孔道190与第二线路图案180一体成形，其中第二导电孔道190的一端穿过第二介电层160以连接叠层结构150c，且第二导电孔道190与第二线路图案180一体成形。
图4A至图4C为本发明的另一实施例的一种线路板的制作方法的局部步骤的剖面示意图。本实施例的线路板100d的制作方法与前述实施例的线路板100c的制作方法相似，惟二者主要差异之处在于：于图3F的步骤之后，意即分别形成这些籽晶层175a于这些第三金属箔层170a上以及这些第二贯孔T2内之后，请参考图4A，分别形成一第一图案化光致抗蚀剂层40于这些籽晶层175a上。其中，这些第一图案化光致抗蚀剂层40分别暴露出部分这些籽晶层175a。于此，于形成第一图案化光致抗蚀剂层40之前，已进行一减铜蚀刻，以使每一籽晶层175a’的厚度加上其下的第三金属箔层170a’的厚度约略等于第一金属箔层110a的厚度。当然，也可于形成这些籽晶层175a’之前，先对这些第三金属箔层170a’进行减铜蚀刻，在此并不加以限制减铜蚀刻的顺序。
接着，同时请参考图4A及图4B，以这些第一图案化光致抗蚀剂层40为电镀掩模，以分别电镀一电镀材料184d于这些籽晶层175a上。接着，移除这些第一图案化光致抗蚀剂层40，并通过例如是CNC铣切技术来沿着多条切割线Y切除胶层10及部分与胶层10重叠的第一金属箔层110a、第二金属箔层110b、这些第一介电层120、这些叠层结构150c、这些第二介电层160、这些第三金属箔层170a’、这些籽晶层175a’及电镀材料184d，而使第一金属箔层110a与第二金属箔层110b分离。接着，形成一第二图案化光致抗蚀剂层50于第一金属箔层110a上。
之后，请同时参考图4B与图4C，移除未被电镀材料184d所覆盖的部分籽晶层175a’及其下方的部分第三金属箔层170a”，而于第二介电层160上形成一第二图案化金属箔层170、一第二线路图案184与至少一第二导电孔道190，以及于第二图案化金属箔层170与第二线路图案184之间及第二介电层160与第二导电孔道190之间的一图案化籽晶层175，其中第二线路图案184连接第二导电孔道190，且第二线路案184与第二导电孔道190一体成形。同时，以第二图案化光致抗蚀剂层50为蚀刻掩模，蚀刻暴露于第二图案化光致抗蚀剂层50之外的部分第一金属箔层110a，而于第一介电层120的第一表面122上形成第一图案化金属箔层110。此时，第一图案化金属箔层130与第一导电孔道140之间具有界面S1。至此，已完成线路板100d的制作。
当然，图4A至图4C所绘示的制作工艺仅是作为举例说明之用，部分步骤为目前线路板制作工艺中常见的技术。本领域的技术人员当可依据实际状况调整步骤顺序、省略或增加可能的步骤，以符合制作工艺需求，此处不再逐一赘述。
综上所述，本发明是采用对疏水薄膜照射激光光束来形成凹刻图案及贯孔，而后再形成线路图案于凹刻图案内以及形成导电孔道于贯孔内。因此，本发明的线路板可具有较佳可靠度的细线路。再者，由于本发明是采用无核心（coreless）技术来形成线路板，因此具有较佳的生产效率，适于量产。此外，此线路板上的线路图案（及细线路）的制作并非采用现有压合导电层的方式来形成，因此可有效提升线路板的线路布局的自由度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (13)
1.一种线路板的制作方法，包括：
分别压合一第一介电层于一第一金属箔层与一第二金属箔层上，其中各该第一介电层具有彼此相对的一第一表面与一第二表面，且通过一胶层粘合该第一金属箔层与该第二金属箔层，其中该胶层位于该第一金属箔层与该第二金属箔层的周边，以与该第一金属箔层与该第二金属箔层形成一封闭空间；
分别形成一疏水薄膜于该些第一介电层的该些第二表面上；
对该些疏水薄膜照射一第一激光光束，以分别形成一穿透过该些疏水薄膜的第一凹刻图案于该些第一介电层的该些第二表面上，并分别形成穿过该些第一介电层的至少一第一贯孔，其中该些第一贯孔分别暴露出部分该第一金属箔层与部分该第二金属箔层；
对该些疏水薄膜进行一活化步骤，并于该活化步骤后移除该些疏水薄膜；
分别形成一第一线路图案于该些第一凹刻图案内，并同时分别形成至少一第一导电孔道于该些第一贯孔内，其中该些第一导电孔道的一端分别连接该些第一贯孔所暴露出的部分该第一金属箔层与部分该第二金属箔层，且该些第一导电孔道分别与该第一金属箔层及该第二金属箔层之间具有一第一界面与一第二界面；
分别压合一叠层结构于该些第一介电层的该些第二表面上，其中该些叠层结构分别覆盖该些第一线路图案与该些第一导电孔道的另一端，其中各该叠层结构包括至少一内连通结构与至少一图案导体层，且该内连通结构电连接该第一线路图案与该叠层结构相对远离该第一线路图案的该图案导体层；
分别压合一第二介电层及一位于该第二介电层上的第三金属箔层于该些叠层结构上；
对该些第二介电层照射一第二激光光束，以分别依序形成穿过该些第三金属箔层与该些第二介电层的至少一第二贯孔，其中该些第二贯孔分别暴露出部分该些叠层结构；
形成一导电材料于该些第二贯孔内，并延伸覆盖于该些第二介电层上；
分离该第一金属箔层与该第二金属箔层，以使该些叠层结构及其上的该些第二介电层、该些第三金属箔层与该导电材料分别位于该第一金属箔层与该第二金属箔层上；以及
移除部分该第一金属箔层与部分该第二金属箔层，以分别形成一第一图案化金属箔层于该些第一介电层的该些第一表面上，并分别移除部分该第三金属箔层、部分该导电材料，以分别形成一第二图案化金属箔层及一第二线路图案于该些第二介电层上，而分别形成至少一第二导电孔道于该些第二贯孔内，其中该些第二导电孔道的一端分别连接该些第二贯孔所暴露出的部分该些叠层结构，且该些第二导电孔道分别与该些第二线路图案一体成形。
2.如权利要求1所述的线路板的制作方法，其中各该叠层结构还包括至少一绝缘层，该内连通结构贯穿该绝缘层，该绝缘层与该图案导体层依序叠置于该第一线路图案上，且该图案导体层埋入或突出于该绝缘层的一第三表面，且该内连通结构与该图案导体层一体成形，且该内连通结构的一端穿过该绝缘层以连接该第一线路图案。
3.如权利要求2所述的线路板的制作方法，其中至少一绝缘层包括多个绝缘层，至少一内连通结构包括多个内连通结构，分别贯穿相邻两该些绝缘层的该些内连通结构于该些第一线路图案上的正投影重叠。
4.如权利要求2所述的线路板的制作方法，其中至少一绝缘层包括多个绝缘层，至少一内连通结构包括多个内连通结构，分别贯穿相邻两该些绝缘层的该些内连通结构于该些第一线路图案上的正投影不重叠。
5.如权利要求2所述的线路板的制作方法，其中该内连通结构的另一端实质上高于、低于或切齐该绝缘层的该第三表面。
6.如权利要求1所述的线路板的制作方法，其中形成该些叠层结构的步骤，包括：
依序重复至少一次形成该些疏水薄膜、对该些疏水薄膜照射该第一激光光束而形成该些第一凹刻图案、对该些疏水薄膜进行该活化步骤，并于该活化步骤后移除该些疏水薄膜、形成该些第一线路图案及该些第一导电孔道的步骤。
7.如权利要求1所述的线路板的制作方法，其中形成各该叠层结构的步骤，包括：至少依序重复一次步骤(a)-(f)，该些步骤为：
(a)压合一绝缘层及一位于该绝缘层上的第四金属箔层于该第一介电层的该第二表面上；
(b)对该第四金属箔层照射一第三激光光束，以形成穿过该绝缘层的至少一第三贯孔，其中该第三贯孔暴露出部分该第一线路图案；
(c)形成一籽晶层于该第四金属箔层上与该第三贯孔内；
(d)形成一图案化光致抗蚀剂层于该籽晶层上；
(e)以该图案化光致抗蚀剂层为电镀掩模，以电镀一图案导体层以及至少一内连通结构于该些籽晶层上，其中该图案导体层连接该内连通结构，且该图案导体层与该内连通结构一体成形；以及
(f)移除该第一图案化光致抗蚀剂层及其下的部分该籽晶层及部分该第四金属箔层。
8.如权利要求1所述的线路板的制作方法，还包括：
于形成该些第二贯孔之后，分别形成一籽晶层于该些第三金属箔层上以及该些第二贯孔内；
进行一电镀步骤，以电镀该导电材料于该些第二贯孔内，并延伸覆盖于该些籽晶层上；
进行一第一减铜蚀刻步骤，以使各该第三金属箔层的厚度加上各该籽晶层的厚度以及该导电材料的厚度小于等于该第一金属箔层的厚度或该第二金属箔层的厚度；
在分离该第一金属箔层与该第二金属箔层之后，分别形成一图案化光致抗蚀剂层于该导电材料以及该第一金属箔层上；
以该些图案化光致抗蚀剂层为蚀刻掩模，蚀刻暴露于该些图案化光致抗蚀剂层之外的部分该导电材料及其下的该籽晶层与该第三金属箔层以及部分该第一金属箔层，而于该第二介电层上形成该第二图案化金属箔层及其上的一图案化籽晶层与该第二线路图案，于该第二贯孔内形成连接该第二线路图案的该第二导电孔道，以及于该第一介电层的该第一表面形成该第一图案化金属箔层；以及
移除该图案化光致抗蚀剂层。
9.如权利要求8所述的线路板的制作方法，还包括：
在形成该些籽晶层之前或者是在形成该些籽晶层之后进行一第二减铜蚀刻步骤，以使各该籽晶层的厚度加上各该第三金属箔层的厚度小于等于该第一金属箔层的厚度或该第二金属箔层的厚度。
10.如权利要求1所述的线路板的制作方法，还包括：
在形成该些第二贯孔之后，分别形成一籽晶层于该些第二介电层上以及该些第二贯孔内；
进行一减铜蚀刻步骤，以使各该籽晶层的厚度加上该第三金属箔层的厚度小于等于该第一金属箔层的厚度或该第二金属箔层的厚度；
分别形成一第一图案化光致抗蚀剂层于该籽晶层上；
以该些第一图案化光致抗蚀剂层为电镀掩模，以分别电镀一电镀材料于该些籽晶层上；
在分离该第一金属箔层与该第二金属箔层之前，移除该第一图案化光致抗蚀剂层；
在分离该第一金属箔层与该第二金属箔层之后，形成一第二图案化光致抗蚀剂层于该第一金属箔层上；
移除未被该电镀材料所覆盖的部分该些籽晶层及其下方的部分该些第三金属箔层，而分别该些第二介电层上形成该些第二图案化金属箔层、该些第二线路图案与该些第二导电孔道，以及于该些第二图案化金属箔层与该些第二线路图案之间及该些第二介电层与该些第二导电孔道之间的多个图案化籽晶层，其中该些第二线路图案连接该些第二导电孔道；以及
以该第二图案化光致抗蚀剂层为蚀刻掩模，蚀刻暴露于该第二图案化光致抗蚀剂层之外的部分该第一金属箔层，而于该第一介电层的该第一表面上形成该第一图案化金属箔层。
11.如权利要求10所述的线路板的制作方法，其中进行该减铜蚀刻步骤是在形成该些籽晶层之前或者是在形成该些籽晶层之后。
12.如权利要求1所述的线路板的制作方法，其中该胶层的形状为一连续框形图案。
13.如权利要求1所述的线路板的制作方法，其中该胶层的形状为一非连续框形图案。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100129951 | 2011-08-22 | ||
| TW100129951A TWI487452B (zh) | 2011-08-22 | 2011-08-22 | 線路板及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102958272A CN102958272A (zh) | 2013-03-06 |
| CN102958272B true CN102958272B (zh) | 2015-06-03 |
Family
ID=47766284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210292386.9A Expired - Fee Related CN102958272B (zh) | 2011-08-22 | 2012-08-16 | 线路板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102958272B (zh) |
| TW (1) | TWI487452B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014220330A (ja) * | 2013-05-07 | 2014-11-20 | 日立金属株式会社 | 光配線基板、光配線基板の製造方法、及び光モジュール |
| TWI621382B (zh) * | 2016-01-06 | 2018-04-11 | 欣興電子股份有限公司 | 線路板及其製作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101652028A (zh) * | 2008-08-13 | 2010-02-17 | 欣兴电子股份有限公司 | 埋入式结构及其形成方法 |
| CN101982024A (zh) * | 2008-04-30 | 2011-02-23 | 松下电工株式会社 | 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板 |
| TW201124028A (en) * | 2009-12-29 | 2011-07-01 | Subtron Technology Co Ltd | Circuit substrate and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI395521B (zh) * | 2008-08-13 | 2013-05-01 | Unimicron Technology Corp | 埋入式結構及其製法 |
| JP5583384B2 (ja) * | 2008-12-02 | 2014-09-03 | パナソニック株式会社 | 回路基板の製造方法、及び前記製造方法により得られた回路基板 |
| US8933556B2 (en) * | 2010-01-22 | 2015-01-13 | Ibiden Co., Ltd. | Wiring board |
-
2011
- 2011-08-22 TW TW100129951A patent/TWI487452B/zh not_active IP Right Cessation
-
2012
- 2012-08-16 CN CN201210292386.9A patent/CN102958272B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101982024A (zh) * | 2008-04-30 | 2011-02-23 | 松下电工株式会社 | 用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板 |
| CN101652028A (zh) * | 2008-08-13 | 2010-02-17 | 欣兴电子股份有限公司 | 埋入式结构及其形成方法 |
| TW201124028A (en) * | 2009-12-29 | 2011-07-01 | Subtron Technology Co Ltd | Circuit substrate and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102958272A (zh) | 2013-03-06 |
| TW201311083A (zh) | 2013-03-01 |
| TWI487452B (zh) | 2015-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759754B2 (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| US20140102767A1 (en) | Multi-layer type printed circuit board and method of manufacturing the same | |
| CN104902696B (zh) | 一种基于埋线结构在印制电路板上制作铜柱的方法 | |
| KR20090037794A (ko) | 배선 기판 및 그 제조 방법 | |
| JP2008277732A (ja) | 印刷回路基板及びその製造方法 | |
| US20170318685A1 (en) | Disconnect cavity by plating resist process and structure | |
| WO2014041601A1 (ja) | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 | |
| CN102958272B (zh) | 线路板及其制作方法 | |
| CN113423172B (zh) | 软硬结合电路板及其制作方法 | |
| TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
| US9549465B2 (en) | Printed circuit board and method of manufacturing the same | |
| CN108575056A (zh) | 柔性电路板制作方法 | |
| CN108124386A (zh) | 线路板及其生产方法、图形转移方法 | |
| CN103002677B (zh) | 线路板及其制作方法 | |
| JP5176643B2 (ja) | 多層回路基板の製造方法 | |
| KR20120130515A (ko) | 회로 기판 및 그의 제조 방법 | |
| KR101317597B1 (ko) | 인쇄회로기판의 비아홀 및 외층회로형성방법 | |
| CN102686024B (zh) | 多层配线基板 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| CN115486209A (zh) | 用于制造柔性印刷电路板的方法 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR101194552B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US7942999B2 (en) | Fabrication method of rigid-flex circuit board | |
| KR20100028214A (ko) | 플라잉 테일 형태의 경연성 인쇄회로기판 제조방법 | |
| JP4296628B2 (ja) | フレキシブルプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150603 Termination date: 20180816 |