CN102956647A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102956647A CN102956647A CN2011102544406A CN201110254440A CN102956647A CN 102956647 A CN102956647 A CN 102956647A CN 2011102544406 A CN2011102544406 A CN 2011102544406A CN 201110254440 A CN201110254440 A CN 201110254440A CN 102956647 A CN102956647 A CN 102956647A
- Authority
- CN
- China
- Prior art keywords
- mosfet
- adjacent
- semiconductor substrate
- shallow trench
- body grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims description 49
- 230000006578 abscission Effects 0.000 claims description 47
- 239000002019 doping agent Substances 0.000 claims description 43
- 238000002513 implantation Methods 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 239000000203 mixture Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 abstract description 8
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 92
- 235000012431 wafers Nutrition 0.000 description 32
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法，该半导体器件包括：SOI晶片，其包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；在SOI晶片中形成的相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区；以及浅沟槽隔离，形成在所述相邻的MOSFET之间以隔开该相邻的MOSFET；其中，每个MOSFET的背栅和背栅隔离区之间形成PN结。根据本发明的优选实施例，相邻的MOSFET的背栅隔离区之间形成PN结。相邻的MOSFET之间除了通过浅沟槽隔离实现背栅隔离之外，还进一步通过背栅和背栅隔离区中形成的PNPN结或NPNP结进行隔离，从而使得器件具有更好的绝缘效果，大大降低了半导体器件被意外击穿的可能性。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种具有背栅隔离区的半导体器件及其制造方法。
背景技术
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。
在MOSFET中，一方面希望提高器件的阈值电压以抑制短沟道效应，另一方面也可能希望减小器件的阈值电压以降低功耗，例如在低电压供电应用、或同时使用P型和N型MOSFET的应用中。
沟道掺杂是调节阈值电压的已知方法。然而，如果通过增加沟道区的杂质浓度来提高器件的阈值电压，则载流子的迁移率变小，引起器件性能变劣。并且，沟道区中高掺杂的离子可能与源区和漏区和沟道区邻接区域的离子中和，使得所述邻接区域的离子浓度降低，引起器件电阻增大。
Yan等人在″Scaling the Si MOSFET：From bulk to SOI to bulk″，IEEE Trans.Flect.Dev.，Vol.39，p.1704，1992年7月中提出，在SOI型(绝缘层上半导体)MOSFET中，通过在绝缘埋层的下方设置接地面(即接地的背栅)抑制短沟道效应。
在晶片上集成多个MOSFET的情形下，可以在每个MOSFET的绝缘埋层下面设置背栅，各背栅施加有不同偏置电场以分别调节各个MOSFET的阈值电压。但是，在器件尺寸不断减小的趋势下，要保证相邻MOSFET器件的背栅之间的电绝缘成为当前亟待解决的问题。进一步，要保证相邻MOSFET器件的导电通道之间的电绝缘也变得困难。
发明内容
本发明的目的是提供一种具有背栅隔离区的半导体器件及其制造方法。该半导体器件在背栅的下面还形成有背栅隔离区，使得相邻MOSFET的背栅导电通道通过背栅和背栅隔离区形成的PNPN结或NPNP结实现电绝缘。
根据本发明的一方面，提供了一种半导体器件，所述半导体器件包括：SOI晶片，其包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；在SOI晶片中形成的相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区；以及浅沟槽隔离，形成在所述相邻的MOSFET之间以隔开该相邻的MOSFET；其中，每个MOSFET的背栅和背栅隔离区之间形成PN结。
优选地，相邻的MOSFET的背栅隔离区之间形成PN结。
其中，所述浅沟槽隔离包括：向下延伸至半导体衬底中的第一部分，用于隔开相邻的MOSFET的背栅；在绝缘埋层上方横向延伸的第二部分，用于隔开相邻的MOSFET的半导体层以限定MOSFET的有源区域；所述第一部分的宽度小于所述第二部分的宽度。
可选的，所述浅沟槽隔离仅在绝缘埋层上方横向延伸，用于隔开相邻的MOSFET的半导体层以限定MOSFET的有源区域。进一步，所述浅沟槽隔离还可以包括向下延伸至半导体衬底表面的部分。
可选的，所述背栅邻接于所述绝缘埋层。
可选的，所述背栅与所述绝缘埋层相隔一定距离。
其中，每个所述MOSFET还包括：栅叠层，位于所述半导体层上；源区和漏区，形成于所述半导体层中且位于所述栅叠层外侧；沟道区，形成于所述半导体层中且夹在所述源区和漏区之间。
其中，每个所述MOSFET还包括与所述源区和漏区电连接的源/漏导电通道，以及与所述背栅电连接的背栅导电通道。
根据本发明的另一方面，提供了一种半导体器件的制造方法，所述方法包括以下步骤：提供SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；在SOI晶片中形成浅沟槽隔离以隔开相邻的MOSFET；在SOI晶片中形成相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区，并且，每个MOSFET的背栅和背栅隔离区之间形成PN结。
优选地，相邻的MOSFET的背栅隔离区之间形成PN结。
其中，所述形成相邻的MOSFET步骤包括：用第一掺杂剂对所述半导体衬底的第一区域进行较深的第一离子注入以在半导体衬底的较深位置形成第一MOSFET的背栅隔离区；用第二掺杂剂对所述半导体衬底的第一区域进行较浅的第二离子注入以在半导体衬底的较浅位置形成所述第一MOSFET的背栅，所述第二掺杂剂与所述第一掺杂剂是相反的类型。
进一步，所述形成相邻的MOSFET步骤还包括：用第三掺杂剂对所述半导体衬底的与第一区域相邻的第二区域进行较深的第三离子注入以在半导体衬底的较深位置形成第二MOSFET的背栅隔离区；用第四掺杂剂对所述半导体衬底的第二区域进行较浅的第四离子注入以在半导体衬底的较浅位置形成第二MOSFET的背栅，所述第三掺杂剂与所述第一掺杂剂是相反的类型，所述第四掺杂剂与所述第一掺杂剂是相同的类型。
其中，所述形成浅沟槽隔离的步骤包括：对SOI晶片进行构图以形成浅沟槽隔离的第一部分，该第一部分向下延伸至半导体衬底中以达到隔开相邻的MOSFET的背栅的深度；继续对SOI晶片进行构图以形成浅沟槽隔离的第二部分，该第二部分在绝缘埋层上方横向延伸以隔开相邻的MOSFET的半导体层；所述第一部分的宽度小于所述第二部分的宽度。
可选的，所述形成浅沟槽隔离的步骤可以仅对SOI晶片进行构图以形成浅沟槽隔离在绝缘埋层上方横向延伸的部分，该部分用于隔开相邻的MOSFET的半导体层。进一步，在形成浅沟槽隔离在绝缘埋层上方横向延伸的部分之前，还包括对SOI晶片进行构图以形成浅沟槽隔离向下延伸至半导体衬底表面的部分的步骤。
其中，所述形成相邻的MOSFET的步骤包括：在所述半导体层上形成栅叠层；在所述半导体层中位于所述栅叠层外侧形成源区和漏区。
其中，所述形成相邻的MOSFET的步骤包括：形成与所述源区和漏区电连接的源/漏导电通道；以及形成与所述背栅电连接的背栅导电通道。
如上所述，本发明形成了一种具有背栅隔离区的MOSFET，该MOSFET器件在背栅的下面还形成有背栅隔离区，背栅及背栅隔离区具有不同的掺杂类型和偏置电场，并且相邻MOSFET器件之间的背栅和背栅隔离区也具有不同的掺杂类型和偏置电场。结果，使得相邻MOSFET器件之间除了通过浅沟槽隔离实现背栅隔离之外，还进一步通过相邻MOSFET器件的背栅及背栅隔离区中形成的PNPN结或NPNP结进行隔离。进而，使得相邻MOSFET器件的背栅导电通道之间通过PNPN结或NPNP结实现电绝缘。相比于现有技术的MOSFET，这种器件结构具有更好的绝缘效果，大大降低了器件被意外击穿的可能性。
此外，在浅沟槽隔离没有延伸到半导体衬底中的情况下，由于可以在浅沟槽隔离两侧的MOSFET的背栅上施加相同电压，因而在半导体器件上可以只设置一个背栅导电通道，从而能够节省背栅导电通道的数量和占用面积，进而简化工艺流程，节省了费用。
附图说明
图1至图13示意性地示出了根据本发明的制造半导体器件的方法的各个步骤的截面图。
图14显示了本发明半导体器件的另一变型例的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。
在本申请中，术语“半导体结构”指在经历制造半导体器件的各个步骤后形成的半导体衬底和在半导体衬底上已经形成的所有层或区域。
根据本发明的优选实施例，执行图1至图13所示的制造MOSFET的以下步骤。
参见图1，作为初始结构的半导体衬底是常规的SOI晶片，从下至上依次包括半导体衬底1、绝缘埋层2和半导体层3。半导体层3的厚度例如约为5nm-20nm，如10nm、15nm，并且，绝缘埋层2的厚度例如约为5nm-30nm，如10nm、15nm、20nm或25nm。其中所述绝缘埋层2可以是氧化物埋层(BOX)、氮氧化物埋层或其他的绝缘埋层。在一个优选实施例中，绝缘埋层可以采用超薄氧化物埋层(UT-BOX)。
半导体衬底1可被用于提供MOSFET的背栅。半导体衬底1材料可为体硅、或SiGe、Ge等IV族半导体材料、或III族-V族化合物半导体(如，砷化镓)材料。半导体层3例如由选自IV族半导体(如，硅、锗或硅锗)或III族-V族化合物半导体(如，砷化镓)的半导体材料组成，本实施例中，半导体层3可为单晶Si或SiGe。半导体层3将用于提供MOSFET的源区和漏区以及沟道区。
如图1所示，在SOI晶片上依次沉积形成氧化物(如氧化硅)层4和氮化物(如氮化硅)层5。例如，氧化物层约为5-20nm厚，氮化物层约为30-100nm厚。该氧化物层和氮化物层在随后的化学机械抛光或化学机械抛光CMP(Chemical-mechanical polish)步骤中将用作硬掩模层。另外，在氮化物层上形成构图的光刻胶掩模PR1光刻胶，未被光刻胶掩模PR1覆盖的区域对应于要形成浅沟槽隔离的一部分。
形成SOI晶片的工艺是已知的。例如，可以使用SmartCutTM(称为“智能剥离”或“智能切割”)方法，包括将分别包含通过热氧化或沉积形成的氧化物表面层的两个晶片彼此键合，其中，两个晶片之一已经进行氢注入，从而在氧化物表面层以下的一定深度的硅本体内形成氢注入区域，然后，在压力、温度升高等情况下氢注入区域转变成微空腔层，从而有利于使微空腔层两边的部分分离，剥离后包含键合的氧化物表面层的部分作为SOI晶片来使用。通过控制热氧化或沉积的工艺参数，可以改变SOI晶片的绝缘埋层的厚度。通过控制氢注入的能量，可以改变SOI晶片中包含的半导体层的厚度。
然后，对SOI晶片进行构图以形成用于MOSFET器件之间背栅隔离的浅沟槽隔离(STI)，如图2所示。具体地，利用构图的光刻胶掩模PR1作为掩模，对上述SOI晶片的各层进行刻蚀如反应离子刻蚀(RIE)。该刻蚀停止于半导体衬底1的约100-500nm深度处，在半导体衬底1中形成浅沟槽，该浅沟槽向下延伸至半导体衬底中，用于隔开将要形成的相邻的MOSFET的背栅，对应于浅沟槽隔离的第一部分。完成后去除光刻胶掩模PR1。
然后，通过包含曝光和显影的光刻工艺，在氮化物层5上形成含有图案的光刻胶掩模PR2，如图3所示。未被光刻胶掩模PR2覆盖的区域在绝缘埋层上方横向延伸，对应于要形成的浅沟槽隔离的横向延伸的第二部分。
然后，继续对SOI晶片进行构图以形成浅沟槽隔离的横向延伸的第二部分。具体来说，通过干法刻蚀，如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀，或者通过其中使用刻蚀剂溶液的湿法刻蚀，去除SOI晶片的暴露部分，即依次刻蚀氮化物层5、氧化物层4和半导体层3未被掩模遮盖的部分，直到绝缘埋层2的顶部停止该刻蚀步骤。同时，该刻蚀步骤使得半导体衬底1中形成的浅沟槽隔离的第一部分的深度继续增加，如图4所示。完成后通过在溶剂中溶解或灰化去除光刻胶掩模PR2。
然后，在形成的沟槽中沉积绝缘材料，接着通过化学机械抛光或化学机械抛光CMP(Chemical-mechanical polish)平整化处理，以获得平整的结构表面(本文件内，术语“平整”、“平坦”或“平齐”等意指平面内任意两点间的高度差在工艺误差允许的范围内)。该工艺形成了其顶面与氮化物层5的顶面平齐的浅沟槽隔离6，如图5所示。浅沟槽隔离6由绝缘材料构成，例如氧化硅、氮氧化硅或氮化硅等绝缘材料。浅沟槽隔离6的形状为“T”形，包括向下延伸至半导体衬底中的第一部分和在绝缘埋层2上方横向延伸的第二部分。浅沟槽隔离6的第一部分隔开了将要形成的两个相邻的MOSFET的衬底区域中的背栅，第二部分隔开了两个相邻的MOSFET的有源层(即半导体层3)以限定MOSFET的有源区域，从而避免两个相邻的MOSFET的背栅接触和有源层导通。
然后，对浅沟槽隔离6进行回蚀，使其顶面略高于半导体层3的顶面。通过湿法刻蚀(优选的采用热磷酸)去除氮化物层5，然后采用选择性刻蚀工艺去除氧化物层4直至露出半导体层3的顶面，形成如图6所示的结构。
接着，如图7和图8所示，对半导体衬底1执行不同深度的离子注入，以形成背栅和背栅隔离区。
如图7所示，用光刻胶掩模PR3覆盖SOI晶片左边的第二区域，向SOI晶片右边的第一区域(与第二区域相邻未覆盖光刻胶的区域)用第一掺杂剂进行较深的第一离子注入(图7中的箭头)，以在半导体衬底1的第一区域的较深位置形成第一背栅隔离区101。
如图8所示，第一离子注入完成后，继续对SOI晶片的第一区域用第二掺杂剂进行较浅的第二离子注入(图8中的箭头)，以在半导体衬底1的第一区域的较浅位置形成第一背栅100。
这里，第一离子注入的注入深度较深，第二离子注入的注入深度较浅。优选的，第一离子注入的掺杂剂类型与第二离子注入的掺杂剂类型相反。这样，通过两次不同掺杂剂类型和不同深度的离子注入，在半导体衬底1的第一区域中形成具有不同的导电类型的第一背栅100和第一背栅隔离区101，从而在这两个掺杂区域之间形成PN结。优选的，第一背栅100中的离子注入浓度较高，第一背栅隔离区101中的离子注入浓度较低，从而有利于形成较宽(或较模糊)的PN结边界，以便更好的降低漏电流。第一、第二离子注入完成后，去除光刻胶掩模PR3。
然后，如图9所示，用光刻胶掩模PR4覆盖SOI晶片右边的第一区域，向SOI晶片左边与第一区域相邻的第二区域用第三掺杂剂进行较深的第三离子注入(图9中的箭头)，以在半导体衬底1的第二区域的较深位置形成第二背栅隔离区201。
接着，如图10所示，第三离子注入完成后，继续对SOI晶片的第二区域用第四掺杂剂进行较浅的第四离子注入(图10中的箭头)，以在半导体衬底1的第二区域的较浅位置形成第二背栅200。
这里，第三离子注入的注入深度较深，第四离子注入的注入深度较浅。优选的，第三离子注入的掺杂剂类型与第四离子注入的掺杂剂类型相反，并且第三离子注入的掺杂剂类型与前述第一离子注入的掺杂剂类型相反。这样，通过两次不同掺杂剂类型和不同深度的离子注入，在半导体衬底1的第二区域中形成具有不同的导电类型的第二背栅200和第二背栅隔离区201，从而在这两个掺杂区域之间形成PN结，并且第二背栅隔离区201的掺杂类型与第一背栅隔离区101的掺杂类型相反。优选的，第二背栅200中的离子注入浓度较高，第二背栅隔离区201中的离子注入浓度较低，从而有利于形成较宽(或较模糊)的PN结边界，以便更好的降低漏电流。第三、第四离子注入完成后，去除光刻胶掩模PR4。
形成了第一背栅100、第一背栅隔离区101、第二背栅200和第二背栅隔离区201的MOSFET器件的结构如图11所示，其中，每个MOSFET器件均包括背栅及位于背栅下方的背栅隔离区，其背栅与背栅隔离区具有相反的掺杂类型。两个相邻MOSFET器件的背栅通过浅沟槽隔离6分隔开，而其背栅隔离区具有相反的掺杂类型，从而形成PN结。
由于经回蚀后的浅沟槽隔离6、半导体层3和绝缘埋层2的总厚度仅为约10nm-50nm，因此，注入的离子可以容易地穿过这些层而进入半导体衬底1中。可以通过调节离子注入的能量和掺杂剂剂量，以控制注入的深度，使得注入掺杂剂主要分布在半导体衬底1中。
形成的背栅100、200可以分布在半导体衬底1的上部以与绝缘埋层2相接，也可以与上层的绝缘埋层2相隔一定距离，而不直接邻接(未示出)。
在形成背栅100的第二离子注入步骤和形成背栅200的第四离子注入步骤中注入的掺杂剂类型取决于MOSFET的类型以及阈值电压的目标值。如果希望降低器件的阈值电压，对于P型MOSFET，可以采用P型掺杂剂，例如硼(B或BF2)、铟(In)或其组合；对于N型MOSFET，可以则采用N型掺杂剂，例如砷(As)、磷(P)或其组合。如果希望提高器件的阈值电压，则对于P型MOSFET，可以采用N型掺杂剂，例如砷(As)、磷(P)或其组合；对于N型MOSFET，可以采用P型掺杂剂，例如硼(B或BF2)、铟(In)或其组合。
掺杂剂的注入剂量可以根据工艺现状和产品要求来选择，例如可以为1x1013cm-2至1x1018cm-2。此时，位于所述沟道区下方以外的所述背栅中的掺杂浓度为1x1017cm-3至1x1020cm-3。位于所述沟道区下方的所述背栅中的掺杂浓度为1x1015cm-3至1x1018cm-3。
接着，进行短时间的离子注入退火(即“尖峰”退火)，例如激光、电子束或红外辐照等，以修复晶格损伤并激活半导体衬底1中注入的掺杂剂。
这样，在半导体衬底1中的两个相邻区域分别形成了第一背栅100、第一背栅隔离区101和第二背栅200、第二背栅隔离区201。这四个掺杂区域中，任何两个相邻的掺杂区域具有不同导电类型的掺杂剂类型，从而形成PN结。并且，两个相邻区域之间还形成有浅沟槽隔离6以实现第一背栅100与第二背栅200之间的隔离。结果，在SOI晶片的两个相邻区域的背栅区中形成了PNPN或NPNP结的结构。
然后，如图12所示，采用标准工艺在SOI晶片的有源区域上形成MOSFET器件的其他部件，例如栅叠层。
具体地，栅叠层包括栅介质层7和栅导体层8。栅介质层7可以采用高k栅介质材料，例如是HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO其中任一种或多种，例如可以沉积HfO2约2-4nm。栅导体层8位于栅介质层7上，能够对所述MOSFET的阈值电压进行调节，对于pMOSFET，所述栅导体层8可以包括：MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx中的任一种或多种的组合；对于nMOSFET，所述栅导体层8可以包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax中的任一种或多种的组合。这些金属具有不同的功函数，可以根据器件需要调整的阈值电压选择不同材料的栅导体层8。此外，在栅叠层两侧还形成有侧墙9。
形成栅叠层之后，可以通过标准的CMOS工艺在栅叠层外侧进行源/漏注入，以在半导体层3中栅叠层的外侧位置形成源区和漏区(未示出)。以及，通过标准的CMOS工艺在半导体层中所述源区和漏区之间的位置形成沟道区。
接着，在SOI晶片沉积层间介质层10，然后采用标准工艺在MOSFET器件中形成导电通道。如图13所示，穿过层间介质层10形成到达源区和漏区的源/漏导电通道11，穿过层间介质层10、浅沟槽隔离6的横向延伸的第二部分和绝缘埋层2形成到达背栅区1的背栅导电通道12。
然后，在导电通道11和导电通道12中填充金属材料，以形成与源区和漏区电连接的源/漏导电通道11和与背栅1电连接的背栅导电通道12-1和12-2，如图13所示。
图14显示了本发明半导体器件的另一变型例的结构示意图。
图14所示变型例的结构和制造方法与图13所示实施例相比大部分相同，主要的区别仅在于，浅沟槽隔离6没有延伸到半导体衬底1中，而仅在半导体衬底1上面横向延伸，以隔开相邻的MOSFET的有源层(即半导体层3)。
具体来说，如图14所示，浅沟槽隔离6的形状为“T”形，包括向下延伸到半导体衬底1表面的第一部分和在绝缘埋层2上方横向延伸的第二部分，其中所述第一部分的宽度小于所述第二部分的宽度。浅沟槽隔离6隔开了两个相邻的MOSFET的有源层(即半导体层3)以限定MOSFET的有源区域，从而避免两个相邻的MOSFET的背栅接触和有源层导通。可选的，浅沟槽隔离6也可以不包括向下延伸到半导体衬底1表面的第一部分，而只保留在绝缘埋层2上方横向延伸的第二部分。
在本变型例中，由于没有浅沟槽隔离6的隔离，相邻MOSFET的背栅之间相接触而形成PN结，同时相邻MOSFET的背栅隔离区之间也相接触而形成PN结。这种情况下，相邻MOSFET的背栅可以施加相同的电压，因而可以只设置一个背栅导电通道12以施加背栅电压。如图14所示，可以在具有这种结构的相邻MOSFET的任一个上设置一个背栅导电通道12，以同时对相邻的两个MOSFET施加背栅电压。
因此，具有结构的半导体器件能够节省背栅导电通道的数量和占用面积，从而简化工艺流程，节省了费用。
在本变型例的制造方法中，大部分步骤与图13所示实施例的相同，不同之处仅在于在浅沟槽隔离6的步骤中，在对SOI晶片进行构图时要使刻蚀停止于半导体衬底1或绝缘埋层2的表面即可。
如图13和图14所示，本发明通过上述工艺形成了一种具有背栅隔离区的MOSFET，该MOSFET器件在背栅的下面还形成有背栅隔离区，背栅及背栅隔离区具有不同的掺杂类型和偏置电场，并且两个相邻MOSFET器件之间的背栅和背栅隔离区也具有不同的掺杂剂类型和偏置电场。结果，使得两个相邻MOSFET器件之间除了通过浅沟槽隔离6隔离背栅之外，还进一步通过两个MOSFET器件的背栅及背栅隔离区中形成的PNPN结或NPNP结进行隔离。进而，使得两个相邻MOSFET器件的背栅导电通道12-1与背栅导电通道12-2之间通过PNPN结或NPNP结实现电绝缘。相比于现有技术的MOSFET，这种器件结构具有更好的绝缘效果，大大降低了器件被意外击穿的可能性。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。
Claims (18)
1.一种半导体器件，所述半导体器件包括：
SOI晶片，其包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
在SOI晶片中形成的相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区；以及
浅沟槽隔离，形成在所述相邻的MOSFET之间以隔开该相邻的MOSFET；
其中，每个MOSFET的背栅和背栅隔离区之间形成PN结。
2.根据权利要求1所述的半导体器件，所述相邻的MOSFET的背栅隔离区之间形成PN结。
3.根据权利要求1所述的半导体器件，其中所述浅沟槽隔离包括：
向下延伸至半导体衬底中的第一部分，用于隔开相邻的MOSFET的背栅；和
在绝缘埋层上方横向延伸的第二部分，用于隔开相邻的MOSFET的半导体层以限定MOSFET的有源区域；
所述第一部分的宽度小于所述第二部分的宽度。
4.根据权利要求1所述的半导体器件，其中所述浅沟槽隔离在所述绝缘埋层上方横向延伸，用于隔开相邻的MOSFET的半导体层以限定MOSFET的有源区域。
5.根据权利要求4所述的半导体器件，其中所述浅沟槽隔离还包括向下延伸至半导体衬底表面的部分。
6.根据权利要求1所述的半导体器件，所述背栅邻接于所述绝缘埋层。
7.根据权利要求1所述的半导体器件，所述背栅与所述绝缘埋层相隔一定距离。
8.根据前述权利要求任一项所述的半导体器件，每个所述MOSFET还包括：
栅叠层，位于所述半导体层上；
源区和漏区，形成于所述半导体层中且位于所述栅叠层外侧；
沟道区，形成于所述半导体层中且夹在所述源区和漏区之间。
9.根据权利要求8所述的半导体器件，每个所述MOSFET还包括与所述源区和漏区电连接的源/漏导电通道，以及与所述背栅电连接的背栅导电通道。
10.一种半导体器件的制造方法，所述方法包括以下步骤：
提供SOI晶片，所述SOI晶片包括半导体衬底、绝缘埋层和半导体层，所述绝缘埋层位于所述半导体衬底上，所述半导体层位于所述绝缘埋层上；
在SOI晶片中形成浅沟槽隔离以隔开相邻的MOSFET；
在SOI晶片中形成相邻的MOSFET，每个所述MOSFET包括形成于所述半导体衬底中的背栅和形成于所述背栅下方的背栅隔离区，并且，每个MOSFET的背栅和背栅隔离区之间形成PN结。
11.根据权利要求10所述的方法，其中，所述相邻的MOSFET的背栅隔离区之间形成PN结。
12.根据权利要求10所述的方法，所述形成相邻的MOSFET步骤包括：
用第一掺杂剂对所述半导体衬底的第一区域进行较深的第一离子注入以在半导体衬底的较深位置形成第一MOSFET的背栅隔离区；
用第二掺杂剂对所述半导体衬底的第一区域进行较浅的第二离子注入以在半导体衬底的较浅位置形成所述第一MOSFET的背栅，所述第二掺杂剂与所述第一掺杂剂是相反的类型。
13.根据权利要求12所述的方法，所述形成相邻的MOSFET步骤还包括：
用第三掺杂剂对所述半导体衬底的与第一区域相邻的第二区域进行较深的第三离子注入以在半导体衬底的较深位置形成第二MOSFET的背栅隔离区；
用第四掺杂剂对所述半导体衬底的第二区域进行较浅的第四离子注入以在半导体衬底的较浅位置形成第二MOSFET的背栅，所述第三掺杂剂与所述第一掺杂剂是相反的类型，所述第四掺杂剂与所述第一掺杂剂是相同的类型。
14.根据权利要求10所述的方法，所述形成浅沟槽隔离的步骤包括：
对SOI晶片进行构图以形成浅沟槽隔离的第一部分，该第一部分向下延伸至半导体衬底中以达到隔开相邻的MOSFET的背栅的深度；
继续对SOI晶片进行构图以形成浅沟槽隔离的第二部分，该第二部分在绝缘埋层上方横向延伸以隔开相邻的MOSFET的半导体层；
所述第一部分的宽度小于所述第二部分的宽度。
15.根据权利要求10所述的方法，所述形成浅沟槽隔离的步骤包括：
对SOI晶片进行构图以形成浅沟槽隔离在绝缘埋层上方横向延伸的部分，该部分用于隔开相邻的MOSFET的半导体层。
16.根据权利要求15所述的方法，在形成浅沟槽隔离在绝缘埋层上方横向延伸的部分之前，还包括对SOI晶片进行构图以形成浅沟槽隔离向下延伸至半导体衬底表面的部分的步骤。
17.根据前述权利要求任一项所述的方法，其中，所述形成相邻的MOSFET的步骤包括：
在所述半导体层上形成栅叠层；
在所述半导体层中位于所述栅叠层外侧的位置形成源区和漏区。
18.根据权利要求17所述的方法，其中，所述形成相邻的MOSFET的步骤包括：
形成与所述源区和漏区电连接的源/漏导电通道；以及
形成与所述背栅电连接的背栅导电通道。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110254440.6A CN102956647B (zh) | 2011-08-31 | 2011-08-31 | 半导体器件及其制造方法 |
| US13/504,643 US9214400B2 (en) | 2011-08-31 | 2011-11-18 | Semiconductor device with back gate isolation regions and method for manufacturing the same |
| PCT/CN2011/082404 WO2013029310A1 (zh) | 2011-08-31 | 2011-11-18 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110254440.6A CN102956647B (zh) | 2011-08-31 | 2011-08-31 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956647A true CN102956647A (zh) | 2013-03-06 |
| CN102956647B CN102956647B (zh) | 2015-04-15 |
Family
ID=47755240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110254440.6A Active CN102956647B (zh) | 2011-08-31 | 2011-08-31 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102956647B (zh) |
| WO (1) | WO2013029310A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104899343A (zh) * | 2014-03-04 | 2015-09-09 | 中国科学院上海微系统与信息技术研究所 | 交叉栅结构mosfet及多叉指栅结构mosfet的版图设计 |
| CN111415933A (zh) * | 2019-01-04 | 2020-07-14 | 力晶科技股份有限公司 | 半导体元件及其制造方法 |
| CN113675213A (zh) * | 2020-07-30 | 2021-11-19 | 台湾积体电路制造股份有限公司 | 三维存储器件和方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072217A (en) * | 1998-06-11 | 2000-06-06 | Sun Microsystems, Inc. | Tunable threshold SOI device using isolated well structure for back gate |
| US20020084490A1 (en) * | 2001-01-03 | 2002-07-04 | Ming-Dou Ker | ESD protection networks with NMOS-bound or PMOS-bound diode structures in a shallow-trench-isolation (STI) CMOS process |
| US20060049444A1 (en) * | 2004-09-09 | 2006-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| US20070210418A1 (en) * | 2006-03-09 | 2007-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20090302366A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Structure and design structure having isolated back gates for fully depleted soi devices |
| US20100176453A1 (en) * | 2009-01-12 | 2010-07-15 | International Business Machines Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer |
| CN101814507A (zh) * | 2009-01-15 | 2010-08-25 | 旺宏电子股份有限公司 | 空乏模式的电荷捕捉快闪装置 |
| US20110124177A1 (en) * | 2009-11-25 | 2011-05-26 | International Business Machines Corporation | Simultaneously formed isolation trench and through-box contact for silicon-on-insulator technology |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664598B1 (en) * | 2002-09-05 | 2003-12-16 | International Business Machines Corporation | Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control |
| US7411252B2 (en) * | 2005-06-21 | 2008-08-12 | International Business Machines Corporation | Substrate backgate for trigate FET |
| US7417288B2 (en) * | 2005-12-19 | 2008-08-26 | International Business Machines Corporation | Substrate solution for back gate controlled SRAM with coexisting logic devices |
-
2011
- 2011-08-31 CN CN201110254440.6A patent/CN102956647B/zh active Active
- 2011-11-18 WO PCT/CN2011/082404 patent/WO2013029310A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072217A (en) * | 1998-06-11 | 2000-06-06 | Sun Microsystems, Inc. | Tunable threshold SOI device using isolated well structure for back gate |
| US20020084490A1 (en) * | 2001-01-03 | 2002-07-04 | Ming-Dou Ker | ESD protection networks with NMOS-bound or PMOS-bound diode structures in a shallow-trench-isolation (STI) CMOS process |
| US20060049444A1 (en) * | 2004-09-09 | 2006-03-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| US20070210418A1 (en) * | 2006-03-09 | 2007-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20090302366A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Structure and design structure having isolated back gates for fully depleted soi devices |
| US20100176453A1 (en) * | 2009-01-12 | 2010-07-15 | International Business Machines Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer |
| CN101814507A (zh) * | 2009-01-15 | 2010-08-25 | 旺宏电子股份有限公司 | 空乏模式的电荷捕捉快闪装置 |
| US20110124177A1 (en) * | 2009-11-25 | 2011-05-26 | International Business Machines Corporation | Simultaneously formed isolation trench and through-box contact for silicon-on-insulator technology |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104899343A (zh) * | 2014-03-04 | 2015-09-09 | 中国科学院上海微系统与信息技术研究所 | 交叉栅结构mosfet及多叉指栅结构mosfet的版图设计 |
| CN104899343B (zh) * | 2014-03-04 | 2018-07-20 | 中国科学院上海微系统与信息技术研究所 | 交叉栅结构mosfet及多叉指栅结构mosfet的版图设计 |
| CN111415933A (zh) * | 2019-01-04 | 2020-07-14 | 力晶科技股份有限公司 | 半导体元件及其制造方法 |
| CN113675213A (zh) * | 2020-07-30 | 2021-11-19 | 台湾积体电路制造股份有限公司 | 三维存储器件和方法 |
| US11910616B2 (en) | 2020-07-30 | 2024-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional memory device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013029310A1 (zh) | 2013-03-07 |
| CN102956647B (zh) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000671B (zh) | Mosfet及其制造方法 | |
| US9633854B2 (en) | MOSFET and method for manufacturing the same | |
| CN103050525B (zh) | Mosfet及其制造方法 | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| CN103050526B (zh) | Mosfet及其制造方法 | |
| US9214400B2 (en) | Semiconductor device with back gate isolation regions and method for manufacturing the same | |
| CN103811349A (zh) | 半导体结构及其制造方法 | |
| CN102867750B (zh) | Mosfet及其制造方法 | |
| CN103579314A (zh) | 半导体器件及其制造方法 | |
| CN102856201B (zh) | Mosfet及其制造方法 | |
| US9054221B2 (en) | Semiconductor device with a common back gate isolation region and method for manufacturing the same | |
| CN102956647B (zh) | 半导体器件及其制造方法 | |
| US8716799B2 (en) | Mosfet | |
| TW201841207A (zh) | 具有多個氮化層的裝置結構 | |
| CN102487084B (zh) | Mosfet及其制造方法 | |
| CN102956703B (zh) | 半导体器件及其制造方法 | |
| CN102842603B (zh) | Mosfet及其制造方法 | |
| US11605726B2 (en) | Semiconductor structure and method for forming the same | |
| CN102842617B (zh) | Mosfet及其制造方法 | |
| CN103367128A (zh) | 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法 | |
| WO2012071822A1 (zh) | Mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |