CN102934362B - 用于高电压差分信号传输的驱动电路 - Google Patents
用于高电压差分信号传输的驱动电路 Download PDFInfo
- Publication number
- CN102934362B CN102934362B CN201080065535.7A CN201080065535A CN102934362B CN 102934362 B CN102934362 B CN 102934362B CN 201080065535 A CN201080065535 A CN 201080065535A CN 102934362 B CN102934362 B CN 102934362B
- Authority
- CN
- China
- Prior art keywords
- driver
- driving transistors
- coupled
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明涉及一种用于高电压差分信号传输的驱动电路200。该电路包括响应于输入在第一输出产生第一正跳变的第一正驱动器(205A)。电路还包括耦合到第一正驱动器从而能够产生电流的第一电流元件(210A)。进一步,电路包括耦合到第一电流元件(210A)的第一负驱动器(215A),并且第一负驱动器(215A)响应于输入和由于第一电流元件(210A)的电流,以与所述第一正跳变的速率相似的速率在第二输出产生第一负跳变。
Description
技术领域
本公开的实施例涉及用于高电压差分信号传输的驱动电路。
背景技术
差分信号传输用于不同的应用中,例如,用于驱动通用串行总线(USB)。数据传输速度在多个应用之间可以变化,也可以在一个应用内变化。例如,对于USB,理想的是12Mbps和1.5Mbps的传输速度。在低速传输模式,由于USB电缆不同,随负载满足差分信号传输的需求是个挑战。需求包括控制两个输出的转换速率、在某个范围内控制两个输出的上升时间与下降时间之比、以及控制两个输出的上升沿与下降沿的开始时间以便满足交叉电压(cross-over voltage)的需求。两个输出彼此不同,并且均包括正跳变和负跳变。
在图1中示出了用于差分信号传输的电路100(现有技术)。当驱动器105被激活时,在输出节点110处获得正跳变,并且当驱动器115被激活时,在输出节点110处获得负跳变。驱动器105响应预驱动电路125和输入节点120的输入产生正跳变,而驱动器115响应预驱动电路130和输入节点120的另一个输入产生负跳变。电路100的两个实例,一个实例独立地产生正跳变,另一个实例独立地产生负跳变,两者一起形成伪差分驱动器。在所示的实例中,电路100的第一实例的驱动器105被激活,并且与第二实例的驱动器115相似的驱动器被激活,从而提供两个输出。通过以下式子给出两个输出的转换速率:
下降跳变转换速率 (1)
上升跳变转换速率 (2)
其中,In是第二实例的灌电流(source current),Ip是第一实例的拉电流(sink current),Cf是反馈电容器135的电容,Cgdn是与驱动器115相似的驱动器的栅极到漏极电容,以及Cgdp是驱动器105的栅极到漏极电容。
期望的是,在两个输出具有相似的转换速率,从而在两个输出的点上实现理想跨越。然而,公式1和公式2示出,一个实例的上升跳变的转换速率不同于另一个实例的下降跳变的转换速率,反之亦然。为了具有相似的转换速率,“In”需要等于“Ip”。可以通过利用不同的电流镜像技术使“In”匹配“Ip”,但是以额外的面积或功率为代价。而且,电流镜像技术导致随着工艺变化(process-scaling)而变糟的不匹配。进一步,Cgdn和Cgdp引起两个输出的下降时间和上升时间的不匹配。为了使Cgdn和Cgdp之间的不匹配不明显,Cf可以更大,但是以额外面积为代价。而且,两个输出的上升沿和下降沿的开始时间分别取决于驱动器105的栅极的寄生电容和与驱动器115相似的驱动器的栅极的寄生电容,并且是不受控制的,引起交叉电压从期望值的额外改变。
发明内容
电路的实例包括响应于输入在第一输出产生第一正跳变的第一正驱动器。该电路还包括耦合到第一正驱动器从而能够产生电流的第一电流元件。该电路进一步包括耦合到第一电流元件的第一负驱动器,并且该第一负驱动器响应于输入和由于第一电流元件的电流,在第二输出以与第一正跳变的速率相似的速率产生第一负跳变。
用于在输出产生跳变的示例性驱动器电路包括耦合到负载的第一反馈电容器。该驱动电路还包括第一驱动晶体管,该第一驱动晶体管的栅极耦合到第一反馈电容器,并且以第一预定义电压对所述第一驱动晶体管预施加偏压,从而响应于第一输入控制输出在第一跳变开始时的转换速率。进一步,驱动电路包括以级联连接方式耦合在第一反馈电容器和第一驱动晶体管的漏极之间的第一晶体管,以第二预定义电压对所述第一晶体管施加偏压,从而隔离由于第一反馈电容器的第一驱动晶体管的第一反馈电容和第一驱动晶体管的栅极到漏极电容,以及防止第一驱动晶体管的漏极的电压超过第一预定义值。而且,该驱动电路包括耦合到第一驱动晶体管的源极的第一开关,并且第一开关响应于第一控制信号引起第一驱动晶体管在输出产生第一跳变。该驱动电路还包括耦合到负载的第二反馈电容器。进一步,驱动电路包括第二驱动晶体管,该第二驱动晶体管的栅极耦合到第二反馈电容器,以第三预定义电压对该第二驱动晶体管施加电压,从而响应于第二输入控制输出在第二跳变开始时的转换速率。而且,驱动电路包括以级联连接方式耦合在第二反馈电容器和第二驱动晶体管的漏极之间的第二晶体管,以第四预定义电压对第二晶体管施加偏压,从而隔离由于第二反馈电容器的第二驱动晶体管的第二反馈电容和第二驱动晶体管的栅极到漏极电容,以及防止第二驱动晶体管的漏极的电压超过第二预定义值。驱动电路还包括耦合到第二驱动晶体管的源极的第二开关,并且响应于第二控制信号,引起第二驱动晶体管在输出产生第二跳变。
用于控制驱动电路中的转换速率的示例性方法包括将第一驱动器预充电至第一预定义电压,和将第二驱动器预充电至第二预定义电压。该方法还包括驱动电流通过第一驱动器和第二驱动器。进一步,该方法包括响应输入通过第一驱动器产生第一输出和通过第二驱动器产生第二输出,其中第二输出的转换速率等于第一输出的转换速率。
附图说明
图1示出了根据现有技术的用于差分信号传输的电路;
图2示出了根据一个实施例的电路;
图3示出了根据一个实施例的箝位电路;
图4示出了根据一个实施例的驱动晶体管的栅极的电压波形的示例表示;
图5示出了根据另一个实施例的电路;
图6是根据一个实施例的用于控制驱动电路的转换速率的方法的流程图;
图7是根据一个实施例的电路的两个输出的示例表示。
具体实施方式
参考图2,电路200包括耦合到第一电流元件210A的第一正驱动器205A。电流元件210A耦合到第一负驱动器215A。电路200还包括耦合到第二电流元件210B的第二正驱动器205B。电流元件210B耦合到第二负驱动器215B。每个驱动器耦合到偏压电路。例如,正驱动器205A耦合到偏压电路220A,正驱动器205B耦合到偏压电路220B,负驱动器215A耦合到偏压电路265A,并且负驱动器215B耦合到偏压电路265B。每个驱动器还耦合到负载。例如,正驱动器205A和负驱动器215B耦合到负载230A,正驱动器205B和负驱动器215A耦合到负载230B。
正驱动器205A包括反馈电容器235A。电容器235A的一个端子耦合到负载230A和晶体管240A的漏极,并且另一个端子耦合到驱动晶体管245A的栅极。晶体管240A以级联连接方式耦合到驱动晶体管245A。晶体管240A的源极耦合到驱动晶体管245A的漏极。驱动晶体管245A的源极耦合到开关250A(例如晶体管)。开关250A的源极耦合到电源(VDD)。驱动晶体管245A的栅极耦合到偏压电路220A。偏压电路220A包括耦合到开关250B(例如晶体管)的二极管255A。开关250B耦合到电源。二极管255A耦合到电流元件210A。
负驱动器215A包括反馈电容器260A。电容器260A的一个端子耦合到负载230B和晶体管270A的漏极,并且另一个端子耦合到驱动晶体管275A的栅极。晶体管270A以级联连接方式耦合到驱动晶体管275A。晶体管270A的源极耦合到驱动晶体管275A的漏极。驱动晶体管275A的源极耦合到开关280A(例如晶体管)。开关280A的源极耦合到地(GND)。驱动晶体管275A的栅极耦合到偏压电路265A。偏压电路265A包括耦合到开关280B(例如晶体管)的二极管285A。开关280B耦合到地。二极管285A耦合到电流元件210A。
正驱动器205B包括反馈电容器235B。电容器235B的一个端子耦合到负载230B和晶体管240B的漏极,另一个端子耦合到驱动晶体管245B的栅极。晶体管240B以级联连接方式耦合到驱动晶体管245B。晶体管240B的源极耦合到驱动晶体管245B的漏极。驱动晶体管245B的源极耦合到开关250D(例如晶体管)。开关250D的源极耦合到电源(VDD)。驱动晶体管245B的栅极耦合到偏压电路220B。偏压电路220B包括耦合到开关250C(例如晶体管)的二极管255B。开关250C耦合到电源。二极管255B耦合到电流元件210B。
负驱动器215B包括反馈电容器260B。电容器260B的一个端子耦合到负载230A和晶体管270B的漏极,并且另一个端子耦合到驱动晶体管275B的栅极。晶体管270B以级联连接方式耦合到驱动晶体管275B。晶体管270B的源极耦合到驱动晶体管275B的漏极。驱动晶体管275B的源极耦合到开关280D(例如晶体管)。开关280D的源极耦合到地。驱动晶体管275B的栅极耦合到偏压电路265B。偏压电路265B包括耦合到开关280C(例如晶体管)的二极管285B。开关280C耦合到地。二极管285B耦合到电流元件210B。
电路200也可以包括电平转换器电路和预驱动电路。电平转换电路和预驱动电路可以共同被称为耦合到每个开关的电路225。
电容器235A、电容器235B、电容器260A和电容器260B是具有相似电容的相同电容器。在某些实施例中,电容器235A、电容器235B、电容器260A和电容器260B可以基于应用需求具有不同的电容。
驱动晶体管245A、驱动晶体管245B、晶体管240A和晶体管240B是阳极金属氧化物半导体(PMOS)型晶体管。开关250A、开关250B、开关250C和开关250D也是PMOS型晶体管。二极管255A和二极管255B是PMOS型二极管。驱动晶体管275A、驱动晶体管275B、晶体管270A和晶体管270B是阴极金属氧化物半导体(NMOS)型晶体管。开关280A、开关280B、开关280C和开关280D也是NMOS型晶体管。二极管285A和二极管285B是NMOS型二极管。驱动晶体管245A、驱动晶体管245B、驱动晶体管275A、驱动晶体管275B、开关250A、开关250B、开关250C、开关250D、开关280A、开关280B、开关280C和开关280D均是薄栅氧化物晶体管。薄栅氧化物晶体管有助于具有更高的增益并且优化面积。晶体管240A、晶体管240B、晶体管270A和晶体管270B是厚栅氧化物晶体管,从而可靠地接收高输出电压。晶体管大小的选择可以取决于输出压摆和速度要求。
电流元件的示例包括但不限于电阻器和电流源。不同的电路可以用作电路225,例如标题为“Method and apparatus for high voltage levelshifting”的美国专利US.5539334中描述的电路。每个反馈电容器可以包括一个或更多个金属氧化物电容器。也可以使用其他类型的电容器,例如,Nwell电容器、陶瓷电容器、气隙电容器、真空电容器、电介质电容器和薄膜电容器。每个负载可以是匹配的电容性负载。在某些实施例中,每个电容器可以是电容器堆。
电路200可以用作信号传输,例如高电压差分信号传输的驱动电路。驱动电路也可以用于驱动负载。例如,电路200可以用于驱动通用串行总线(USB)电缆。电路200也可以用于超深亚微米(UDSM)工艺设备。
电路200响应输入提供两个输出。两个输出彼此不同,并且包括相反的跳变。对于不同的驱动器,输入可以不同,并且输入可以从电路225获得。在负载230A和负载230B两端获得两个输出。负载230A或负载230B中任何一个两端的输出可以被称为第一输出或第二输出。在一个方面中,两个输出包括在第一输出的第一正跳变(上升沿)和在第二输出的第一负跳变(下降沿)。在另一个方面中,两个输出包括在第一输出的第二负跳变和在第二输出的第二正跳变。例如,当驱动器205A被激活而驱动器215B被停用时,可以在负载230A两端获得正跳变,而当驱动器215A被激活而驱动器205B被停用时,可以在负载230B两端获得负跳变。相似地,当驱动器205B被激活而驱动器215A被停用时,可以在负载230B两端获得正跳变,而当驱动器215B被激活而驱动器205A被停用时,可以在负载230A两端获得负跳变。
在下面解释电路200在负载230A两端产生正跳变和在负载230B两端产生负跳变的工作:
D2信号和D2’信号分别是输入信号D1和D1’的电平转换形式。输入信号被称为输入数据信号。D2和D2’驱动p沟道开关,例如开关250A、开关250B、开关250C和开关250D。D1和D1’驱动n沟道开关,例如开关280A、开关280B、开关280C和开关280D。在一个示例中,最初,D1和D2处于逻辑电平LO。负载230A两端的输出电压处于低电压,例如0伏特(V),而负载230B两端的输出处于高电压,例如3.3V。开关250B、二极管255A、开关280B和二极管285A被激活,从而以各自的预定义电压(第一预定义电压)对驱动晶体管245A的栅极和驱动晶体管275A的栅极预施加偏压。预定义电压可以近似于各驱动晶体管的阈值电压。还通过分别利用PBIAS信号和NBIAS信号,基于各自的阈值电压(第二预定义电压)对晶体管240A和晶体管270A适当地施加偏压,从而将晶体管240A和晶体管270A与对应负载两端的电压屏蔽,并且防止对应的驱动晶体管的漏极受到栅极氧化物可靠性极限限制的可允许最大交叉电压的影响。开关250A和开关280A被停用。
D1从逻辑电平LO(低)切换至逻辑电平HI(高)(第一控制信号)。D2也处于逻辑电平HI。切换可以被称为驱动晶体管245A和驱动晶体管275A的输入。然后,开关250B和开关280B变成被停用。开关250A和开关280A变成被激活。包括开关250A、驱动晶体管245A和晶体管240A的激活路径在负载230A两端产生正跳变。相似地,包括开关280A、驱动晶体管275A和晶体管270A的另一个激活路径在负载230B两端产生负跳变。
由于对驱动晶体管245A和驱动晶体管275A预施加偏压至各自的阈值电压,所以负载230A两端的正跳变和负载230B两端的负跳变以最小延迟和受控制且成比例的转换速率开始。预施加偏压可以降低跳变的起始时间对n沟道驱动晶体管(例如驱动晶体管275A)和p沟道驱动晶体管(例如驱动晶体管245A)的阈值电压的依赖性。预施加偏压可以通过降低依赖性而提高交叉电压,还可以有助于以高增益开始跳变循环。在一个示例中,当跳变从正驱动器205B进行到正驱动器205A时,跳变循环可以被称为正驱动器205A。相似地,在所示的示例中,负驱动器215A可以被称为跳变循环。跳变起始时间的延迟可能是由于驱动晶体管245A的栅极和驱动晶体管275A的栅极分别逐渐稳定到过驱动电压εp和εn,从而在负载230A两端的输出和在负载230B两端的输出产生需要的转换速率所花费的时间。所需的过驱动电压可以是负载230A两端的输出和负载230B两端的输出的函数。因此,驱动晶体管245A的栅极和驱动晶体管275A的栅极的稳定取决于各自的负载、各自的当前元件的强度和驱动晶体管各自栅极的寄生电容。例如,驱动晶体管245A可以具有偏移量εp,因此当栅极电压达到阈值电压+εp时(其中εp为负),则开始产生正跳变。同理,驱动晶体管275A可以在阈值电压+εn开始产生负跳变。
输出的跳变速率可以被称为转换速率。电容器230A的转换速率可以被确定为:
其中Is1是流过电容器235A的电流,Cf是电容器235A的电容。
同理,电容器230B的转换速率可以被确定为:
其中Is2是流过电容器260A的电流,而Cf是电容器260A的电容。
由于驱动器205A和驱动器215A是交叉耦合的,所以Is1等于Is2。Is1和Is2可以表示为Is。Is流过电容器235A、电流元件210A和电容器260A。当开关250A和开关280A被激活时,电流元件210A能够连同电容器235A和电容器260A产生Is。Is也可以取决于下面等式中所示的不同的其他因素。电容器230A和电容器230B的转换速率可以被确定为:
其中Is由下式给出:
其中Io和Iδ由下式给出:
其中VDD是电源,Vtn是驱动晶体管275A的阈值电压,Vtp是驱动晶体管245A的阈值电压,R是电流元件210A的电阻,Cl是负载230A和负载230B的电容,以及Kpn由下式给出:
其中Kp和Kn分别是驱动晶体管245A的强度和驱动晶体管275A的强度。
正驱动器205A与负驱动器215A通过电流元件210A的耦合以及正驱动器205B与负驱动器215B通过电流元件210B的耦合可以被称为交叉耦合。由于电容器,具有负反馈的交叉耦合有助于在两个输出实现相似的转换速率,并且还对工艺、电源电压和温度变化具有较低的灵敏度。进一步,如等式5、6和8中所示,通过增加Kpn,可以进一步降低负载230A和负载230B的转换速率的二级依赖性,其中Kpn是驱动晶体管245A和驱动晶体管275A的组合强度。而且,由于交叉耦合,产生正跳变消耗的时间(上升时间)与产生负跳变消耗的时间(下降时间)之比在期望范围内,例如接近于整数。由于通过电流元件210A和电流元件210B的交叉耦合,交叉电压也维持在期望范围内,例如大约电源和地的中点(1.65V)。
在某些实施例中,电流元件210A可以匹配电流元件210B,并且该匹配有助于在两个输出实现相似的转换速率和在随后的跳变中实现期望的上升时间与下降时间之比。负载230B的负跳变之后是负载230B的正跳变,负载230A的正跳变之后是负载230B的负跳变,其可以共同被称为每个负载随后的跳变。该匹配还有助于实现正跳变和负跳变的相似起始时间。由于正跳变和负跳变的起始时间可以相似,所以通过两个输出端的电流也可以被最小化。通过电流的最小化又降低了电源和地处的突发性起伏,因此提高了性能。
驱动晶体管245A和开关250A被堆叠,这有助于降低电压泄漏。相似地,驱动晶体管275A和开关280A也被堆叠,从而降低泄漏。
晶体管240A也可以被称为共栅极晶体管。晶体管240A将驱动晶体管245A与负载230A两端的输出隔离,并且充当共栅极晶体管。隔离有助于防止驱动晶体管245A的栅极到漏极电容贡献到电容器235A的电容,因此降低有效反馈电容的任何变化,因而防止转换速率改变。晶体管240A也可以被适当地施加偏压,从而防止驱动晶体管245A的漏极电压降低至驱动晶体管245A的栅极氧化物可靠性要求的极限值以下。也可以基于晶体管240A的阈值电压对晶体管240A施加偏压,例如PBIAS(2.2V-阈值电压)。
晶体管270A的目的和功能与晶体管240A的目的和功能相似。
在某些实施例中,电路200可以用于UDSM数字互补金属氧化物半导体(CMOS)工艺。电容器235A和电容器260A可以容忍UDSM数字CMOS工艺所需的电压。可以基于UDSM数字CMOS工艺所需的电压,适当地选择晶体管280A、晶体管245A、驱动晶体管245A、驱动晶体管275A、开关250A、和开关280A。注意的是,电路200可以用于不同的电压工艺。可以基于输出的期望压摆,来选择驱动晶体管、开关和晶体管。
在负载230A两端产生负跳变和在负载230B两端产生正跳变的电路200的工作类似于电路200在负载230A两端产生正跳变和在负载230B两端产生负跳变情况下电路200的工作。驱动晶体管205B被激活而不是驱动晶体管205A被激活,使用偏压电路220B而不使用偏压电路220A,电流元件210B被激活而不是电流元件210A被激活,驱动晶体管215B被激活而不是驱动晶体管215A被激活,并且使用偏压电路265B而不使用偏压电路265A。从逻辑HI(高)切换至逻辑LO(低)(第二控制信号)的D1充当输入(另一个输入)。
注意的是,基于电路元件的使用,负载230A和负载230B两端的正跳变可以是等同的或相似的。例如,通过在驱动器205A和驱动器205B中使用相同的电路元件,可以实现等同的跳变。对于负载230A和负载230B两端的负跳变,可以使用相似的方法。
在两个输出中的一个输出处的正跳变继续进行,直到电压达到电源电压值,例如3.3V,而在两个输出中另一个输出处的负跳变继续进行,直到电压达到地电压值,例如0V。当两个输出的跳变停止时,流过电容器的电流,例如电容器235A和电容器260A的电流停止。驱动晶体管245A的栅极电压和驱动晶体管275A的栅极电压开始以一定速率朝彼此接近,并且取决于各自的栅极节点的相对有效电容达到一定电平。接近可以继续,直到流过电流元件210A的电流变为零,使得驱动晶体管245A的栅极电压和驱动晶体管275A的栅极电压超过预定义范围,因而引起驱动晶体管245A和驱动晶体管275A的栅极氧化物退化。可以基于驱动晶体管245A和驱动晶体管275A的工艺需求和阈值电压,定义驱动晶体管245A和驱动晶体管275A的栅极电压的预定义范围。
下面将结合图3详细地描述用于维持驱动晶体245A的栅极电压和驱动晶体管275A的栅极电压的箝位电路。相似的箝位电路也可以用于维持驱动晶体管245B的栅极电压和驱动晶体管275B的栅极电压。
参考图3,其示出包括示例箝位电路的电路200的一部分300。部分300包括驱动器205A、驱动器215A、偏压电路220A、偏压电路265A、负载230A、负载230B、电流元件210A和电路225。部分300还包括电流源(current source)305、晶体管310、二极管315、二极管320、晶体管325和电流沉(current sink)330,这些可以共同被称为箝位电路。
电流源305的一个端子耦合到电源,而另一个端子耦合到二极管315和晶体管310的源极。晶体管310的漏极耦合到地。二极管315通过电流元件210A耦合到二极管320。二极管320耦合到电流沉330的一个端子和晶体管325的源极。晶体管325的漏极耦合到电源。二极管315也耦合到驱动晶体管245A的栅极,而二极管320耦合到驱动晶体管275A的栅极。
在某些实施例中,可以对晶体管310的栅极施加偏压,例如2.2V(箝位参考电压),对晶体管325的栅极施加偏压,例如1.1V(箝位参考电压)。偏置电压可以基于各晶体管的栅极氧化物的可靠性极限。偏置电压和电流元件210A的强度可以确定电流源305的值。在产生跳变期间驱动晶体管245A的栅极电压和驱动晶体管275A的栅极电压分别是Vtp+εp和Vtn+εn,分别充分远离箝位参考电压,并因此防止箝位电路受到两个输出跳变过程中的干扰。在产生跳变期间,箝位电路中的电流通过晶体管310和晶体管325发生转向。在完成跳变的生成之后,驱动电路275A的栅极电压开始上升,驱动晶体管245A的栅极电压开始下降。然后,通过提供在驱动晶体管275A的栅极维持例如1.1V的偏置电压和在驱动晶体管245A的栅极维持2.2V的偏置电压所需的通过电流元件210A的电流,箝位电路将驱动晶体管245A的栅极和驱动晶体管275A的栅极箝位至各自的箝位参考电压。可以基于CMOS技术中可用的晶体管,决定箝位参考电压。在箝位状态时通过的电流元件Ic的电流是
注意的是,可以使用现有的各种箝位电路。
图4A示出了驱动晶体管245A的栅极的电压波形405的示例表示,图4B示出了驱动晶体管275A的栅极的电压波形410。驱动晶体管245A的栅极被预充电,从而在发生正跳变之前使驱动晶体管245A的栅极电压等于驱动晶体管245A的阈值电压。然后,电压稳定在Vtp+εp,从而以特定转换速率启动正跳变。然后,在完成正跳变之后,电压被箝位在2.2V。相似地,驱动晶体管275A的栅极被预充电,从而在发生负跳变之前使驱动晶体管275A的栅极电压等于驱动晶体管275A的阈值电压。然后,电压稳定在Vtn+εn,从而以特定转换速率启动负跳变。然后,在完成负跳变之后,电压被箝位在1.1V。
参考图5,电路500示出了电路200的半部分。电路500可以用于在输出产生跳变作为单端驱动器或伪差分驱动器。电路500的两个实例可以用于产生两个输出。电流元件210A可以耦合到地,而电流元件210B可以耦合到电源。
在任何时候,驱动器205A被激活以在负载230A产生正跳变,或驱动器215B被激活以在负载230A产生负跳变。
图6示出用于控制驱动电路中的转换速率的方法。驱动电路包括两个驱动器,例如第一驱动器和第二驱动器。
在步骤605中,第一驱动器(例如正驱动器205A)被预充电至第一预定义电压,而第二驱动器(例如负驱动器215A)被预充电至第二预定义电压。第一预定义电压和第二预定义电压可以分别是第一驱动器的阈值电压和第二驱动器的阈值电压。
在步骤610中,电流被驱动通过第一驱动器和第二驱动器。当电流被驱动时,第一驱动器和第二驱动器被激活。通过驱动相同电流通过第一驱动器和第二驱动器,转换速率得到控制和匹配。通过利用电流元件(例如电流元件210A),可以驱动相同的电流。
在步骤615中,响应于输入,第一驱动器产生第一输出,而第二驱动器产生第二输出。在某些实施例中,第一输出和第二输出是差分的,并且具有相似的转换速率。两个输出之间的一个输出包括正跳变,而另一个输出包括负跳变。
在某些实施例中,在完成跳变之后,第一驱动器的栅极电压和第二驱动器的栅极电压维持在预定义范围内,从而防止对第一驱动器和第二驱动器造成损害。
图7是在工艺变化和温度变化过程中在45纳米CMOS工艺中实施的驱动器的两个输出的示例表示。电源轨对应于3.3V的电源和0V的地电压。交叉点大约是1.65V。正跳变(705)的转换速率和负跳变(710)的转换速率受到控制并且相等。相似地,正跳变(715)的转换速率和负跳变(720)的转换速率受到控制并且相等。
交叉耦合电路有助于在两个输出实现相似的转换速率。由于UDSM工艺和其他工艺中的交叉耦合,也可以实现理想的交叉电压和理想的上升时间与下降时间之比。
在前面的讨论中,术语“耦合或连接”是指连接的设备之间的直接电连接或通过一个或多个有源中间设备或无源中间设备的间接连接。术语“电路”是指连接在一起提供理想功能的至少单个部件或各种部件。术语“信号”是指至少一个电流、电压、电荷、数据或其他信号。
因此,意在涵盖在具有所有或仅某些特征或步骤的示例实施例背景下描述的一个或多个特征或步骤的不同组合的实施例。本领域技术人员将理解,在要求保护的发明的范围内,许多其他的实施例和变体可是可能的。
Claims (6)
1.一种电路,包含:
第一正驱动器,其响应于输入在第一输出产生第一正跳变;
第一电流元件,其耦合到所述第一正驱动器,从而能够产生电流;
第一负驱动器,其耦合到所述第一电流元件,并且所述第一负驱动器响应于所述输入和由于所述第一电流元件的电流,在第二输出产生第一负跳变,所述第一负跳变的速率与所述第一正跳变的速率相似;
第二正驱动器,其能够响应于另一输入,在所述第二输出产生第二正跳变;
第二电流元件,其耦合到所述第二正驱动器,并且能够产生电流;以及
第二负驱动器,其耦合到所述第二电流元件,并且所述第二负驱动器能够响应于所述另一输入和由于所述第二电流元件的电流,在所述第一输出产生第二负跳变,所述第二负跳变的速率与所述第二正跳变的速率相似;
其中每个驱动器包含:
耦合到负载的反馈电容器;
耦合到所述反馈电容器的驱动晶体管,以第一预定义电压对所述驱动晶体管预施加偏压;以及
以级联连接方式耦合到所述驱动晶体管的晶体管,以第二预定义电压对该晶体管施加偏压,从而隔离由于反馈电容器形成的所述驱动晶体管的反馈电容和所述驱动晶体管的栅极到漏极电容。
2.根据权利要求1所述的电路,其中每个驱动器进一步包含耦合到所述驱动晶体管的开关,所述开关响应于控制信号,引起所述驱动晶体管在输出产生跳变。
3.根据权利要求2所述的电路,进一步包含耦合到所述驱动晶体管和电源的偏压电路,所述偏压电路以所述第一预定义电压对所述驱动晶体管预施加偏压。
4.根据权利要求3所述的电路,其中所述偏压电路包含耦合到所述驱动晶体管的二极管;和开关,所述开关耦合到所述二极管,从而将所述驱动晶体管的栅极充电至所述第一预定义电压。
5.根据权利要求4所述的电路,进一步包含耦合到所述第一正驱动器和所述第一负驱动器的箝位电路,并且响应于所述第一正跳变和所述第一负跳变的完成,将所述第一正驱动器的栅极电压和所述第一负驱动器的栅极电压维持在各自的预定义范围内。
6.根据权利要求1所述的电路,进一步包含电平转换电路;和预驱动电路,所述预驱动电路耦合到所述电平转换电路并且连同所述电平转换电路产生信号以驱动至少一个驱动器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/690,115 US8138806B2 (en) | 2010-01-20 | 2010-01-20 | Driver circuit for high voltage differential signaling |
US12/690,115 | 2010-01-20 | ||
PCT/US2010/060767 WO2011090623A2 (en) | 2010-01-20 | 2010-12-16 | Driver circuit for high voltage defferential signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102934362A CN102934362A (zh) | 2013-02-13 |
CN102934362B true CN102934362B (zh) | 2015-09-30 |
Family
ID=44277180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080065535.7A Active CN102934362B (zh) | 2010-01-20 | 2010-12-16 | 用于高电压差分信号传输的驱动电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8138806B2 (zh) |
JP (2) | JP5762439B2 (zh) |
CN (1) | CN102934362B (zh) |
WO (1) | WO2011090623A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736306B2 (en) | 2011-08-04 | 2014-05-27 | Micron Technology, Inc. | Apparatuses and methods of communicating differential serial signals including charge injection |
CN104716948B (zh) * | 2013-12-17 | 2018-01-19 | 北京华大九天软件有限公司 | 高速串行数据发送端tmds信号驱动器电路 |
US9876494B2 (en) * | 2014-03-13 | 2018-01-23 | Maxim Integrated Products, Inc. | High voltage switching output driver |
US9497049B2 (en) * | 2014-09-04 | 2016-11-15 | Qualcomm Incorporated | Wideband transmitter with high-frequency signal peaking |
EP3868022A4 (en) * | 2018-10-17 | 2022-07-20 | Efficient Power Conversion Corporation | LEVEL SHIFTER FOR HALF-BRIDGE GAN DRIVER APPLICATIONS |
US10547299B1 (en) * | 2019-01-29 | 2020-01-28 | Texas Instruments Incorporated | Fast transient and low power thin-gate based high-voltage switch |
US10756644B1 (en) | 2019-08-22 | 2020-08-25 | Cypress Semiconductor Corporation | Controlled gate-source voltage N-channel field effect transistor (NFET) gate driver |
US10826466B1 (en) * | 2019-09-26 | 2020-11-03 | Stmicroelectronics S.R.L. | Digital output buffer circuits with reduced input/output delay |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101246678A (zh) * | 2008-02-01 | 2008-08-20 | 广东威创视讯科技股份有限公司 | 多屏实时信号处理的方法、系统 |
US7474131B1 (en) * | 2000-01-21 | 2009-01-06 | Infineon Technologies Ag | Drive circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539334A (en) * | 1992-12-16 | 1996-07-23 | Texas Instruments Incorporated | Method and apparatus for high voltage level shifting |
US5703519A (en) * | 1996-01-30 | 1997-12-30 | Analog Devices, Inc. | Drive circuit and method for controlling the cross point levels of a differential CMOS switch drive signal |
US5949259A (en) * | 1997-11-19 | 1999-09-07 | Atmel Corporation | Zero-delay slew-rate controlled output buffer |
US5973512A (en) * | 1997-12-02 | 1999-10-26 | National Semiconductor Corporation | CMOS output buffer having load independent slewing |
US6348817B2 (en) * | 1999-05-10 | 2002-02-19 | Jinghui Lu | Complementary current mode driver for high speed data communications |
WO2000070763A1 (en) * | 1999-05-14 | 2000-11-23 | Koninklijke Philips Electronics N.V. | A high-voltage level tolerant transistor circuit |
JP2002111477A (ja) * | 2000-09-29 | 2002-04-12 | Rohm Co Ltd | Usbドライバ |
JP2003309460A (ja) * | 2002-04-15 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置 |
US7298837B2 (en) * | 2003-06-30 | 2007-11-20 | Intel Corporation | Cross-over voltage lock for differential output drivers |
FR2879321B1 (fr) * | 2004-12-09 | 2007-03-02 | St Microelectronics Sa | Circuit de pilotage de bus |
US7152008B2 (en) * | 2004-12-15 | 2006-12-19 | Intel Corporation | Calibrated differential voltage crossing |
JP4626456B2 (ja) * | 2005-09-13 | 2011-02-09 | ソニー株式会社 | 差動増幅回路、レシーバ回路、発振回路及びドライバ回路 |
ATE511241T1 (de) * | 2006-03-16 | 2011-06-15 | Nxp Bv | Elektronische vorrichtung und integrierte schaltung |
-
2010
- 2010-01-20 US US12/690,115 patent/US8138806B2/en active Active
- 2010-12-16 CN CN201080065535.7A patent/CN102934362B/zh active Active
- 2010-12-16 WO PCT/US2010/060767 patent/WO2011090623A2/en active Application Filing
- 2010-12-16 JP JP2012549993A patent/JP5762439B2/ja active Active
-
2015
- 2015-02-04 JP JP2015020275A patent/JP5946548B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7474131B1 (en) * | 2000-01-21 | 2009-01-06 | Infineon Technologies Ag | Drive circuit |
CN101246678A (zh) * | 2008-02-01 | 2008-08-20 | 广东威创视讯科技股份有限公司 | 多屏实时信号处理的方法、系统 |
Also Published As
Publication number | Publication date |
---|---|
US20110175649A1 (en) | 2011-07-21 |
CN102934362A (zh) | 2013-02-13 |
WO2011090623A2 (en) | 2011-07-28 |
JP2015122776A (ja) | 2015-07-02 |
JP5762439B2 (ja) | 2015-08-12 |
JP5946548B2 (ja) | 2016-07-06 |
JP2013517738A (ja) | 2013-05-16 |
US8138806B2 (en) | 2012-03-20 |
WO2011090623A3 (en) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102934362B (zh) | 用于高电压差分信号传输的驱动电路 | |
US8779739B2 (en) | Integrated DC converter with improved driving stage | |
US7893720B2 (en) | Bus low voltage differential signaling (BLVDS) circuit | |
JP2008029008A (ja) | 高速信号伝送システムの高電圧出力バッファ回路 | |
US10996495B2 (en) | High-rate high-swing drive circuit applied to silicon photonic modulator | |
CN101411149A (zh) | 具有匹配输出阻抗的低电压和低功耗差分驱动器 | |
US11190172B1 (en) | Latch-based level shifter circuit with self-biasing | |
CN103368510B (zh) | 带有启动电路的完全互补的自偏置差分接收器 | |
CN105099173A (zh) | 充电泵 | |
US8228111B2 (en) | Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation | |
CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
TWI463792B (zh) | 具有過衝抑制功能的放大電路 | |
TWI262649B (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
US10348305B2 (en) | Level shift circuit | |
TWI449336B (zh) | 接收電路 | |
KR20070026612A (ko) | 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단 | |
US7679419B2 (en) | Level shifter device with write assistance and method thereof | |
US9847777B2 (en) | Signal potential converter | |
CN110620578B (zh) | 电压电平移位电路 | |
CN110838844B (zh) | 差分信号转单端信号电路、锁相环和serdes电路 | |
US9590575B2 (en) | Amplifier stage | |
JP2017147560A (ja) | レベルシフト回路 | |
US8653859B2 (en) | Electronic comparison circuit | |
CN102402239B (zh) | 具高输出电压的低电压传输装置 | |
JP2017147561A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |