CN102931171A - 一种外延标记及其相应的制作方法 - Google Patents
一种外延标记及其相应的制作方法 Download PDFInfo
- Publication number
- CN102931171A CN102931171A CN2012104446296A CN201210444629A CN102931171A CN 102931171 A CN102931171 A CN 102931171A CN 2012104446296 A CN2012104446296 A CN 2012104446296A CN 201210444629 A CN201210444629 A CN 201210444629A CN 102931171 A CN102931171 A CN 102931171A
- Authority
- CN
- China
- Prior art keywords
- buried regions
- mark
- layer
- oxide layer
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供一种外延标记制作方法,包括:在衬底上依次生长第一氧化层和第一光刻胶,在第一光刻胶中形成埋层窗口和埋层光刻标记;去除埋层窗口中的第一氧化层,在衬底上形成埋层区域并进行离子注入;去除第一光刻胶并进行退火,在埋层区域上形成第一消耗层和埋层氧化层,在埋层区域外的衬底上形成第二消耗层和第二氧化层,在埋层光刻标记处形成台阶差;在氧化层上覆盖第二光刻胶,在未覆盖第二光刻胶的衬底上形成打开口,去除第二光刻胶,以使第一氧化层至埋层光刻标记的距离大于等于外延厚度;在打开口形成外延层。本发明还提供一种外延标记,可以使埋层标记不发生外延漂移和畸变,降低光刻对偏,避免因光刻对偏产生的返工率和报废率。
Description
技术领域
本发明属于半导体制造工艺技术领域,具体涉及一种外延标记制作方法,特别涉及一种外延中外延标记及其相应的制作方法。
背景技术
集成电路制造中外延工艺是在具有一定晶向的衬底上,在一定的条件下采用化学气相沉积(CVD)等生长方法,沿着衬底原来的结晶轴方向,生长出导电类型、电阻率、厚度、晶格结构、完整性等参数都符合产品结构要求的新单晶体层的过程,这层单晶层叫做外延层。其中导电类型、电阻率、厚度、晶格结构、完整性等参数不依赖于硅片衬底中的掺杂类别和程度,设计者可综合各分立器件的特性选择合适的外延层条件。
在上述外延淀积工艺中,根据晶体学平面生长的平面异性,新生长的单晶必须严格沿着衬底的原有晶向依次排序生长。在外延前道工艺中,埋层(BuriedLay,BL)或N型埋层(NBL)在退火过程中因氧化引起的表面不连续状态也会在外延淀积时向上传播,外延淀积完成后在形成的外延层表面出现的不连续位置,相对外延层下的埋层表面的不连续位置发生图形位移和图形变形,其中平行于定位面的横向主要表现为图形位移,此横向位移称为外延漂移(Pattern Shift);垂直于定位面的纵向主要表现为图形变形,此图形变形称为外延畸变(Patterndistortion)。
以<111>晶向硅衬底为例,图1所示为传统外延中标记制作方法形成的外延横向埋层的剖面结构示意图,其中10为衬底,11为外延前横向埋层的图形形状和位置,12为外延层,13为外延后横向埋层的图形形状和位置,如图1所示,外延后横向埋层的图形宽度变窄且位置发生了位移;图2所示为传统外延中标记制作方法形成的外延纵向埋层的剖面结构示意图,其中10为衬底,14为外延前纵向埋层的图形形状和位置,12为外延层,15为外延后纵向埋层的图形形状和位置,如图2所示,外延后纵向埋层的图形宽度变窄明显;图3所示为传统外延中标记制作方法形成的一个对位标记外延前和外延后的形状和尺寸的变化示意图,其中16为外延前对位标记的正面形状和尺寸,17为外延后对位标记的正面形状和尺寸,17和16比较,纵向的图形畸变量非常明显。
可见,在形成埋层时,需要形成光刻标记,此光刻标记包括对位标记横坐标和对位标记纵坐标。光刻对位系统需要同时分别对对位标记横坐标和对位标记纵坐标的信号扫描才能确定对准位置。对位标记需要具有足够的宽度和台阶高度才能保证扫描信号能搜索到。如图1至图3所示,虽然埋层时留下了后续层次的对位标记,但是在外延工艺中为对位标记仍然发生了漂移和畸变,后续层次对位时需要找到外延后的对位标记,在此对位标记上搜索到足够的对位信号后才能将纵坐标锁定,横坐标一般通过计算漂移量后拉版补偿或者在光刻版制作时预先做了拉版将发生的漂移量补偿回去。但外延漂移和外延畸变受影响的因素太多,衬底晶向,生长温度,生长速率,生长源,气体选择,外延设备,腔体温度等任何一个因素的变化,外延漂移量和畸变量的程度都不一样,且外延漂移和外延畸变在相同的因素影响下程度常常相反,解决方案也成了顾此失彼的。如当一个产品外延漂移量变大后导致光刻对偏,为了减少外延漂移将生长温度升高,和/或生长速率减小,但这样的条件会导致外延畸变严重,会使纵向的对位标记变形严重,纵向的信号不佳甚至无法对位,即使横向的外延漂移补偿达到最佳,但由于纵向无法对位,产品还是无法精准对位。
因此,由于存在导致外延漂移和畸变的外延条件,特别在设备种类、加工条件、生长源和某些检测手段缺乏或不准确的情况下,如何提供一种外延标记制作方法,以降低光刻对偏,避免参数、电性和功能等失效情况的产生,从而降低由于光刻对偏产生的返工率和报废率。
发明内容
本发明的目的在于提供一种外延标记及其相应的制作方法,在使埋层标记不发生外延漂移和外延畸变前提下,降低光刻对偏,避免由于光刻对偏产生的返工率和报废率,从而保证了产品的参数、电性和功能。
为了解决上述问题,本发明提供一种外延标记制作方法,包括如下步骤:
提供一衬底,在所述衬底上生长第一氧化层;
在所述第一氧化层上覆盖第一光刻胶,以所述第一光刻胶为掩膜,通过光刻工艺在所述第一光刻胶中形成埋层窗口,同时形成埋层光刻标记;
在所述埋层窗口内去除所述第一氧化层,暴露出所述衬底,在暴露出的所述衬底上形成埋层区域,并向所述埋层区域进行离子注入;
去除所述第一光刻胶,对所述埋层区域进行退火工艺,在对应所述埋层区域部分的所述衬底上由下至上依次形成第一消耗层和埋层氧化层,在对应所述埋层区域外的所述衬底上由下至上依次形成第二消耗层和第二氧化层,且所述第一消耗层和第二消耗层在所述埋层光刻标记处形成的台阶差作为光刻对准标记;
在所述埋层氧化层及与埋层氧化层相邻的部分第一氧化层上覆盖第二光刻胶,以所述第二光刻胶为掩膜,由上至下依次刻蚀,暴露出所述衬底,形成打开口,去除所述第二光刻胶,暴露出所述第一氧化层,以使所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度;
在所述打开口采用外延生长工艺形成外延层。
优选的,所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度的1.5倍。
优选的,对于双极型电路所用的衬底为<111>晶向的P型半导体衬底。
优选的,所述埋层窗口内刻蚀去除所述第一氧化层的方法为干法刻蚀。
优选的,所述离子注入的材料为锑或砷,所述离子注入剂量为1E14~1E16。
优选的,所述退火工艺采用的参数为:退火温度为1150~1250度,退火气氛为氮气,生长所述埋层氧化层的气氛为干氧或氮氧。
进一步的,所述光刻对准标记包括对位标记、线宽测试标记、对位检查标记和游标检查标记中的一种或任意组合。
优选的,所述外延生长工艺采用的参数为:掺杂气体为二氯硅烷和磷化氢气体,淀积温度为1050~1200℃,淀积速率为0.35um/min~0.45um/min。
优选的,所述外延层的厚度为1um~100um。
优选的,当所述外延生长工艺后,再生长光刻层,所述光刻层的数目为n时,留有的埋层光刻标记的数目可以大于等于n。
优选的,对需要生长的任意一个光刻层或所有光刻层至少留有一所述光刻对准标记。
优选的,生成的各光刻层利用其所对应的光刻对准标记,对光刻场偏、光刻线宽进行检查和/或测量。
根据本发明的另一方面,提供一种外延标记,包括:
衬底;埋层光刻标记,形成在所述衬底上;第一消耗层,以所述埋层光刻标记为边界形成在所述衬底中;埋层氧化层,形成在所述第一消耗层上;第二消耗层,以所述埋层光刻标记为边界形成在所述衬底中且包围所述的第一消耗层,其中,所述第一消耗层和第二消耗层在所述埋层光刻标记边界相接处形成台阶差作为光刻对准标记;第二氧化层,以所述埋层光刻标记为边界形成在所述第二消耗层上;第一氧化层,以所述埋层光刻标记为边界形成在所述第二氧化层上;外延层,形成在所述衬底之上,位于所述第二消耗层、第二氧化层和第一氧化层与衬底边沿之间的打开口处。
优选的,所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度的1.5倍。
进一步的,所述光刻对准标记包括对位标记、线宽测试标记、对位检查标记和游标检查标记中的一种或任意组合。
优选的,当所述外延生长工艺后,再生长光刻层,所述光刻层的数目为n时,留有的埋层光刻标记的数目可以大于等于n。
优选的,对需要生长的任意一个光刻层或所有光刻层留有至少一所述光刻对准标记。
优选的,生成的各光刻层利用所述光刻对准标记,对光刻场偏、光刻线宽进行检查和/或测量。
由上述技术方案可见,本发明在衬底上形成第一氧化层,并在第一氧化层上形成的第一光刻胶中形成埋层窗口和埋层光刻标记,并向埋层窗口中形成的埋层区域进行离子注入,去除第一光刻胶,对埋层区域进行退火工艺,对应埋层区域部分的衬底上形成第一消耗层和埋层氧化层,以及对应埋层区域外的衬底上形成第二消耗层和第二氧化层,所述第一消耗层和第二消耗层在所述埋层光刻标记处形成的台阶差作为光刻对准标记,用第二光刻胶将埋层光刻标记保护住,之后进行刻蚀,在刻蚀中,将光刻对准标记用埋层氧化层和第一氧化层保护住,使光刻对准标记不发生破坏,在外延后的各光刻层次对位时,可以保证埋层光刻标记不发生外延漂移和畸变。由于埋层光刻标记纵向没有畸变,横向没有漂移不需要补偿,光刻对准标记是在原本的埋层光刻标记上完成,因此,可达到很高的对位精度。特别对于亚微米级的小尺寸的集成电路和器件制造工艺,对位精度可以得到非常好的保证。
进一步的,利用本发明制作的光刻对准标记具备较高的检测能力,可大大降低由于外延原因导致的光刻对偏,避免参数、电性和功能等失效情况的产生,并可在极大多数外延条件下加工出保证较高对位精度的产品,极大的降低了由于光刻对偏产生的返工率和报废率,具有较大的经济效益。
进一步的,利用本发明制作的光刻对准标记可以使光刻检查简单准确。
进一步的,本发明可以根据外延后光刻层需求,在制作光刻对准标记时留下所需的标记个数,后续光刻层可以始终使用光刻对准标记留下的各标记,对位精度可以得到非常好的保证。
附图说明
图1至3是传统外延中标记制作方法剖面结构示意图;
图4是本发明一实施例的外延标记制作方法的流程示意图;
图5至图10是本发明一实施例的外延标记制作方法的剖面结构示意图;
图11A至图11C是本发明一实施例的外延标记制作方法得到的各埋层光刻标记俯视示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
下面结合具体实施例和附图对本发明作进一步说明,但不应以此限制本发明的保护范围。
参见图4,本发明所提供的一种外延标记制作方法流程为:
S10:提供一衬底,在所述衬底上生长第一氧化层;
S11:在所述第一氧化层上覆盖第一光刻胶,以所述第一光刻胶为掩膜,通过光刻工艺在所述第一光刻胶中形成埋层窗口,同时形成埋层光刻标记;
S12:在所述埋层窗口内去除所述第一氧化层,暴露出所述衬底,在暴露出的所述衬底上形成埋层区域,并向所述埋层区域进行离子注入;
S13:去除所述第一光刻胶,对所述埋层区域进行退火工艺,在对应所述埋层区域部分的所述衬底上由下至上依次形成第一消耗层和埋层氧化层,在对应所述埋层区域外的所述衬底上由下至上依次形成第二消耗层和第二氧化层,且所述第一消耗层和第二消耗层在所述埋层光刻标记处形成的台阶差作为光刻对准标记;
S14:在所述埋层氧化层及与埋层氧化层相邻的部分第一氧化层上覆盖第二光刻胶,以所述第二光刻胶为掩膜,由上至下依次刻蚀,暴露出所述衬底,形成打开口,去除所述第二光刻胶,暴露出所述第一氧化层,以使所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度;
S15:在所述打开口采用外延生长工艺形成外延层。
以图4所示的方法流程为例,结合附图5至10以及附图11A至11C,对一种外延标记制作方法的制作工艺进行详细描述。
S10:提供一衬底,并在所述衬底上生长第一氧化层。
参见图5,提供一衬底30,并在所述衬底30上生长第一氧化层31。其中,所述衬底30可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底,本实施例中采用的是硅衬底。更具体地,本实施例中采用的硅衬底30可以形成有MOS场效应晶体管、双极型晶体管等半导体器件。对于双极型电路所用的衬底主要以(111)晶向为主的P型半导体衬底。所述第一氧化层31的厚度在之间。
S11:在所述第一氧化层上覆盖第一光刻胶,以所述第一光刻胶为掩膜,通过光刻工艺在所述第一光刻胶中形成埋层窗口,同时形成埋层光刻标记。
参见图6,在所述第一氧化层31上覆盖第一光刻胶32,以所述第一光刻胶32为掩膜,用埋层光刻版经过曝光、显影等步骤,在所述第一光刻胶32中形成埋层窗口32a,并且同时形成埋层光刻标记32b(图6未示),请参见图11A至图11C。
具体的,所述埋层窗口32a可安排在非管芯区域,如划片道或监控区,且为单独一道光刻层次,不影响管芯加工及工作性能。
S12:在所述埋层窗口内刻蚀去除所述第一氧化层,暴露出所述衬底,在暴露出的所述衬底上形成埋层区域,并向所述埋层区域进行离子注入。
参见图7,在所述埋层窗口32a内采用干法刻蚀,去除所述第一氧化层31,暴露出所述衬底30,在暴露出的所述衬底30上形成埋层区域33a,然后,向所述埋层区域33a进行离子注入。
其中,由于所述干法刻蚀具有较好的各向异性,容易控制垂直方向,因此所述埋层区域33a的边界可以得到垂直的图形侧壁,可使所述埋层区域33a边界的形貌清晰明显,利于后续显微镜分辨埋层区形状。
优选的,所述离子注入的材料可以为锑或砷,注入剂量可以为1E14~1E16。由于所述锑或砷属于不活跃的施主杂质,因此可保证后续高温工艺及外延中掺入所述埋层区域中的杂质不会扩散活跃,避免降低所述埋层区域中的掺杂浓度,以及引起对其他器件结构的沾污和反型;同时,注入剂量偏浓也会导致后续退火工艺不充分,使所述埋层区域33a经退火工艺后所形成的埋层氧化层(图中未示)出现埋层染色。
S13:去除所述第一光刻胶,对所述埋层区域进行退火工艺,在对应所述埋层区域部分的所述衬底上由下至上依次形成第一消耗层和埋层氧化层,以及在对应所述埋层区域外的所述衬底上由下至上依次形成第二消耗层和第二氧化层,且所述第一消耗层和第二消耗层在所述埋层光刻标记处形成的台阶差作为光刻对准标记。
参见图8,所述埋层区域33a离子注入完成后去除所述第一光刻胶32,然后,清洗进行后对所述埋层区域33a进行退火工艺,在对应所述埋层区域部分的所述衬底上由下至上依次形成第一消耗层34a和埋层氧化层34,以及在对应所述埋层区域33a之外的所述衬底上由下至上依次形成第二消耗层34b和第二氧化层34c,并且,所述第一消耗层34a和第二消耗层34b在所述埋层光刻标记处形成有台阶差34d,所述台阶差作为光刻对准标记。
优选的,所述退火工艺采用的参数为:退火温度在1150~1250度(℃),需要生长所述埋层氧化层34的气氛为干氧(O2)或氮氧,退火气氛为纯氮气(N2),过低的温度将不利于注入损伤的修复和杂质的推结扩散。具体的,如退火温度为1200℃、退火时间为60分钟、退火气氛为N2的过程中,加入O2后,并将退火温度提高到1250℃,发生了氧化反应,反应时间为50分钟,此后,退火温度恢复到1200℃。
优选的,所述埋层氧化层34形成的厚度在在所述埋层氧化层34形成厚度为之后,停止所述退火工艺。由于生长所述埋层氧化层34时需要消耗所述衬底30上的硅。如设生长所述埋层氧化层34的厚度为Tox,则需要所述衬底上需要消耗约0.46*Tox厚度的硅,即在所述埋层区域33a中所生长的埋层氧化层34区域下方会消耗0.46倍的所述埋层氧化层34厚度的硅34a,从而会形成所述第一消耗层34a。由于在进行退火工艺之前,所述埋层区域33a上无第一氧化层31覆盖,而在非埋层区域的衬底上30上覆盖了第一氧化层3,根据生长所述埋层氧化层34需要消耗所述衬底上的硅的原理,在对应非埋层区域的所述衬底上由下至上依次形成第二消耗层34b和第二氧化层34c,且所述第二氧化层34c会消耗0.46倍所述第二氧化层34c厚度的硅,形成所述第二消耗层34b。受硅氧生长特性影响,在相同情况下,在厚度越厚的氧化层上生长的氧化层比在薄的氧化层上生长的氧化层薄,因此,在所述埋层区域33a上生长的埋层氧化层34的厚度比在所述衬底30上生长的第二氧化层34c的厚度要厚,也就是说,生成所述埋层氧化层34所需要消耗的硅要比生成所述第二氧化硅34c所需要消耗的硅要多。因此,所述第一消耗层34a和第二消耗层34b在所述埋层光刻标记处形成有台阶差34d。
优选的,所述光刻对准标记包含对位标记、线宽测试标记、对位检查标记和游标检查标记等光刻中除管芯外需要做的标记的一种或任意组合。
可见,由于埋层区域和非埋层区域在退火过程中所生长的所述埋层氧化层34和第二氧化层34c的厚度不同,因此,所述埋层氧化层34和第二氧化层34c对应下方所述衬底30所消耗的硅厚度也不一样,形成了埋层区和非埋层区的形貌,消耗硅量的差别形成了台阶差。半导体工艺中正是利用这一氧化特性形成了各光刻对准标记。并且,所述第一氧化层31的厚度在之间,是因为如果所述第一氧化层的厚度偏薄,在所述离子注入及退火工艺后形成在所述埋层区域中的台阶差会偏低,从而会导致后续的测试不能分辨出台阶形貌。
S14:在所述埋层氧化层及与埋层氧化层相邻的部分第一氧化层上覆盖第二光刻胶,以所述第二光刻胶为掩膜,由上至下依次刻蚀,暴露出所述衬底,形成打开口,去除所述第二光刻胶,暴露出所述第一氧化层,以使所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度。
参见图9,在所述埋层氧化层34及与埋层氧化层34相邻的部分第一氧化层31上覆盖第二光刻胶(图中未示),并且覆盖在所述第一氧化层31上的所述第二光刻胶至所述埋层光刻标记32b的距离大于等于后续工艺要制作得到的外延厚度。因此,通过所述第二光刻胶将所述埋层光刻标记32b保护住。以所述第二光刻胶为掩膜,用新光刻版经过曝光、显影等步骤,由上至下依次刻蚀未覆盖所述第二光刻胶的第一氧化层31、第二氧化层34c和第二消耗层34b,暴露出所述衬底30,在未覆盖所述第二光刻胶的所述衬底30上形成打开口35a,去胶所述第二光刻胶,暴露出所述第一氧化层31,以使所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度(即后续工艺形成的外延层的厚度),且暴露出的所述第一氧化层31及其以下对应的区域35被所述第一氧化层31保护住,而所述打开口35a为无氧化层保护窗口。因此,刻蚀过程中,所述光刻对准标记用所述埋层氧化层34和第一氧化层31保护住,使光刻对准标记不发生破坏,在外延后的各光刻层次对位时,可以保证埋层光刻标记不发生外延漂移和畸变。
具体的,新光刻版需要将保护的所述埋层光刻标记32b全部覆盖,并且被保护的所述埋层光刻标记32b最好置于保护区的中间位置。
具体的,远离所述埋层光刻标记的第二光刻胶的边沿至所述埋层光刻标记不同边界具有X方向和Y方向的距离,且使远离埋层光刻标记的所述第二光刻胶的边沿最靠近埋层光刻标记不同边界的距离分别为X方向的距离和Y方向的距离,因此,当通过所述第二光刻胶保护的第一氧化层在所述第二光刻胶去除之后,暴露出的所述第一氧化层形成的保护区边沿到需要被保护的埋层光刻标记的边界处直线最短的距离即为X方向的距离和Y方向的距离。本实施例中,仅以X方向的距离X1和距离X2为例,对后续外延会产生多晶聚集问题进行分析,并不用于限制本发明。根据所述埋层光刻标记的不同,所述第一氧化层至所述埋层光刻标记的边界还可以具有其他距离,在此不再一一赘述。
根据外延生长特性,外延生长过程中,会在所述区域35与打开口35a之间的边沿E出现多晶,聚集的多晶会积累并向保护区窗口(此处为所述埋层区域34)扩张,会使保护区图形被掩盖。并且外延生长越厚,多晶聚集越多,聚集的多晶向保护区窗口扩张的越多。因此,如果多晶聚集严重,就会导致多晶覆盖住所述埋层氧化层34下面的图形,并使多晶突起严重,不能将所述光刻对准标记保护住,不能通过所述光刻对准标记起到光刻对位和检验等作用,反而由于突起物影响到后续各工序的加工。
通过实验证明,当所述第一氧化层的距离X1和距离X2以及距离Y(参见图11A至图11C)等于外延厚度时,多晶聚集刚好覆盖住保护区图形的边界,所以距离X1和距离X2以及距离Y需要大于等于外延厚度,即覆盖在所述第一氧化层31上的所述第二光刻胶至所述埋层光刻标记32b的距离大于等于外延厚度,则多晶聚集不会覆盖住需要被保护的图形,优选的,所述距离X1和距离X2以及距离Y大于等于1.5倍的外延厚度。因此,后续外延工艺中制有所述埋层光刻标记32b的埋层窗口32a不会发生外延漂移和外延畸变。
S15:在所述打开口采用外延生长工艺形成外延层。
参见图10,在所述打开口35a采用外延生长工艺,在所述衬底上形成外延层36a。根据外延生长特性,在有所述第一氧化层31保护的区域上不生长外延,因此,不发生外延漂移和外延畸变,形状和外延前一致;而在所述衬底上的所述打开口35a没有氧化层保护,因此,在所述打开口35a上形成的所述外延层36a,会产生外延漂移和外延畸变。
具体的,所述外延生长工艺采用的参数为:掺杂气体为二氯硅烷(SiH2CL2)和磷化氢(PH3)气体,淀积温度在1050~1200℃之间,淀积速率在0.35um~0.45um/min之间,淀积的所述外延层的厚度在1um~100um之间。
进一步的,如果外延生长工艺后,再生长光刻层,则所述光刻层的数目为n,在埋层区域做埋层光刻标记时,可以为每个光刻层在在所述埋层光刻标记中留下至少一个光刻对准标记,因此,留有的埋层光刻标记个数可以大于等于n个。
结合S14和S15,并参考附图11A至附图11C可知,在执行S13时,可以形成多个光刻对准标记,可以按实际需求对外延生长工艺后生长的任意一个光刻层制作至少一光刻对准标记,也可以对所有光刻层分别制作至少一光刻对准标记。在执行S14时,通过所述第二光刻胶将埋层光刻标记及形成埋层光刻标记边界的这些光刻对准标记保护住,使埋层光刻标记都不长外延,而光刻对准标记的形貌和位置不发生变化。
具体的,执行S15之后,用于外延标记的埋层光刻标记及光刻对准标记因为有氧化层的保护,埋层光刻标记纵向没有畸变,横向没有漂移不需要补偿,光刻对准标记是在原本的埋层光刻标记上完成的,外延生长工艺后的各光刻层需要进行光刻对位时,可以利用被保留下来的光刻对准标记进行对位,因此,可达到很高的对位精度,且可以对光刻场偏和光刻线宽进行检查和/或测量。特别对于亚微米级的小尺寸的集成电路和器件制造工艺,对位精度可以得到非常好的保证。
具体的,图11A至图11C所示为本发明实施例外延标记制作方法中的各埋层光刻标记的俯视示意图,图11A为常用十字对位标记在本实施例中的示意图;图11B为常用对位检查标记在本实施例中的示意图;图11C为常用线宽测试图形在本实施例中的示意图;以及当制作多个游标检测标记时,由于所制作的每个游标检测标记大小不一致时,则以远离埋层光刻标记,但以最靠近埋层光刻标记边沿的游标检测标记的边沿为X方向的距离或Y方向的距离。其中外围方框为执行S14时需要盖住埋层光刻标记的第一氧化层保护区,中间为埋层光刻标记的图形例子。
具体的,图11中距离Y也表示第一氧化层保护区边沿到埋层光刻标记边沿的Y方向上的距离,要求距离Y也要大于等于外延厚度,优选大于等于1.5倍的外延厚度。此处,距离Y所表示的意义与S14中所述距离X1和距离X2的意义相同,在此不再一一赘述。
因此,利用本发明制作的光刻对准标记具备较高的检测能力,可大大降低由于外延原因导致的光刻对偏,避免参数、电性和功能等失效情况的产生,并可在极大多数外延条件下加工出保证较高对位精度的产品,极大的降低了由于光刻对偏产生的返工率和报废率,具有较大的经济效益。并且,利用本发明制作的光刻对准标记可以使光刻检查简单准确。
进一步的,可利用分发明在外延前后出现生长外延和不生长外延的图形作为外延缺陷的对比手段。
进一步的,利用本实施例制作特殊的产品结构和光刻方法,也是属于本发明保护范围。
本发明还提供一种外延标记,如图10所示,所述外延标记包括:
衬底30;埋层光刻标记(图中未示,请参见图11A至图11C),形成在所述衬底30上;第一消耗层34a,以所述埋层光刻标记为边界形成在所述衬底30中;埋层氧化层34,形成在所述第一消耗层34a上;第二消耗层34b,以所述埋层光刻标记为边界形成在所述衬底30中且包围所述的第一消耗层34a,其中,所述第一消耗层34a和第二消耗层34b在所述埋层光刻标记边界相接处形成台阶差34d作为光刻对准标记;第二氧化层34c,以所述埋层光刻标记为边界形成在所述第二消耗层34b上;第一氧化层31,以所述埋层光刻标记为边界形成在所述第二氧化层34c上;外延层36a,形成在所述衬底30之上,位于所述第二消耗层34b、第二氧化层34c和第一氧化层31与衬底30边沿之间的打开口35a处。
优选的,所述第一氧化层31至所述埋层光刻标记的距离大于等于外延厚度的1.5倍。
进一步的,所述光刻对准标记包括对位标记、线宽测试标记、对位检查标记和游标检查标记中的一种或任意组合。
优选的,当所述外延生长工艺后,再生长光刻层,所述光刻层的数目为n时,留有的埋层光刻标记的数目可以大于等于n。
优选的,对需要生长的任意一个光刻层或所有光刻层留有至少一所述光刻对准标记。
优选的,生成的各光刻层利用所述光刻对准标记,对光刻场偏、光刻线宽进行检查和/或测量。
需要说明的是,虽然本实施例中所形成的外延标记制作方法中利用氧化层的非单晶阻止外延生长的方法,是居于现有流程的不做其他变更的优化,但是本领域技术人员应当可以理解的是,在实际应用中,可以根据需要,阻止外延生长的掩蔽层可以是多晶、氮化硅等相同特性的物质。本发明适用于半导体制造中常见的外延生长工艺,包括硅,锗等的外延生长。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (20)
1.一种外延标记制作方法,包括如下步骤:
提供一衬底,在所述衬底上生长第一氧化层;
在所述第一氧化层上覆盖第一光刻胶,以所述第一光刻胶为掩膜,通过光刻工艺在所述第一光刻胶中形成埋层窗口,同时形成埋层光刻标记;
在所述埋层窗口内去除所述第一氧化层,暴露出所述衬底,在暴露出的所述衬底上形成埋层区域,并向所述埋层区域进行离子注入;
去除所述第一光刻胶,对所述埋层区域进行退火工艺,在对应所述埋层区域部分的所述衬底上由下至上依次形成第一消耗层和埋层氧化层,在对应所述埋层区域外的所述衬底上由下至上依次形成第二消耗层和第二氧化层,且所述第一消耗层和第二消耗层在所述埋层光刻标记处形成的台阶差作为光刻对准标记;
在所述埋层氧化层及与埋层氧化层相邻的部分第一氧化层上覆盖第二光刻胶,以所述第二光刻胶为掩膜,由上至下依次刻蚀,暴露出所述衬底,形成打开口,去除所述第二光刻胶,暴露出所述第一氧化层,以使所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度;
在所述打开口采用外延生长工艺形成外延层。
2.如权利要求1所述的制作方法,其特征在于,所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度的1.5倍。
3.如权利要求1所述的制作方法,其特征在于,对于双极型电路所用的衬底为<111>晶向的P型半导体衬底。
5.如权利要求1所述的制作方法,其特征在于,所述埋层窗口内刻蚀去除所述第一氧化层的方法为干法刻蚀。
6.如权利要求1所述的制作方法,其特征在于,所述离子注入的材料为锑或砷,所述离子注入剂量为1E14~1E16。
8.如权利要求7所述的制作方法,其特征在于,所述退火工艺采用的参数为:退火温度为1150~1250度,退火气氛为氮气,生长所述埋层氧化层的气氛为干氧或氮氧。
9.如权利要求1所述的制作方法,其特征在于,所述光刻对准标记包括对位标记、线宽测试标记、对位检查标记和游标检查标记中的一种或任意组合。
10.如权利要求1所述的制作方法,其特征在于,所述外延生长工艺采用的参数为:掺杂气体为二氯硅烷和磷化氢气体,淀积温度为1050~1200℃,淀积速率为0.35um/min~0.45um/min。
11.如权利要求10所述的制作方法,其特征在于,所述外延层的厚度为1um~100um。
12.如权利要求1所述的制作方法,其特征在于,当所述外延生长工艺后,再生长光刻层,所述光刻层的数目为n时,留有的埋层光刻标记的数目可以大于等于n。
13.如权利要求12所述的制作方法,其特征在于,对需要生长的任意一个光刻层或所有光刻层留有至少一所述光刻对准标记。
14.如权利要求13所述的制作方法,其特征在于,生成的各光刻层利用所述光刻对准标记,对光刻场偏、光刻线宽进行检查和/或测量。
15.一种外延标记,包括:
衬底;
埋层光刻标记,形成在所述衬底上;
第一消耗层,以所述埋层光刻标记为边界形成在所述衬底中;
埋层氧化层,形成在所述第一消耗层上;
第二消耗层,以所述埋层光刻标记为边界形成在所述衬底中且包围所述的第一消耗层,其中,所述第一消耗层和第二消耗层在所述埋层光刻标记边界相接处形成台阶差作为光刻对准标记;
第二氧化层,以所述埋层光刻标记为边界形成在所述第二消耗层上;
第一氧化层,以所述埋层光刻标记为边界形成在所述第二氧化层上;
外延层,形成在所述衬底之上,位于所述第二消耗层、第二氧化层和第一氧化层与衬底边沿之间的打开口处。
16.如权利要求15所述的外延标记,其特征在于,所述第一氧化层至所述埋层光刻标记的距离大于等于外延厚度的1.5倍。
17.如权利要求15所述的外延标记,其特征在于,所述光刻对准标记包括对位标记、线宽测试标记、对位检查标记和游标检查标记中的一种或任意组合。
18.如权利要求15所述的外延标记,其特征在于,当所述外延生长工艺后,再生长光刻层,所述光刻层的数目为n时,留有的埋层光刻标记的数目可以大于等于n。
19.如权利要求18所述的外延标记,其特征在于,对需要生长的任意一个光刻层或所有光刻层留有至少一所述光刻对准标记。
20.如权利要求19所述的外延标记,其特征在于,生成的各光刻层利用所述光刻对准标记,对光刻场偏、光刻线宽进行检查和/或测量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444629.6A CN102931171B (zh) | 2012-11-08 | 2012-11-08 | 一种外延标记及其相应的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444629.6A CN102931171B (zh) | 2012-11-08 | 2012-11-08 | 一种外延标记及其相应的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102931171A true CN102931171A (zh) | 2013-02-13 |
CN102931171B CN102931171B (zh) | 2015-04-29 |
Family
ID=47645939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210444629.6A Active CN102931171B (zh) | 2012-11-08 | 2012-11-08 | 一种外延标记及其相应的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931171B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107275344A (zh) * | 2017-06-28 | 2017-10-20 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
CN115084097A (zh) * | 2022-07-19 | 2022-09-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717687A (en) * | 1986-06-26 | 1988-01-05 | Motorola Inc. | Method for providing buried layer delineation |
CN101373757A (zh) * | 2007-08-23 | 2009-02-25 | 和舰科技(苏州)有限公司 | 一种对准标记及其形成方法 |
CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
CN203103295U (zh) * | 2012-11-08 | 2013-07-31 | 杭州士兰集成电路有限公司 | 一种外延标记 |
-
2012
- 2012-11-08 CN CN201210444629.6A patent/CN102931171B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4717687A (en) * | 1986-06-26 | 1988-01-05 | Motorola Inc. | Method for providing buried layer delineation |
CN101373757A (zh) * | 2007-08-23 | 2009-02-25 | 和舰科技(苏州)有限公司 | 一种对准标记及其形成方法 |
CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
CN203103295U (zh) * | 2012-11-08 | 2013-07-31 | 杭州士兰集成电路有限公司 | 一种外延标记 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107275344A (zh) * | 2017-06-28 | 2017-10-20 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
CN107275344B (zh) * | 2017-06-28 | 2019-12-31 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板及其制作方法 |
CN115084097A (zh) * | 2022-07-19 | 2022-09-20 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102931171B (zh) | 2015-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1657401B (zh) | 微机械的半导体元件及其制造方法 | |
US9269820B2 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
CN102931118B (zh) | 外延缺陷分析结构及制造方法和外延缺陷的分析方法 | |
US20120292789A1 (en) | Semiconductor wafer and method of producing the same | |
CN103065929B (zh) | 对准标记保护层的制作方法 | |
WO2022095425A1 (zh) | 半导体器件及其制备方法 | |
CN109427552A (zh) | 半导体装置的形成方法 | |
US20020182895A1 (en) | Method for fabricating positionally exact surface-wide membrane masks | |
CN113497118A (zh) | 碳化硅半导体装置及其制造方法 | |
CN102931171B (zh) | 一种外延标记及其相应的制作方法 | |
CN104934446A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN103413776B (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
CN203103295U (zh) | 一种外延标记 | |
CN108346581B (zh) | 一种改善光刻标记对准的方法、用于光刻标记对准的外延层及超级结的制备方法 | |
CN110289206A (zh) | 氮化镓异质整合在硅基板的半导体结构及其制造方法 | |
US20200075732A1 (en) | Methods of forming semiconductor structures | |
KR20110002423A (ko) | 결함이 감소된 절연체 상의 반도체 헤테로 구조체 | |
CN115561961A (zh) | 光罩及半导体结构的制备方法 | |
CN104701175A (zh) | 一种薄膜晶体管的制造方法 | |
CN202957248U (zh) | 半导体器件 | |
JP3339263B2 (ja) | 半導体単結晶層の形成方法および半導体装置 | |
CN102097348B (zh) | 测量外延图形偏移量的电学测试结构及其方法 | |
US20140357070A1 (en) | Method of improving the yield of a semiconductor device | |
CN102931219B (zh) | 半导体器件及其制备方法 | |
KR101531875B1 (ko) | 트랩홀에 의한 계단형 트렌치를 이용하여 실리콘 기판 상에 대면적 화합물 반도체 소자를 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |