CN102931145A - 接垫结构的形成方法 - Google Patents

接垫结构的形成方法 Download PDF

Info

Publication number
CN102931145A
CN102931145A CN2011102276366A CN201110227636A CN102931145A CN 102931145 A CN102931145 A CN 102931145A CN 2011102276366 A CN2011102276366 A CN 2011102276366A CN 201110227636 A CN201110227636 A CN 201110227636A CN 102931145 A CN102931145 A CN 102931145A
Authority
CN
China
Prior art keywords
opening
connection pad
protective layer
substrate
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102276366A
Other languages
English (en)
Other versions
CN102931145B (zh
Inventor
丁海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110227636.6A priority Critical patent/CN102931145B/zh
Publication of CN102931145A publication Critical patent/CN102931145A/zh
Application granted granted Critical
Publication of CN102931145B publication Critical patent/CN102931145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种接垫结构的形成方法,包括:提供基底,所述基底上具有第一保护层和为所述第一保护层所露出的接垫;在所述第一保护层与所述接垫上形成第二保护层;在所述第二保护层上形成第一开口以暴露出所述接垫,所述第一开口的底部位于所述接垫上;采用焊锡材料填充所述第一开口,以形成新的接垫。采用本发明提供的接垫结构形成方法,可以满足倒装晶片结合对接垫的要求且该方法的工序简单、省时、生产成本低。

Description

接垫结构的形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种接垫结构的形成方法。
背景技术
在集成电路制造中,半导体晶片最终与其它晶片或印刷电路板上的其它电子元件结合起来实现其功能。目前,晶片的结合主要有两种方式,一种为打线结合(wire bonding),另一种为倒装晶片结合(flip chip)。打线结合是通过将一块晶片的例如铝接垫上的输入/输出凸块通过连接线连接于另一块晶片的铝接垫的输入/输出凸块。倒装晶片结合是通过在一块晶片的接垫上的输入/输出凸块上覆盖焊接材料(solder material),典型地,该焊接材料为锡球(solder bumps),然后将另一块晶片反转并对准覆盖于锡球,此后放于回焊炉(reflow furnace),焊接后以形成上下晶片接垫的输入/输出结合。
图1是现有的接垫结构俯视图。图2是沿着图1中的A-A直线的接垫结构剖视图。图1所示以三个接垫为例,接垫的材质例如为铝,该接垫结构包括:基底12及位于基底12上表面的铝接垫11。接垫11上表面有输入/输出凸块,图3所示的接垫结构以每个接垫11上表面设置一个凸块13为例。相邻两个铝接垫11之间的距离h很小,一般小于20微米,如果采用倒装芯片结合方式,锡球14覆盖于凸块13的上表面,见沿图3中的B-B直线的剖视结构示意图图4所示;放入回焊炉之前,上下两块晶片的对准情况见图5所示,锡球14夹在上下两块晶片的凸块13的上表面之间,之后在上下两块晶片的基底12的上表面、铝接垫11、凸块13、锡球14之间填充绝缘物质15,例如填充胶,以保护铝接垫11、凸块13所裸露的部分。然而,在使用图1所示的接垫结构进行倒装晶片结合后,对其进行测试时,经常发生几个接垫同时导通现象,目前行业中为避免上述导通问题,只能采用打线结合方式,但是打线结合由于有额外连接线引出,会造成上下晶片间引线复杂且不可靠,此外,打线结合的连接线数目有限,不满足集成电路的高密度输入/输出连接的需求。
为了解决上述问题,目前也有相关技术被提出,例如公开号为US2006/0019480A1,名称为“Method for fabricating pad redistribution layer”的美国专利。但该专利中引入了形成扩散阻挡层、晶种层、球下金属层等复杂结构,且工艺流程复杂,因此耗时且生产成本高。
有鉴于此,实有必要提出一种新的接垫结构的方法,满足倒装晶片结合对接垫的要求且该方法的工序简单、省时、生产成本低。
发明内容
本发明的目的是提出一种新的接垫结构的方法,满足倒装晶片结合对接垫的要求且该方法的工序简单、省时、生产成本低。
为实现上述目的,本发明提供一种接垫结构的形成方法,包括:
提供基底,所述基底上具有第一保护层和为所述第一保护层所露出的接垫;
在所述第一保护层与所述接垫上形成第二保护层;
在所述第二保护层上形成第一开口以暴露出所述接垫,所述第一开口的底部位于所述接垫的平面上;
采用焊锡材料填充所述第一开口,以形成新的接垫。
可选地,相邻的所述第一开口间的距离大于50微米。
可选地,每一接垫上的第一开口为一个且位于所述接垫的中心。
可选地,所述第二保护层材质为聚酰亚胺;形成所述第一开口的方法,包括:利用掩膜板曝光、显影,以将掩膜板上的第一开口图形转移至聚酰亚胺上。
可选地,具有第一保护层和为所述第一保护层所露出的接垫的基底的形成步骤包括:
提供基底,所述基底上具有接垫;
在所述基底与所述接垫上形成第一保护层;
在所述第一保护层上形成第二开口以暴露出所述接垫,所述第二开口的底部位于所述第一开口的底部。
可选地,所述第一保护层材质为聚酰亚胺。
可选地,所述提供基底步骤之后还依次对所述基底进行固化、灰化、清洗、烘烤、软烘烤的步骤。
可选地,所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;软烘烤的工艺条件为:热板上115-135摄氏度持续3-5分钟。
可选地,在所述第二保护层上形成第一开口以暴露出所述接垫步骤后,还对所述包含第一开口的基底进行固化的步骤。
可选地,对所述包含第一开口的基底固化步骤之后还对包含第一开口的基底进行灰化的步骤。
可选地,对所述包含第一开口的基底灰化步骤之后还对所述包含第一开口的基底进行清洗,烘烤,软烘烤步骤。
可选地,所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;软烘烤的工艺条件为:热板上115-135摄氏度持续3-5分钟。
本发明还提供接垫结构的另外一种形成方法,包括:
提供基底,所述基底上具有接垫;
在所述基底与所述接垫上形成保护层;
在所述保护层上形成第一开口以暴露出所述接垫,所述第一开口的底部位于所述接垫的平面上;
采用焊锡材料填充所述第一开口,以形成新的接垫。
可选地,所述保护层材质为聚酰亚胺;形成所述第一开口的方法,包括:利用掩膜板曝光、显影,以将掩膜板上的第一开口图形转移至聚酰亚胺上。
可选地,相邻的所述第一开口间的距离大于50微米。
可选地,每一接垫上的第一开口为一个且位于所述接垫的中心。
可选地,在所述保护层上形成第一开口以暴露出所述接垫步骤后,还对所述包含第一开口的基底进行固化的步骤。
可选地,对所述包含第一开口的基底固化步骤之后还对包含第一开口的基底进行灰化的步骤。
可选地,对所述包含第一开口的基底灰化步骤之后还对所述包含第一开口的基底进行清洗,烘烤,软烘烤步骤。
可选地,所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;软烘烤的工艺条件为:热板上115-135摄氏度持续3-5分钟。
与现有技术相比,本发明具有以下优点:
本发明提供的第一种接垫结构的形成方法采用在具有第一保护层和第一保护层所露出的接垫的基底上形成第二保护层,在第二保护层上形成第一开口,所述第一开口暴露出所述接垫,且第一开口的底部位于所述接垫的平面上;利用所述第一开口填充锡球,这样的两接垫结构上的锡球间的距离远大于现有的两接垫间的距离,例如50-100微米,满足倒装芯片结合方式所需要的两接垫间的距离,并且工序简单、省时且生产成本低;具有第一保护层和为第一保护层所露出的接垫的基底可以由现有技术提供,因此,上述方法可以在现有的接垫结构上进行改进,使其满足倒装芯片结合方式所需要的两接垫间的距离,并且工序简单、省时且生产成本低、与现有工艺兼容性好;
本发明提供的接垫结构的第二种形成方法采用在具有接垫的基底上形成保护层,在保护层上形成第一开口,所述第一开口暴露出所述接垫,且第一开口的底部位于所述接垫的平面上;利用所述第一开口填充锡球,这样的两接垫结构上的锡球间的距离也远大于现有的两接垫间的距离,例如50-100微米,满足倒装芯片结合方式所需要的两接垫间的距离,并且工序简单、省时且生产成本低。
附图说明
图1是现有技术中的接垫结构俯视图;
图2是沿着图1中的A-A直线的接垫结构剖视图;
图3是现有技术中设置输入/输出凸块的接垫结构俯视图;
图4是设置锡球的沿着图3中的B-B直线的接垫结构剖视图;
图5是倒装结合的上下两晶片结构剖视图;
图6是本发明提供的接垫结构的形成方法流程图;
图7是本发明第一实施例提供的接垫结构的形成方法流程图;
图8-图13是图7流程图各个步骤形成的接垫结构示意图;
图14-图16是按照图7中的流程制作的接垫的SEM照片;
图17是含有刻蚀残留物的SEM照片;
图18是本发明第二实施例提供的接垫结构的形成方法流程图;
图19是图18流程图中间步骤形成的接垫结构示意图。
具体实施方式
如背景技术里所述,现有的接垫结构进行倒装晶片结合后,会发生几个接垫导通的现象。本发明人分析,参见图5所示,由于锡球14尺寸较小,绝缘物质15的填充非常困难,绝缘物质15填充不足会导致各个铝接垫11之间的绝缘要求难以确保。因此先进的封装结构要求两铝接垫11间的尺寸大于50微米;而目前集成电路通过缩小各器件尺寸来达到高密度集成的目的,所能做的铝接垫11间的尺寸不足20微米。
为此,本发明提供一种接垫结构的制作方法,具体步骤如图6所示的流程以解决上述问题。首先执行步骤S11,提供基底,所述基底上具有第一保护层和为所述第一保护层所露出的接垫;
执行步骤S12,在所述第一保护层与所述接垫上形成第二保护层;
执行步骤S13,在所述第二保护层上形成第一开口以暴露出所述接垫,所述第一开口的底部位于所述接垫的上;
执行步骤S14,采用焊锡材料填充所述第一开口。
通过执行上述步骤,达到形成的两接垫结构上的锡球间的距离远大于现有的两接垫间的距离,满足倒装芯片结合方式所需要的两接垫间的距离,并且工序简单、省时且成本低。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明,由于重点在于说明本发明的原理,所以不必按比例制图。
第一实施例
以下结合图7中所示的接垫结构的形成方法流程图对如何形成本发明第一实施例提供的接垫结构进行详细说明。
首先,执行步骤S21,提供基底20。结构截面图如图8所示,所述基底20上具有三个铝接垫21。所述基底20包含器件结构,所述器件结构根据需要与所述铝接垫21电连接。
执行步骤S22,在所述基底20与所述铝接垫21上形成第一保护层22,形成的结构如图9所示。第一保护层22为绝缘材料,可以为光刻胶,例如光敏感材料聚酰亚胺。聚酰亚胺为油性材质,疏水性质可以隔绝水气,且其中的C-N结构可以吸收辐射光,避免铝接垫21及基底20上的器件受杂光干扰。
执行步骤S23,利用掩膜板,曝光显影后将掩膜板上的图形转移至聚酰亚胺上形成三个第二开口24,其中,每个铝接垫21上形成1个第二开口,每个第二开口24的底部整体位于铝接垫21的平面上,形成的第二开口24用以暴露出基底20上的铝接垫21。具体的结构截面图如图10所示,每个第二开口24的底部整体位于铝接垫21的平面上,使得后续两块晶片倒装结合时,焊锡流入第二开口24内的第一开口27(待后续步骤形成)时,能与铝接垫21形成电连接。
利用掩膜板,曝光显影后将掩膜板上的图形转移至聚酰亚胺上时,被曝光的区域材质变为可溶于碱性溶液,因此采用碱性溶液清洗之后,第一保护层22内形成了第一开口24。当第一保护层22的材质不为聚酰亚胺时,例如氧化硅,可以采用在所述第一保护层22上覆盖一层光阻胶,利用掩膜板,曝光显影后将掩膜板上的图形转移至光阻胶上,以图案化的光刻胶为掩膜层,采用蚀刻去除所述第一保护层22的部分区域以形成第一开口24。在具体实施过程中,所述一个接垫21上的第一开口24一般设置一个,且位置为位于接垫21的中心,这是因为倒装晶片后,一个锡球焊接后可以保证上下晶片电连接,且在中心位置控制易于批处理,焊接之后,相邻两个铝接垫21可以容易保证绝缘。
执行步骤S24,对步骤S21-S23形成的包含第一开口24的基底20进行固化,固化工艺条件为:310-330摄氏度持续20-30分钟。所述固化步骤可以使第一保护层22变硬,本实施例一中使聚酰亚胺变硬。
接着执行步骤S25,对经固化的基底20进行灰化,以去除蚀刻过程中的光刻胶等杂质。
接着执行步骤S26,对经过灰化步骤之后的基底20依次进行清洗,烘烤,软烘烤步骤。
具体地,所述清洗采用去离子水冲洗;
所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;本烘烤步骤可以采用紫外烘烤(UV bake)或热板上烘烤(hotplate bake),经烘烤步骤可以去除清洗步骤处理带来的水;
软烘烤的工艺条件为:热板上115-135摄氏度持续烘烤3-5分钟。需要说明的是,由于实际生产线操作中,从烘烤流程到软烘烤流程可能中间有较长时间间隔,因此为了避免上述时间间隔内带来的水份,仍需进行本热板上烘烤步骤以增加粘附性。
执行步骤S27,在第一保护层22与铝接垫21上形成第二保护层25,如图11所示。与步骤S22类似,第二保护层25也为绝缘材质,可以选择光刻胶,例如光敏感材料聚酰亚胺;所述聚酰亚胺为油性材质,疏水性质可以隔绝水气,且其中的C-N结构可以吸收辐射光,避免之后形成的新的铝接垫结构及基底20上的器件受杂光干扰。本步骤涂布的聚酰亚胺的量比步骤S22步骤中的要多。
执行步骤S28,在所述第二保护层25上形成三个第一开口27,其中,每个铝接垫21上形成1个第一开口27,第一开口27的底部位于第二开口24的底部,第一开口27暴露出部分铝接垫21,结构截面图如图12所示。第一开口27的底部整体位于第二开口24的底部,使得后续两块晶片倒装结合时,焊锡流入第一开口27时,能与铝接垫21形成电连接。
执行步骤S29,对步骤S21-S28形成的包含第一开口27的基底20进行固化。本步骤的固化温度高于步骤S24的固化温度,可以为370-390摄氏度持续20-30分钟。这是因为在步骤S24中进行固化处理后,作为第一保护层22的聚酰亚胺可能只有部分变硬,本步骤S29采用比步骤S24更高的固化温度,可以使第一保护层22与第二保护层25,具体地,聚酰亚胺全部固化,以使第一保护层22与第二保护层25紧密结合。特殊地,本实施例一中使用的聚酰亚胺在高温下收缩,此高温下收缩特性可以使第一保护层22与第二保护层25紧密结合程度加强。
接着执行步骤S30,对经固化的基底20进行灰化,以去除形成第一开口27及蚀刻过程中的光刻胶等杂质。
接着执行步骤S31,对经过灰化步骤之后的基底20依次进行清洗,烘烤,软烘烤步骤。
具体地,所述清洗采用去离子水冲洗;
所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;与步骤S26类似地,本烘烤步骤可以采用紫外烘烤(UVbake)或热板上烘烤(hotplate bake),经烘烤步骤可以去除清洗步骤处理带来的水;
软烘烤的工艺条件为:热板上115-135摄氏度持续烘烤3-5分钟。与步骤S26类似地,需要说明的是,由于实际生产线操作中,从烘烤流程到软烘烤流程可能中间有较长时间间隔,因此为了避免上述时间间隔内带来的水份,仍需进行本热板上烘烤步骤以增加粘附性。
执行步骤S32,采用焊锡材料填充所述第一开口27。所述焊锡材料可以为锡,在具体实施过程中,为放置一颗锡球28在第一开口27上,如图13所示。
为了验证本发明的效果,本发明人对按本实施例一流程形成的接垫结构进行了SEM测试,该验证过程所使用的铝接垫的尺寸为长80微米,宽60微米。沿平行宽边的面掰开接垫后,SEM结果参见图14。事实上,第一开口27为碗状结构,由于SEM测试过程中,掰开有多个接垫结构的截面有多个第一开口27,本发明人做了多个的统计平均,两个第一开口27间的距离大约为52微米。且对第一开口27与铝接垫21的接触面进行了放大,如图15与图16所示,提供的铝接触面上无刻蚀残留物。图17为有刻蚀残留物的SEM照片,其中深色块状物为蚀刻杂质,供与图16对比用。验证所得结果使用的接垫的尺寸是目前常用接垫尺寸较小的,可以理解的是,对于大尺寸的接垫,采用本实施例一的方法形成的锡球28间的距离大于图14中的尺寸。
可以看出,本实施例一采用了两次将掩膜板上图形转移至聚酰亚胺上形成开口较小的第一开口27,两步工艺相差不多,降低了生产成本。
可以理解的是,步骤S21-S23形成具有第一保护层和为所述第一保护层所露出的接垫的基底步骤也可以采用现有技术提供的接垫结构,该接垫结构需具有第一保护层和为所述第一保护层所露出的接垫。上述方法可以在现有的铝接垫结构上进行改进,使其满足倒装芯片结合方式所需要的两接垫间的距离,并且工序简单、省时且生产成本低、与现有工艺兼容性好。此外,接垫的材质不限于铝,也可以为铜等其它导电材质。接垫的数目不限于三个。
第二实施例
本发明实施例二提供形成接垫结构的另外一种方法,流程图如图18所示。以下对图18所示的流程进行详细描述。
首先,执行步骤S41,提供基底20,所述基底20上具有三个铝接垫21,结构截面图如图8所示。本步骤与第一实施例步骤S21相同。
执行步骤S42,在所述基底20与所述铝接垫21上形成保护层29,结构截面图如图9所示。其中,图9中的标号22为第二保护层,由于本实施例二中只形成一次保护层,因此本领域技术人员在理解时需将图9中的标号22换为29;本步骤的形成方法与保护层29的材质与第一实施例的第二保护层25的形成方法及材质相同。
执行步骤S43,在所述保护层29上形成三个第一开口27以暴露出所述铝接垫21,所述第一开口27的底部整体位于所述铝接垫21的平面上,结构截面图如图19所示,所述第一开口27适于填充焊接材料。本步骤与第一实施例步骤S28相同。
与第一实施例相同,在具体实施过程中,所述一个接垫21上的第一开口24一般设置一个,且位置为位于接垫21的中心,这是因为倒装晶片后,一个焊锡可以保证上下晶片电连接,且在中心位置控制易于批处理,焊接之后,相邻两个铝接垫21可以容易保证绝缘。
执行步骤S44,对所述包含第一开口27的基底20进行固化,工艺条件可以为370-390摄氏度持续20-30分钟,所述固化步骤可以使得保护层29,具体地,聚酰亚胺变硬。
执行步骤S45,对包含第一开口27的基底20进行灰化,以去除形成第一开口27及蚀刻过程中的光刻胶等杂质。
执行步骤S46,对所述包含第一开口27的基底20依次进行清洗,烘烤,软烘烤步骤。本步骤与实施例一步骤S31相同。
执行步骤S47,采用焊锡材料填充所述第一开口27,如图13所示。本步骤与实施例一步骤S32相同。
上述方法得到的两接垫结构上的锡球间的距离也远大于现有的两接垫间的距离,例如50-100微米,满足倒装芯片结合方式所需要的两接垫间的距离
同时可以看出,本实施例二采用一次将掩膜板上图形转移至聚酰亚胺上形成开口较小的第一开口27。工序简单、省时、生产成本低。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (20)

1.一种接垫结构的形成方法,其特征在于,包括:
提供基底,所述基底上具有第一保护层和为所述第一保护层所露出的接垫;
在所述第一保护层与所述接垫上形成第二保护层;
在所述第二保护层上形成第一开口以暴露出所述接垫,所述第一开口的底部位于所述接垫上;
采用焊锡材料填充所述第一开口,以形成新的接垫。
2.根据权利要求1所述的接垫结构的形成方法,其特征在于,相邻的所述第一开口间的距离大于50微米。
3.根据权利要求1或2所述的接垫结构的形成方法,其特征在于,每一接垫上的第一开口为一个且位于所述接垫的中心。
4.根据权利要求1所述的接垫结构的形成方法,其特征在于,所述第二保护层材质为聚酰亚胺;形成所述第一开口的方法,包括:利用掩膜板曝光、显影,以将掩膜板上的第一开口图形转移至聚酰亚胺上。
5.根据权利要求1所述的接垫结构的形成方法,其特征在于,具有第一保护层和为所述第一保护层所露出的接垫的基底的形成步骤包括:
提供基底,所述基底上具有接垫;
在所述基底与所述接垫上形成第一保护层;
在所述第一保护层上形成第二开口以暴露出所述接垫,所述第二开口的底部位于所述第一开口的底部。
6.根据权利要求5所述的接垫结构的形成方法,其特征在于,所述第一保护层材质为聚酰亚胺。
7.根据权利要求6所述的接垫结构的形成方法,其特征在于,所述提供基底步骤之后还依次对所述基底进行固化、灰化、清洗、烘烤、软烘烤的步骤。
8.根据权利要求7所述的接垫结构的形成方法,其特征在于,所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;软烘烤的工艺条件为:热板上115-135摄氏度持续3-5分钟。
9.根据权利要求4所述的接垫结构的形成方法,其特征在于,在所述第二保护层上形成第一开口以暴露出所述接垫步骤后,还进行对所述包含第一开口的基底固化的步骤。
10.根据权利要求9所述的接垫结构的形成方法,其特征在于,对所述包含第一开口的基底固化步骤之后还进行对包含第一开口的基底灰化的步骤。
11.根据权利要求10所述的接垫结构的形成方法,其特征在于,对所述包含第一开口的基底灰化步骤之后还进行对所述包含第一开口的基底清洗,烘烤,软烘烤步骤。
12.根据权利要求11所述的接垫结构的形成方法,其特征在于,所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;软烘烤的工艺条件为:热板上115-135摄氏度持续3-5分钟。
13.一种接垫结构的形成方法,其特征在于,包括:
提供基底,所述基底上具有接垫;
在所述基底与所述接垫上形成保护层;
在所述保护层上形成第一开口以暴露出所述接垫,所述第一开口的底部位于所述接垫的平面上;
采用焊锡材料填充所述第一开口,以形成新的接垫。
14.根据权利要求13所述的接垫结构的形成方法,其特征在于,所述保护层材质为聚酰亚胺;形成所述第一开口的方法,包括:利用掩膜板曝光、显影,将掩膜板上的第一开口图形转移至聚酰亚胺上。
15.根据权利要求13所述的接垫结构的形成方法,其特征在于,相邻的第一开口间的距离大于50微米。
16.根据权利要求13或15所述的接垫结构的形成方法,其特征在于,每一接垫上的第一开口为一个且位于所述接垫的中心。
17.根据权利要求14所述的接垫结构的形成方法,其特征在于,在所述保护层上形成第一开口以暴露出所述接垫步骤后,还对所述包含第一开口的基底进行固化的步骤。
18.根据权利要求17所述的接垫结构的形成方法,其特征在于,对所述包含第一开口的基底固化步骤之后还对包含第一开口的基底进行灰化的步骤。
19.根据权利要求18所述的接垫结构的形成方法,其特征在于,对所述包含第一开口的基底灰化步骤之后还对所述包含第一开口的基底进行清洗、烘烤、软烘烤步骤。
20.根据权利要求19所述的接垫结构的形成方法,其特征在于,所述烘烤的工艺条件为:110-130摄氏度持续3-5分钟,接着130-150摄氏度持续1-3分钟;软烘烤的工艺条件为:热板上115-135摄氏度持续3-5分钟。
CN201110227636.6A 2011-08-09 2011-08-09 接垫结构的形成方法 Active CN102931145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110227636.6A CN102931145B (zh) 2011-08-09 2011-08-09 接垫结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110227636.6A CN102931145B (zh) 2011-08-09 2011-08-09 接垫结构的形成方法

Publications (2)

Publication Number Publication Date
CN102931145A true CN102931145A (zh) 2013-02-13
CN102931145B CN102931145B (zh) 2015-12-09

Family

ID=47645916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110227636.6A Active CN102931145B (zh) 2011-08-09 2011-08-09 接垫结构的形成方法

Country Status (1)

Country Link
CN (1) CN102931145B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934291A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种处理异常晶片的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350420A (zh) * 2001-12-05 2002-05-22 全懋精密科技股份有限公司 在有机电路板上进行电镀焊锡的方法
CN1956177A (zh) * 2005-10-24 2007-05-02 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
US20070141824A1 (en) * 2005-12-19 2007-06-21 Jiunheng Wang Wafer structure and bumping process
CN101728347A (zh) * 2008-10-22 2010-06-09 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166481C (zh) * 2002-06-28 2004-09-15 威盛电子股份有限公司 高分辨率焊接凸块形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350420A (zh) * 2001-12-05 2002-05-22 全懋精密科技股份有限公司 在有机电路板上进行电镀焊锡的方法
CN1956177A (zh) * 2005-10-24 2007-05-02 财团法人工业技术研究院 芯片结构、芯片封装结构及其工艺
US20070141824A1 (en) * 2005-12-19 2007-06-21 Jiunheng Wang Wafer structure and bumping process
CN101728347A (zh) * 2008-10-22 2010-06-09 中芯国际集成电路制造(上海)有限公司 封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934291A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种处理异常晶片的方法
CN104934291B (zh) * 2014-03-20 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种处理异常晶片的方法

Also Published As

Publication number Publication date
CN102931145B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
KR100653294B1 (ko) 반도체 장치 및 그 제조 방법
JP4745007B2 (ja) 半導体装置及びその製造方法
US10964659B2 (en) Semiconductor device
US20100133640A1 (en) Packaging method and packaging structure
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US7972521B2 (en) Method of making reliable wafer level chip scale package semiconductor devices
KR100817079B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
EP2087516A2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
CN102403325A (zh) 半导体封装和半导体封装的制造方法以及光学模块
JP2006210888A (ja) 半導体パッケージ及びその製造方法
JP2009010352A (ja) ダイ収容スルーホールを備えたcmos撮像素子チップスケールパッケージおよびその方法
CN102543902A (zh) 半导体器件及其制造方法
JP2018531519A (ja) イメージセンシングチップのパッケージ構造とパッケージング方法
KR20110122242A (ko) 반도체 패키지 및 그 제조방법
JP5247998B2 (ja) 半導体装置の製造方法
CN102931145B (zh) 接垫结构的形成方法
KR20120006338A (ko) 이미지 센서 패키지
US7910478B2 (en) Method of manufacturing semiconductor devices
US7541273B2 (en) Method for forming bumps
KR100618700B1 (ko) 웨이퍼 레벨 패키지 제조방법
KR101505906B1 (ko) 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지
US20080083819A1 (en) Repaired pre-soldering structure of circuit board and method thereof
JP3723524B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant