CN102931088A - Ldmos器件制造方法 - Google Patents
Ldmos器件制造方法 Download PDFInfo
- Publication number
- CN102931088A CN102931088A CN201110228625XA CN201110228625A CN102931088A CN 102931088 A CN102931088 A CN 102931088A CN 201110228625X A CN201110228625X A CN 201110228625XA CN 201110228625 A CN201110228625 A CN 201110228625A CN 102931088 A CN102931088 A CN 102931088A
- Authority
- CN
- China
- Prior art keywords
- metal silicide
- layer
- substrate
- described substrate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种LDMOS器件制造方法，该方法包括：提供基底；在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层；对所述基底进行快速热退火处理；刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极；在所述基底内形成沟道区及漂移区。本发明所公开的LDMOS器件制造方法，在多晶硅层和金属硅化物层形成后通过快速热退火处理将所述多晶硅层和金属硅化物层之间的应力释放掉，进而在后续形成沟道区及漂移区的高温退火时避免了金属硅化物出现Peeling现象；而且，本发明所公开的LDMOS器件制造方法，可实现沟道区的渐变杂质分布和漂移区的自对准注入，从而可提高LDMOS器件的性能，简化工艺复杂度。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种LDMOS器件制造方法。
背景技术
LDMOS(横向双扩散金属氧化物半导体场效应管，Lateral Double-diffuseMOS)器件由于具有耐高压、低栅电阻等优点而被广泛应用于高压射频功率电路中。
传统LDMOS器件的制造工艺包括：多晶硅加金属硅化物的栅电极的形成；漂移区和沟道区的形成。由于漂移区和沟道区形成时需要对衬底进行高温炉管退火处理，而高温炉管退火工艺极易使多晶硅栅上的金属硅化物产生翘皮或剥落(Peeling)等现象。
为了避免金属硅化物产生Peeling现象，现有的一种LDMOS器件制造工艺包括如下步骤：(1)在衬底上生长屏蔽氧化层；(2)漂移区和沟道区离子注入掺杂；(3)高温炉管退火形成漂移区和沟道区；(4)生长栅氧化层；(5)多晶硅Poly淀积；(6)金属硅化物淀积；(7)刻蚀。这种工艺步骤使漂移区和沟道区的形成及高温退火在生长多晶硅Poly和金属硅化物之前完成，从而有效地避免了金属硅化物因高温炉管退火工艺而产生的Peeling现象。
然而，漂移区和沟道区离子注入掺杂在多晶硅Poly淀积和金属硅化物淀积之前完成，将改变原有的在多晶硅加金属硅化物的栅电极生成后在它们一侧进行离子注入并通过高温退火所形成的沟道区内渐变的杂质分布。而这将导致沟道的长度变长，LDMOS的导通电阻Rdson升高，使LDMOS的性能下降。因此，如何在保证LDMOS器件高性能的前提下消除金属硅化物易于产生Peeling的现象仍旧是一个亟待解决的技术问题。
发明内容
为解决上述技术问题，本发明实施例提供一种LDMOS器件制造方法，以实现在保证LDMOS器件高性能的前提下消除金属硅化物易于产生Peeling的现象，技术方案如下：
一种LDMOS器件制造方法，该方法包括：
提供基底；
在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层；
对所述基底进行快速热退火处理；
刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极；
在所述基底内形成沟道区及漂移区。
优选的，上述方法中，在所述基底内形成沟道区及漂移区具体包括：
通过离子注入工艺在所述基底内形成沟道区；
通过离子注入工艺在所述基底内形成漂移区；
对所述基底进行高温炉管退火处理。
优选的，上述方法中，刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极，具体包括：
在所述金属硅化物层上旋涂光刻胶层；
借助于具有栅区图案的掩膜版对所述光刻胶层进行曝光；
对曝光后的光刻胶层进行显影，形成具有栅区图案的光刻胶层；
以所述具有栅区图案的光刻胶层为掩膜对所述多晶硅层和金属硅化物层进行刻蚀，形成多晶硅加金属硅化物的栅电极。
优选的，上述方法中，对所述基底进行快速热退火处理，具体包括：
将所述基底置于快速热处理机中；
将快速热处理机中的基底加热至1000℃；
使所述基底在快速热处理机中保持1min。
优选的，上述方法中，对所述基底进行高温炉管退火处理，具体包括：
将所述基底置于高温炉管内；
将高温炉管内的基底加热至900℃～1100℃；
使所述基底在高温炉管内保持60min。
优选的，上述方法中，所述栅介质层为氧化硅层。
优选的，上述方法中，所述金属硅化物为WSi。
优选的，上述方法中，所述基底为硅衬底。
通过应用以上技术方案，本发明可以在形成漂移区和沟道区之前对LDMOS器件进行快速热退火处理，从而能够提前将金属硅化物层与多晶硅层之间的应力释放掉，在后续形成漂移区和沟道区的高温炉管退火过程中就不会再产生Peeling，从而消除了Peeling。由于本发明的沟道区及漂移区是在对多晶硅层和金属硅化物层刻蚀后而形成的，因此沟道区离子注入掺杂仍可以在多晶硅栅和金属硅化物生成后在它们一侧进行离子注入，然后经过高温炉管退火，从而可形成沟道区内渐变的杂质分布，保证了LDMOS器件的高性能。另外，漂移区离子注入以多晶硅栅和金属硅化物实现自对准，不再需要形成掩膜，简化了工艺复杂度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种LDMOS器件制造方法的流程图；
图2～图6为本发明实施例所提供的LDMOS器件制造过程中器件的剖面结构示意图；
图7为本发明实施例提供的另一种LDMOS器件制造方法的流程图；
图8为本发明实施例提供的另一种LDMOS器件制造方法的流程图；
图9为本发明实施例提供的另一种LDMOS器件制造方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例一
如图1所示，本发明实施例提供的一种LDMOS器件制造方法，包括：
S101、提供基底。
参考图2，其中，基底1可以为硅衬底。当然，在本发明其他实施例中基底还可以为锗衬底或砷化镓衬底。
S102、在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层。
参考图3，首先在基底1上形成栅介质层2。其中，栅介质层可以为氧化硅层。本领域技术人员可以理解的是，氧化硅由于具有高的电介质强度(107V/cm)和高的电阻率(约1017Ω·cm)，因此是作为栅介质层的优选材料。在实际应用中，可以根据器件技术的比例要求，规范化的选取栅介质层的厚度。对于0.18μm工艺，典型的栅介质层厚度为
氧化硅层可以通过热生长或淀积的方法产生，本发明在此不做限定。
参考图4，在栅介质层上依次形成多晶硅层3和金属硅化物层4。其中，金属硅化物可以为WSi。金属硅化物是一种具有热稳定性的金属化合物，并且在硅和难熔金属的分界面具有低的电阻率。所以，金属硅化物常被用作减小源漏和栅区硅接触的电阻。WSi的热稳定性很好，最低熔化温度是1440℃，它的电阻率很小，为31μΩ·cm。
S103、对所述基底进行快速热退火处理。
其中，快速热退火处理(RTA)是在非常短的时间内(通常是几十秒)，对半导体器件或材料加热至400-1300℃温度范围内的一种方法。该工序通常用于激活杂质，形成较浅结深工艺的退火以及形成金属硅化物等。
S104、刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极。
参考图5，刻蚀后可以形成如图5所示的多晶硅5加金属硅化物6的栅电极。当然，不同技术参数下，器件的工艺要求不同，因此图5所示的多晶硅5及其上的金属硅化物6还可以为其他形状。
S105、在所述基底内形成沟道区及漂移区。
参考图6，所形成的沟道区8和漂移区7可以为图6所示的形状。当然，不同技术参数下，器件的工艺要求不同，因此图6所示的沟道区8及漂移区7还可以为其他形状，本发明在此不做限定。
本发明提供的一种LDMOS器件制造方法，可以在形成漂移区和沟道区之前对LDMOS器件进行快速热退火处理，从而能够提前将金属硅化物层与多晶硅层之间的应力释放掉，在后续形成漂移区和沟道区的高温退火过程中就不会再产生Peeling，从而消除了Peeling。由于本发明的沟道区及漂移区是在多晶硅层及其上的金属硅化物层刻蚀后而形成的，因此沟道区离子注入掺杂仍可以在多晶硅加金属硅化物的栅电极生成后在它们一侧进行离子注入，然后经过高温炉管退火，从而可形成沟道区内渐变的杂质分布，保证了LDMOS器件的高性能。另外，漂移区离子注入以多晶硅加金属硅化物的栅电极实现自对准，不再需要形成掩膜，简化了工艺复杂度。
实施例二
如图7所示，本发明实施例提供的另一种LDMOS器件制造方法，包括：
S201、提供基底。
S202、在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层。
S203、将所述基底置于快速热处理机中。
S204、将快速热处理机中的基底加热至1000℃。
S205、使所述基底在快速热处理机中保持1min。
当然，本领域技术人员可以理解的是，还可以采用其他可以进行快速热退火处理的机器对基底进行快速热退火处理。对于不同技术要求的器件，对基底进行快速热退火处理的加热温度和加热时间并不相同，本发明在此不做限定。
S206、刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极。
S207、在所述基底内形成沟道区及漂移区。
实施例三
如图8所示，本发明实施例提供的另一种LDMOS器件制造方法，包括：
S301、提供基底。
S302、在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层。
S303、对所述基底进行快速热退火处理。
S304、在所述金属硅化物层上旋涂光刻胶层。
S305、借助于具有栅区图案的掩膜版对所述光刻胶层进行曝光。
S306、对曝光后的光刻胶层进行显影，形成具有栅区图案的光刻胶层。
S307、以所述具有栅区图案的光刻胶层为掩膜对所述多晶硅层和金属硅化物层进行刻蚀，形成多晶硅加金属硅化物的栅电极。
S308、在所述基底内形成沟道区及漂移区。
实施例四
如图9所示，本发明实施例提供的另一种LDMOS器件制造方法，包括：
S401、提供基底。
S402、在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层。
S403、对所述基底进行快速热退火处理。
S404、刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极。
S405、通过离子注入工艺在所述基底内形成沟道区。
S406、通过离子注入工艺在所述基底内形成漂移区。
漂移区的形成过程可以为自对准离子注入，无需掩膜。
S407、对所述基底进行高温炉管退火处理。
对所述基底进行高温炉管退火处理后，可以使沿栅电极一侧的沟道注入杂质横向扩散形成渐变沟道，使漂移区注入达到设计结深以耐受高压。
其中，对所述基底进行高温炉管退火处理的具体过程可以为：
将所述基底置于高温炉管内；
将高温炉管内的基底加热至900℃～1100℃；
使所述基底在高温炉管内保持60min。
对于不同技术要求的半导体器件，其进行高温炉管退火时的加热温度及加热时间不尽相同，本发明在此不做限定。
由上可知，本发明所提供的LDMOS器件制造方法，在多晶硅层和金属硅化物层形成后，对所述基底进行快速热退火处理，从而可将多晶硅层与金属硅化物层之间因材料差异而产生的应力释放掉，之后刻蚀所述多晶硅层与金属硅化物层，形成多晶硅加金属硅化物的栅电极，最后在基底内形成沟道区及漂移区。由于之前已经通过快速热退火工艺将多晶硅层与金属硅化物层之间的应力释放掉了，故沟道区及漂移区形成时所进行的高温炉管退火工艺也不再会使所述金属硅化物产生Peeling的现象。
除此之外，由于沟道区是在多晶硅栅形成后而形成，因此，可在多晶硅栅一侧先离子注入，然后通过高温炉管退火形成具有渐变杂质分布的沟道区，从而可减小沟道的长度，降低沟道电阻，进一步提高了LDMOS器件的性能。再有，由于漂移区是在多晶硅栅形成后而形成，因此，漂移区可通过自对准离子注入工艺而形成，从而可节省工艺步骤，降低生产成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关之处可互相参考。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种LDMOS器件制造方法，其特征在于，包括：
提供基底；
在所述基底上依次形成栅介质层、多晶硅层和金属硅化物层；
对所述基底进行快速热退火处理；
刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极；
在所述基底内形成沟道区及漂移区。
2.根据权利要求1所述的方法，其特征在于，所述在所述基底内形成沟道区及漂移区包括：
通过离子注入工艺在所述基底内形成沟道区；
通过离子注入工艺在所述基底内形成漂移区；
对所述基底进行高温炉管退火处理。
3.根据权利要求1所述的方法，其特征在于，刻蚀所述多晶硅层和金属硅化物层，形成多晶硅加金属硅化物的栅电极，具体包括：
在所述金属硅化物层上旋涂光刻胶层；
借助于具有栅区图案的掩膜版对所述光刻胶层进行曝光；
对曝光后的光刻胶层进行显影，形成具有栅区图案的光刻胶层；
以所述具有栅区图案的光刻胶层为掩膜对所述多晶硅层和金属硅化物层进行刻蚀，形成多晶硅加金属硅化物的栅电极。
4.根据权利要求1所述的方法，其特征在于，对所述基底进行快速热退火处理，具体包括：
将所述基底置于快速热处理机中；
将快速热处理机中的基底加热至1000℃；
使所述基底在快速热处理机中保持1min。
5.根据权利要求2所述的方法，其特征在于，对所述基底进行高温炉管退火处理，具体包括：
将所述基底置于高温炉管内；
将高温炉管内的基底加热至900℃～1100℃；
使所述基底在高温炉管内保持60min。
6.根据权利要求1～5任一项所述的方法，其特征在于，所述栅介质层为氧化硅层。
7.根据权利要求1～5任一项所述的方法，其特征在于，所述金属硅化物为WSi。
8.根据权利要求1～5任一项所述的方法，其特征在于，所述基底为硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110228625XA CN102931088A (zh) | 2011-08-10 | 2011-08-10 | Ldmos器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110228625XA CN102931088A (zh) | 2011-08-10 | 2011-08-10 | Ldmos器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102931088A true CN102931088A (zh) | 2013-02-13 |
Family
ID=47645862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110228625XA Pending CN102931088A (zh) | 2011-08-10 | 2011-08-10 | Ldmos器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931088A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0327210A1 (en) * | 1988-01-20 | 1989-08-09 | Advanced Micro Devices, Inc. | Method of preventing silicide peel-off |
| US20070108520A1 (en) * | 2005-11-07 | 2007-05-17 | Macronix International Co., Ltd. | Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same |
| US20110024839A1 (en) * | 2009-07-31 | 2011-02-03 | Micrel, Inc. | Lateral DMOS Field Effect Transistor with Reduced Threshold Voltage and Self-Aligned Drift Region |
| WO2011054009A2 (en) * | 2009-11-02 | 2011-05-05 | Vishay-Siliconix | Semiconductor device |
-
2011
- 2011-08-10 CN CN201110228625XA patent/CN102931088A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0327210A1 (en) * | 1988-01-20 | 1989-08-09 | Advanced Micro Devices, Inc. | Method of preventing silicide peel-off |
| US20070108520A1 (en) * | 2005-11-07 | 2007-05-17 | Macronix International Co., Ltd. | Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same |
| US20110024839A1 (en) * | 2009-07-31 | 2011-02-03 | Micrel, Inc. | Lateral DMOS Field Effect Transistor with Reduced Threshold Voltage and Self-Aligned Drift Region |
| WO2011054009A2 (en) * | 2009-11-02 | 2011-05-05 | Vishay-Siliconix | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| CN102760662B (zh) | 半导体功率装置的制作方法 | |
| CN106537568A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| CN102856194B (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN103890922A (zh) | 制造半导体器件的方法 | |
| CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
| CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| WO2019196700A1 (zh) | 碳化硅功率器件终端结构的制造方法 | |
| CN107799418A (zh) | 半导体结构及其形成方法 | |
| WO2019137093A1 (zh) | 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET | |
| CN102931088A (zh) | Ldmos器件制造方法 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN106257630B (zh) | 射频rf ldmos器件的制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
| CN108630535B (zh) | 半导体结构及其形成方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 | |
| CN102479713A (zh) | Mosfet制造方法及mosfet | |
| CN104810289A (zh) | 一种vdmos管的制造方法和vdmos | |
| CN103400752A (zh) | 离子注入工艺在ccd制作中的应用及ccd制作工艺 | |
| CN112582469A (zh) | 衬底、半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130213 |