CN102931079A - 一种锗硅异质结双极晶体管的制造方法 - Google Patents
一种锗硅异质结双极晶体管的制造方法 Download PDFInfo
- Publication number
- CN102931079A CN102931079A CN2011102269589A CN201110226958A CN102931079A CN 102931079 A CN102931079 A CN 102931079A CN 2011102269589 A CN2011102269589 A CN 2011102269589A CN 201110226958 A CN201110226958 A CN 201110226958A CN 102931079 A CN102931079 A CN 102931079A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- etching
- emitter
- pyrex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种锗硅异质结双极晶体管的制造方法，包括如下步骤：步骤1.在硅衬底上依次生长锗硅层、硼硅玻璃层和氮化硅层；步骤2.光刻定义发射极窗口，依次刻蚀步骤1的氮化硅层和硼硅玻璃层；步骤3.在其上全面淀积二氧化硅层；步骤4.干法刻蚀步骤3的二氧化硅层，在发射极窗口形成二氧化硅侧壁；步骤5.湿法刻蚀二氧化硅；步骤6.发射极多晶硅淀积和刻蚀。本发明采用硼硅玻璃定义外基区，并对外基区进行额外的掺杂，进一步降低外基区电阻，以达到降低基极电阻的目的。
Description
技术领域
本发明属于半导体集成电路制造工艺，尤其是一种锗硅异质结双极晶体管的制造方法。
背景技术
近年来，随着无线通讯技术的快速发展，对高性能器件和电路的需求也大大增加。SiGe-HBT(锗硅异质结双极晶体管)不但具有Si器件的低成本、高集成度，而且具有GaAs器件的高频率特性，正在被广泛应用于无线通讯、移动通讯设备中。对于SiGe-HBT，由于其异质发射结和基区中的漂移电场(在SiGe基区中掺入Ge的分布不均匀所致)，就容许基区高掺杂，并且可大大缩短基区渡越时间，所以使得器件的截止频率和最高振荡频率都能达到很高的水平，适合于射频应用。同时，因为SiGe-HBT基区的高掺杂，使得器件的基区宽度调变效应减弱和基区电阻减小，从而SiGe-HBT在RF(射频)应用方面也具有优良的性能。在HBT制作中，一般通过采用自对准制造工艺，可以使外基区电阻和集电极、基极之间的电容值达到最小。随着发射极宽度的进一步减小，传统的SiGe-HBT的横向和纵向的缩小将会继续下去，减小寄生电阻和电容的办法，需要进一步加以改进。
发明内容
本发明要解决的技术问题是提供一种锗硅异质结双极晶体管的制造方法，本发明采用硼硅玻璃定义外基区，并对外基区进行额外的掺杂，进一步降低外基区电阻，以达到降低基极电阻的目的。
为解决上述技术问题，本发明提供一种锗硅异质结双极晶体管的制造方法，包括如下步骤：
步骤1，在硅衬底上依次生长锗硅层、硼硅玻璃层和氮化硅层；
步骤2，光刻定义发射极窗口，依次刻蚀步骤1的氮化硅层和硼硅玻璃层；
步骤3，在其上全面淀积二氧化硅层；
步骤4，干法刻蚀步骤3的二氧化硅层，在发射极窗口形成二氧化硅侧壁；
步骤5，湿法刻蚀二氧化硅；
步骤6，发射极多晶硅淀积和刻蚀。
在步骤1中，所述硼硅玻璃层的厚度为200～600埃，其中硼的质量百分比含量为2～10％；所述硼硅玻璃层采用PECVD方式以SiH4、B2H6和N2O或以TEOS、TMB和O2反应生长，或者采用SACVD方式以TEOS、TMB和O3反应生长。
在步骤1中，所述氮化硅层的厚度为200～500埃，采用LPCVD或PECVD方式生长。
在步骤2中，所述氮化硅层刻蚀采用干法刻蚀，所述硼硅玻璃层刻蚀采用湿法刻蚀，在湿法刻蚀硼硅玻璃层之后与上层氮化硅层形成底切，该底切的宽度为300～900埃。
在步骤3中，所述二氧化硅层采用LPCVD或SACVD淀积，其厚度为500～800埃；由于LPCVD或SACVD二氧化硅具有非常好的台阶覆盖性，会减小硼硅玻璃层刻蚀后形成的底切高度。
在步骤4中，所述干法刻蚀步骤3的二氧化硅层，刻蚀量控制在300-400埃，同时保证最终在发射极窗口形成的二氧化硅侧壁宽度在300-400埃。
在步骤5中，采用湿法刻蚀工艺将发射极窗口的二氧化硅层刻蚀掉，将锗硅层露出来，形成发射极窗口。
和现有技术相比，本发明具有以下有益效果：本发明采用在SiGe-HBT制作中，在SiGe淀积完成后制作发射极时，采用硼硅玻璃和氮化硅作为发射极窗口定义介质层，通过湿法刻蚀形成一定宽度底切并制作二氧化硅侧壁将硼硅玻璃与发射极多晶硅隔离。硼硅玻璃中的硼在后续工艺热处理过程中将扩散至硼硅玻璃底下的外基区中，增加外基区的掺杂浓度，降低外基区电阻率从而减小基极电阻。
附图说明
图1是本发明方法完成后的示意图(即本发明方法步骤6完成后的示意图)；
图2是本发明方法步骤1完成后的示意图；
图3是本发明方法步骤2完成后的示意图；
图4是本发明方法步骤3完成后的示意图；
图5是本发明方法步骤4完成后的示意图；
图6是本发明方法步骤5完成后的示意图。
在图1-图6中，1为硅衬底；2为锗硅；3为硼硅玻璃；4为氮化硅；5为二氧化硅，6为多晶硅，A为底切。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图1所示为本发明完成后的示意图，该示意图为SiGe-HBT单元结构，在作为集电极的硅衬底1上生长锗硅2作为HBT基区，在上述锗硅2上制作硼硅玻璃3和氮化硅4刻蚀出窗口后制作二氧化硅侧壁5形成发射极窗口，在发射极窗口淀积多晶硅8形成发射极。本发明方法的具体步骤如下：
步骤1.如图2所示，在硅衬底1(可以是N型掺杂硅衬底)上依次生长锗硅2，硼硅玻璃3和氮化硅4。硼硅玻璃3的厚度为200～600埃，其中硼含量为质量百分比2～10％。硼硅玻璃3可以采用PECVD(等离子体增强化学气相沉积)方式以SiH4、B2H6和N2O或者以TEOS(液态硅源硅酸乙酯)、TMB和O2反应生长，也可以是采用SACVD(次常压化学气相沉积)方式TEOS、TMB和O3反应生长。氮化硅4的厚度为200～500埃，采用LPCVD(低压化学气相沉积)或PECVD方式生长。
步骤2.如图3所示，光刻定义发射极窗口后，采用氮化膜对氧化膜高选择比的干法一步刻蚀氮化硅4并停在下层的硼硅玻璃3上后(硼硅玻璃3作为刻蚀停止层(Stop layer))，再用湿法刻蚀剩下所有的硼硅玻璃3，由于湿法刻蚀硼硅玻璃3时需要有过刻蚀以保证底部的硼硅玻璃3刻蚀干净，该过刻蚀量就形成了如图3所示底切A，底切A的宽度为300～900埃，可利用控制湿法刻蚀酸液的浓度和时间来控制底切A的宽度。
步骤3.如图4所示，采用LPCVD或SACVD淀积一层二氧化硅5，其厚度为500～800埃。由于LPCVD或SACVD二氧化硅具有非常好的台阶覆盖性，二氧化硅5将会填充进底切区域，形成如图4所示形貌，减小硼硅玻璃3刻蚀后形成的底切高度。
步骤4.如图5所示，氧化硅侧壁刻蚀，采用干法刻蚀工艺对二氧化硅5进行部分刻蚀，刻蚀量控制在300-400埃，防止过刻蚀时等离子体伤害锗硅的膜质，影响器件的质量，同时保证最终在发射极窗口形成的氧化硅侧壁宽度在300-400埃。
步骤5.如图6所示，采用湿法刻蚀工艺刻蚀二氧化硅5，将发射极窗口剩余的二氧化硅5刻蚀掉，将锗硅2露出来，形成发射极窗口，同时也将氮化硅4上面的二氧化硅5去除，仅留下底切处的二氧化硅5。
步骤6.最后在发射极窗口淀积和刻蚀形成发射极多晶硅6，最终形成如图1所示结构。
本发明采用在SiGe-HBT制作中，在SiGe(锗硅2)淀积完成后制作发射极时，采用硼硅玻璃3和氮化硅4作为发射极窗口定义介质层，通过湿法刻蚀形成一定宽度底切A并制作二氧化硅侧壁5将硼硅玻璃3与发射极多晶硅6隔离。硼硅玻璃3中的硼在后续工艺热处理过程中将扩散至硼硅玻璃3底下的SiGe外基区中，增加外基区的掺杂浓度，降低外基区电阻率从而减小基极电阻。
Claims (7)
1.一种锗硅异质结双极晶体管的制造方法，其特征在于，包括如下步骤：
步骤1，在硅衬底上依次生长锗硅层、硼硅玻璃层和氮化硅层；
步骤2，光刻定义发射极窗口，依次刻蚀步骤1的氮化硅层和硼硅玻璃层；
步骤3，在其上全面淀积二氧化硅层；
步骤4，干法刻蚀步骤3的二氧化硅层，在发射极窗口形成二氧化硅侧壁；
步骤5，湿法刻蚀二氧化硅；
步骤6，发射极多晶硅淀积和刻蚀。
2.如权利要求1所述的方法，其特征在于，在步骤1中，所述硼硅玻璃层的厚度为200～600埃，其中硼的质量百分比含量为2～10％；所述硼硅玻璃层采用PECVD方式以SiH4、B2H6和N2O或以TEOS、TMB和O2反应生长，或者采用SACVD方式以TEOS、TMB和O3反应生长。
3.如权利要求1所述的方法，其特征在于，在步骤1中，所述氮化硅层的厚度为200～500埃，采用LPCVD或PECVD方式生长。
4.如权利要求1所述的方法，其特征在于，在步骤2中，所述氮化硅层刻蚀采用干法刻蚀，所述硼硅玻璃层刻蚀采用湿法刻蚀，在湿法刻蚀硼硅玻璃层之后与上层氮化硅层形成底切，该底切的宽度为300～900埃。
5.如权利要求4所述的方法，其特征在于，在步骤3中，所述二氧化硅层采用LPCVD或SACVD淀积，其厚度为500～800埃；由于LPCVD或SACVD二氧化硅具有非常好的台阶覆盖性，会减小硼硅玻璃层刻蚀后形成的底切高度。
6.如权利要求1所述的方法，其特征在于，在步骤4中，所述干法刻蚀步骤3的二氧化硅层，刻蚀量控制在300-400埃，同时保证最终在发射极窗口形成的二氧化硅侧壁宽度在300-400埃。
7.如权利要求1所述的方法，其特征在于，在步骤5中，采用湿法刻蚀工艺将发射极窗口的二氧化硅层刻蚀掉，将锗硅层露出来，形成发射极窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102269589A CN102931079A (zh) | 2011-08-09 | 2011-08-09 | 一种锗硅异质结双极晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102269589A CN102931079A (zh) | 2011-08-09 | 2011-08-09 | 一种锗硅异质结双极晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102931079A true CN102931079A (zh) | 2013-02-13 |
Family
ID=47645853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102269589A Pending CN102931079A (zh) | 2011-08-09 | 2011-08-09 | 一种锗硅异质结双极晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931079A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020192918A1 (en) * | 1999-06-22 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US6518111B1 (en) * | 2001-12-20 | 2003-02-11 | Texas Instruments Incorporated | Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration |
| US20040123882A1 (en) * | 2002-11-15 | 2004-07-01 | Olmer Leonard J | In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor |
| US20050184359A1 (en) * | 2004-02-25 | 2005-08-25 | International Business Machines Corporation | Structure and method of self-aligned bipolar transistor having tapered collector |
| CN1868061A (zh) * | 2003-08-29 | 2006-11-22 | 国际商业机器公司 | 具有凸起的外部基极的双极型晶体管及其制造方法 |
-
2011
- 2011-08-09 CN CN2011102269589A patent/CN102931079A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020192918A1 (en) * | 1999-06-22 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor and method for fabricating the same |
| US6518111B1 (en) * | 2001-12-20 | 2003-02-11 | Texas Instruments Incorporated | Method for manufacturing and structure of semiconductor device with dielectric diffusion source and CMOS integration |
| US20040123882A1 (en) * | 2002-11-15 | 2004-07-01 | Olmer Leonard J | In-situ removal of surface impurities prior to arsenic-doped polysilicon deposition in the fabrication of a heterojunction bipolar transistor |
| CN1868061A (zh) * | 2003-08-29 | 2006-11-22 | 国际商业机器公司 | 具有凸起的外部基极的双极型晶体管及其制造方法 |
| US20050184359A1 (en) * | 2004-02-25 | 2005-08-25 | International Business Machines Corporation | Structure and method of self-aligned bipolar transistor having tapered collector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119416B1 (en) | Bipolar transistor structure with self-aligned raised extrinsic base and methods | |
| US8754450B2 (en) | SiGe heterojunction bipolar transistor having low collector/base capacitance and manufacturing method of the same | |
| CN100508208C (zh) | 抬高外基区锗硅异质结晶体管及其制备工艺 | |
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| CN102184862A (zh) | 沟槽功率器件的栅极沟槽的刻蚀方法 | |
| CN102522425A (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN102110717A (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN102709318B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102651390B (zh) | 嵌入式外延外基区双极晶体管及其制备方法 | |
| CN102931079A (zh) | 一种锗硅异质结双极晶体管的制造方法 | |
| EP2565911B1 (en) | Method of manufacturing IC comprising a bipolar transistor and IC | |
| CN100533762C (zh) | 非自对准抬高外基区锗硅异质结晶体管及其制备工艺 | |
| CN103474461B (zh) | 鳍式场效应管及其形成方法 | |
| CN110112210B (zh) | 一种射频ldmos的侧壁栅结构及其制备方法 | |
| CN102931080A (zh) | 一种锗硅异质结双极晶体管的制造方法 | |
| CN211578762U (zh) | 降低开关损耗的分离栅mosfet器件 | |
| CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
| CN109817522B (zh) | 锗硅异质结双极型三极管器件的制造方法 | |
| CN103681320A (zh) | 锗硅异质结双极型三极管器件的制造方法 | |
| CN102723361B (zh) | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 | |
| CN103730408B (zh) | 一种多晶硅通孔的制造方法 | |
| CN201918391U (zh) | 一种射频横向扩散n型mos管 | |
| CN108615682A (zh) | 硅锗异质结双极晶体管发射极的制作方法 | |
| CN105470297A (zh) | 一种vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130213 |