CN102916690B - 一种本振时钟频率平移电路 - Google Patents

Abstract

一种本振时钟频率平移电路包括：运算电路，根据本振时钟频率f_LO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf计算出两组N位基本分频比控制码A0、A1和两组M位基本分频比比例关系控制码B0、B1；该电路包括N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码；该电路包括M位二选一多路选择器，选择所述的两组M位基本分频比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码；该电路包括基本可编程分频器对输入时钟CLK_IN进行分频，得到频率平移后的时钟CLK_OUT；该电路还包括比例控制可编程分频器对基本可编程分频器的输出时钟进行分频；以及D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，得到N位二选一多路选择器和M位二选一多路选择器的选择控制信号。

Description

一种本振时钟频率平移电路

技术领域

本发明主要涉及到收音机系统中的频率显示设计领域，特指一种本振时钟频率平移电路。

背景技术

在收音机系统中，通常需要对正在收听的频率进行显示。对于收听频率的显示可分为机械显示和电子显示两种，目前应用得比较多的是电子显示。参照图1，对于电子显示的收音机系统中，其频率显示可以由专门的显示芯片完成，只需要将混频器本振信号y(t)输出到频率显示芯片中即可。这种显示芯片主要包括频率补偿和显示驱动两部分，其中频率补偿的主要作用为补偿中频频率差，而补偿的频率差通常仅有常用的几种中频频率，对于一些采用特殊中频频率的收音机系统，则显示芯片不能正确显示收听频率。这就需要一种简单的本振时钟频率平移电路，将本振频率平移为常用的几种中频频率的本振时钟频率，从而可以采用频率显示芯片进行正确显示。

发明内容

一种本振时钟频率平移电路包括运算电路，根据本振时钟频率f_LO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf计算出两组N位基本分频比控制码A0、A1和两组M位基本分频比比例关系控制码B0、B1。该电路包括N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码。该电路包括M位二选一多路选择器，选择所述的两组M位基本分频比比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码。该电路包括基本可编程分频器，其分频器控制码的宽度为N位，并根据所述的N位二选一多路选择器选择的分频比控制码对输入时钟CLK_IN进行分频，得到频率平移后的时钟CLK_OUT。该电路还包括比例控制可编程分频器，其分频比控制码的宽度为M位，并根据所述的M位二选一多路选择器选择的分频比控制码对基本可编程分频器的输出时钟进行分频，以及D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，将二分频后的输出信号作为N位二选一多路选择器和M位二选一多路选择器的选择控制信号。

从下面的附图和描述中将明白本发明的优点和其它特征。

附图说明

图1是收音机系统中收听频率显示示意图；

图2是本振时钟频率平移电路；

具体实施方式

以下将结合附图与具体实施对本发明作进一步说明。

在实际的应用中，整个收音机系统的中频为固定不变的，所以需要平移的频率差Δf也为固定值。本振时钟是由高频的时钟源分频得到的，所以其中的输入时钟CLK_IN的频率也为固定的K倍本振时钟频率。所以运算电路的输入中仅有本振时钟频率f_LO随着收听频率的变化在实时变化。对于运算电路的硬件实现方式可以由固定的数字电路完成，在基于DSP的收音机系统中通常存在MCU，所以也可以在MCU中用一段固定的程序实现。对于运算电路的具体算法也可以多种多样，以下将结合一种简单的算法来说明本振频率平移电路的工作原理。

首先分析运算电路的公式：

Kf_LO/(f_LO±Δf)=(A0 B0+A1 B1)/(B0+B1)，等式1

将等式1进行变换可以得到：

$f_{\mathrm{LO}}\±\mathrm{\Δf}=\frac{K{f}_{\mathrm{LO}}}{(A0B0+A1B1)/(B0+B1)},$ 等式2

从等式2中可以看出，对中频频率的平移是通过对固定的K倍本振时钟频率的高频时钟进行分频得到的，其分频因子为：(A0 B0+A1 B1)/(B0+B1)，通常在满足显示精度的要求下，分频的误差可以忽略。

为进一步说明方便，仅对负向频率平移的情况进行分析，正向频率平移的原理相同。根据本振频率和目标频率可以得到：

$K.F=\frac{K{f}_{\mathrm{LO}}}{f_{\mathrm{LO}}-\mathrm{\Δf}},$ 等式3

其中K为(K f_LO)除以(f_LO-Δf)所得的商中的整数部分数值，F为小数部分数值。

令A0=K，A1=K+1，B0=(1-0.F)2^M，B1=0.F 2^M，则可得：

$\frac{(A0B0+A1B1)}{(B0+B1)}=\frac{(1-0.F)2^{M}K+0.F{2}^M(K+1)}{2^M}K.F,$ 等式4

参照图2电路结构来分析分频电路工作过程，首先假定多路选择器202选通的为A0，则多路选择器203选通的为B0，基本可编程分频器204对输入时钟CLK_IN进行A0分频，比例控制可编程分频器205对输出时钟CLK_OUT进行B0分频，当基本可编程分频器204完成B0次分频时，比例控制可编程分频器205刚好完成一次分频，输出一个时钟，D触发器206得到一个时钟后发生翻转，控制多路选择器202选通A1，多路选择器203选通B1，然后重复上述过程。

从上述的分析可以看出，在A0 B0+A1 B1个输入时钟周期内，输出时钟CLK_OUT产生了B0+B1个时钟，即输出时钟的平均频率为：

$f_{\mathrm{CLK}\_\mathrm{OUT}}=\frac{(B0+B1)}{(A0B0+A1B1)}{f}_{\mathrm{CLK}\_\mathrm{IN}},$ 等式5

其中f_{CLK_IN}为输入时钟CLK_IN的时钟频率，f_{CLK_OUT}为输出时钟CLK_OUT的平均频率。

而输入时钟的频率为本振时钟频率f_LO的K倍，所以可以得到：

$f_{\mathrm{CLK}\_\mathrm{OUT}}=\frac{k{f}_{\mathrm{LO}}}{(A0B0+A1B1)/(B0+B1)}{f}_{\mathrm{LO}}-\mathrm{\Δf},$ 等式6

对于频率显示芯片，其对频率的计算通常通过在较长的一段时间内对输入时钟进行记数得到，所以瞬态的频率跳变并不能影响其对本振频率的计算，所以经过分频得到的频率平移后的时钟可以驱动显示芯片正确显示。

Claims (6)

1.一种本振时钟频率平移电路，包括：

运算电路，根据本振时钟频率f _LO、本振倍频时钟的倍频比K以及本振时钟频率平移量Δf，按照公式                                               计算出两组N位基本分频比控制码A0和A1，以及两组M位基本分频比比例关系控制码B0和B1；

N位二选一多路选择器，选择所述的两组N位基本分频比控制码中的一组作为基本可编程分频器的分频比控制码；

M位二选一多路选择器，选择所述的两组M位基本分频比比例关系控制码中的一组作为比例控制可编程分频器的分频比控制码；

基本可编程分频器，其分频器控制码的宽度为N位，并根据所述的N位二选一多路选择器选择的分频比控制码对输入时钟（CLK_IN）进行分频，得到频率平移后的时钟（CLK_OUT）；

比例控制可编程分频器，其分频比控制码的宽度为M位，并根据所述的M位二选一多路选择器选择的分频比控制码对基本可编程分频器的输出时钟进行分频；

D触发器，该D触发器的反向输出端连接到D输入端形成二分频电路，对比例控制可编程分频器的输出时钟进行二分频，将二分频后的输出信号作为N位二选一多路选择器和M位二选一多路选择器的选择控制信号。

2.如权利要求1所述的本振时钟频率平移电路，其中所述的基本可编程分频器与比例控制可编程分频器为任何结构的可编程分频器。

3.如权利要求1所述的本振时钟频率平移电路，其中所述的基本可编程分频器的输入时钟的频率为本振时钟频率的K倍。

4.如权利要求1所述的本振时钟频率平移电路，其中所述的本振时钟倍频比K <2^N。

5.如权利要求1所述的本振时钟频率平移电路，其中所述的基本可编程分频器的输入时钟为方波信号。

6.如权利要求1所述的本振时钟频率平移电路，其中所述的N位二选一多路选择器和M位二选一多路选择器的选择控制端可以为D触发器的正向输出端，也可以为D触发器的反向输出端。