CN101762745B - 时基移相方法和装置 - Google Patents

Abstract

本发明涉及一种时基移相方法和装置，它实现了与传统时基移相法相同的功能，但计数器的个数只有一个，不随移相次数的增加而增加。本发明的特点是只对原始时基信号进行计数，对其他移相后时基信号不计数，而是采样原始时基信号和移相后时基信号的高低电平组合状态，通过组合状态计算补偿值，来提高测量精度。

Description

时基移相方法和装置

技术领域

本发明涉及一种在测量、测量及测量脉冲宽度等应用场合提高测量精度的时基移相方法，以及使用这种方法的装置。

背景技术

在电子系统中，通常要用到测频率、测周期及测脉冲宽度等技术，对测量精度有较高的要求，提高测量精度的方法有提高时基频率和时基移相等多种方法。时基频率越高，测量精度越高，但是频率越高对芯片的性能要求也越高，例如要求1ns的测量误差时，时基频率就需要提高到1GHz，此时一般计数器芯片很难正常工作，同时也会带来电路板的布线、材料选择、加工、成本等诸多问题。

时基移相法就是把时基信号等相位移相，然后对移相后的各时基分别计数，如果移相n(n为整数，大于等于1)次，相当于把时基频率提高n倍，时基移相法的优点是可用较低的时基频率，成倍的提高测时分辨率，从而提高测量精度。但是传统采用的时基移相法，当移相次数越多、测量时间越长时，需要的计数器个数和位数越多，控制时序越复杂，电路也极其复杂和庞大，不利于工程实现和调试。

传统时基移相法就是把时基信号等相位移相，然后对移相后的各时基分别计数，每个移相器移相的值为i*(360°/n)，i是大于等于0到小于n的整数，如果移相n次，则等效时基频率为时基频率的n倍，从而测时分辩率也提高n倍。比如时基频率为1000MHz，移相4次，则等效时基频率为4000MHz，则测量精度提高4倍，测时分辨率为250ps(皮秒)。

传统的时基移相法工作原理(以4次移相测周期为例说明)如图1所示，工作时序如图2所示。传统的时基移相法所采用的结构包括放大整形单元101、时基产生单元102、3个移相器103-105、可编程分频器106、同步单元107、事件计数器108、4个时基计数器109-112、加法器113、两个FIFO 114-115以及微处理器116。其中FIFO(First-In First-Out)是一种先进先出的存储器。

上述的传统时基移相法中，放大整形单元101的输入端连接被测信号Fx，其输出端分别与同步单元107和事件计数器108的输入端连接。时基产生单元102的输出端分别与可编程分频器106、时基计数器1 109、移相器1 103、移相器2 104及移相器3 110连接；移相器1 103、移相器2 104及移相器3 105的输出端分别对应与时基计数器2 110、时基计数器3 111、时基计数器4 112的输入端连接。事件计数器108的输出与FIFO1 114输入连接，4个时基计数器109-112的输出与加法器113的输入连接。加法器113的输出与FIFO2 115的输入连接，两个FIFO 114-115的输出与微处理器连接。同步单元107的输出与两个FIFO 114-115的输入连接。

被测信号Fx经过放大整形单元101，得到脉冲序列Ex，然后，对生成的脉冲序列在闸门信号Tg内计数，共有五个计数器：4个时基计数器109-112和一个事件计数器108。事件计数器计算在闸门时间Tg内事件信号的脉冲数ΔM；四个时基计数器109-112计算在闸门时间Tg内原始时基信号和移相后时基信号的脉冲数ΔN1、ΔN2、ΔN3、ΔN4，等效时基Te的脉冲计数为ΔN。

由工作时序图2可以得出以下公式：

Tg＝Tx*(Mt+1-Mt)

  ＝Te*ΔN

  ＝4To*[(N0+N1+N3+N4)t+1-(N0+N1+N3+N4)t]

即Tg＝Tx*ΔM＝4To*(ΔN1+ΔN2+ΔN3+ΔN4)

其中：

Te＝4To

ΔN＝ΔN1+ΔN2+ΔN3+ΔN4

Te：等效时基的周期。

Tg：闸门时间。

To：时基信号的周期

Tx：被测信号周期，取倒数即为被测信号频率。

Mt：t时刻采样的事件计数器值。

Mt+1：t+1时刻采样的事件计数器值。

(N0+N1+N3+N4)t：t时刻采样的四个时基计数器求和值。

(N0+N1+N3+N4)t+1：t+1时刻采样的四个时基计数器求和值。

从上面公式可以计算出被测信号的周期，相对与用单个时基信号的测量，周期测量精度提高了4倍，按此工作原理，如果移相n次，则计算公式相应为：

Tg＝Tx*(Mt+1-Mt)

  ＝Te*ΔN

  ＝4To*[(N0+N1+...+Nn)t+1-(N0+N1+...+Nn)t]

即Tg＝Tx*ΔM＝4To*(ΔN1+ΔN2+ΔN3+ΔN4+...ΔNn)

传统时基移相法的优点是可用较低的时基频率，成倍的提高测时分辨率，从而提高测量精度，而且由于时基频率较低，硬件容易实现和调试。但是当移相次数很多时，时基计数器会成倍增多，一般情况下，时基计数器位数很多，如果时基计数器增多，加法器和FIFO硬件电路资源也会大幅增加，硬件电路体积大幅增加，提高了工程实现难度，也会降低系统可靠性。

发明内容

本发明是为了克服传统时基移相方法存在的缺点，而提供的一种新型的时基移相方法和装置。

本发明为解决上述技术问题而采用的技术方案是提出一种时基移相装置，包括放大整形单元、时基产生单元、多个移相器、可编程分频器、第一同步单元、第二同步单元、事件计数器、时基计数器、锁存器、第一FIFO、第二FIFO以及微处理器，其中：

所述放大整形单元的输入端连接被测信号，其输出端分别与所述第一同步单元和事件计数器的输入端连接；

所述时基产生单元的输出端分别与所述可编程分频器、时基计数器、锁存器、多个移相器及第二同步单元的输入连接；

所述事件计数器的输出与所述第一FIFO的输入连接，所述时基计数器的输出与所述第二FIFO的输入连接；

所述锁存器的输出与所述第一FIFO的输入连接，所述第一FIFO和第二FIFO的输出与微处理器连接；

所述第一同步单元的输出与所述第一FIFO及锁存器的输入连接，所述第二同步单元输出与所述第二FIFO的输入连接。

在上述的时基移相装置中，所述的第一同步单元和第二同步单元分别由触发器构成。

在上述的时基移相装置中，所述锁存器是D型锁存器。

相应地，本发明提出一种时基移相方法，其利用上述的时基移相装置执行以下步骤：

被测信号经过放大整形单元，得到脉冲序列，然后送到事件计数器进行计数；

时基产生单元产生原始时基信号送到时基计数器进行计数；

所述原始时基信号和经过多个移相器进行移相之后的信号一起送到锁存器的输入端；

所述原始时基信号送到可编程分频器产生原始闸门信号，并于第一同步单元经被测信号同步后产生第一闸门信号，第一闸门信号于第二同步单元再经过原始时基信号同步产生第二闸门信号；

于第一闸门信号的上升沿采样事件计数器及锁存器锁存的原始时基信号和移相后时基信号的高低电平组合状态瞬时值，然后锁存到第一FIFO中，于第二闸门信号的上升沿采样时基计数器瞬时值，锁存到第二FIFO；以及

于该微处理器依据所述高低电平组合状态瞬时值和所述时基计数器瞬时值计算被测信号周期。

在上述的方法中，对于n次移相，每个移相器移相的值为i*(360°/n)，其中n是大于等于2的整数，i是大于等于0到小于n的整数。

本发明由于采用以上技术方案，使之与传统时基移相法相比，实现了与传统时基移相法相同的功能，但计数器的个数只有一个，不随移相次数的增加而增加，时序控制也很方便，使电路大大简化，更加便于工程实现和调试。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是基于传统时基移相法的结构框图。

图2是传统时基移相法工作时序图。

图3是基于本发明的时基移相法的时基移相装置结构框图。

图4是本发明的时基移相法流程图。

图5是新型时基移相法工作时序图。

具体实施方式

下面以4次移相测周期为例，说明本发明的新型时基移相方法和装置。

图3示出基于本发明的时基移相法的时基移相装置结构。如图3所示，本发明的时基移相装置包括放大整形单元201、时基产生单元202、3个移相器203-205、可编程分频器206、2个同步单元207-208、事件计数器209、时基计数器210、D型锁存器211、两个FIFO 212-213以及微处理器214。其中，放大整形单元201的输入端连接被测信号Fx，其输出端分别与第一同步单元207和事件计数器209的输入端连接。时基产生单元202的输出端分别与可编程分频器206、时基计数器210、D型锁存器211、第一移相器203、第二移相器204、第三移相器205及第二同步单元208的输入连接。事件计数器209的输出与第一FIFO 212的输入连接，时基计数器210的输出与第二FIFO 213的输入连接。D型锁存器211的输出也与第一FIFO 212的输入连接，两个FIFO 212-213的输出与微处理器214连接。另外，第一同步单元207的输出与第一FIFO 212及D型锁存器211的输入连接，第二同步单元208的输出与第二FIFO 213的输入连接。

在本发明的实施例中，第一、第二同步单元207、208例如是由触发器构成。

图4是本发明的时基移相法流程图。图5是新型时基移相法工作时序图。参照图4和图5所示，本发明的时基移相法主要有以下步骤：

步骤301：被测信号Fx经过放大整形单元201，得到脉冲序列Ex，然后送到事件计数器209进行计数。

步骤302：由时基产生单元202产生的原始时基信号To送到时基计数器210进行计数。

步骤303：原始时基信号To还送到三个移相器203-205进行移相，原始时基信号To和经过三个移相器203-205之后的信号一起送到D型锁存器211的输入端进行锁存，由于是四次移相，根据前述移相方式，第一移相器203移相90度，第二移相器204移相180度，第三移相器205移相270度。

步骤304：原始时基信号To同时送到可编程分频器206产生原始闸门信号Tp，Tp于第一同步单元207经被测信号Fx同步后产生第一闸门信号Tg，Tg于第二同步单元208再经过原始时基信号同步产生第二闸门信号Tg’。

步骤305：在第一闸门信号Tg的上升沿采样事件计数器209及D型锁存器211锁存的原始时基信号和移相后时基信号的高低电平组合状态瞬时值，然后锁存到第一FIFO 212中，在第二闸门信号Tg’的上升沿采样时基计数器210瞬时值，锁存到第二FIFO 213。

步骤306：第一FIFO 212和第二FIFO的高低电平组合状态瞬时值和时基计数器瞬时值会进一步输入微处理器214，并于微处理器214中计算被测信号Fx的周期。计算过程将于后文描述。

上文虽然以一定的顺序描述了本发明的时基移相方法，但在参看了图3之后，本领域技术人员可知，部分步骤可以同时执行，或者按照不同的顺序执行。

从图3和图5可以看出：本发明的时基移相装置的硬件电路相当简化，时基计数器只有一个，与移相次数无关，用来对原始时基信号进行计数。ΔTt、ΔTt+1是由等效时基Te(等效时基工作如传统移相时基法)量化测量的，由时序图可以分析出，移相4次，用闸门时间Tg的上升沿采样各个时基的瞬时状态，在原时基相邻两次上升沿之间，存在4种采样状态，4种状态下，ΔTt、ΔTt+1对应4种值，计算时直接用软件查表可以得到这些值。

时基4次移相时，上图中ΔTt、ΔTt+1对应的值如下表1：

表1

由时序图5可以得出：

Tg＝Tx*(Mt+1-Mt)

Tg＝Tg‘+ΔTt-ΔTt+1＝To*(Nt+1-Nt)+ΔTt-ΔTt+1

由上面两个公式得出：

Tx*(Mt+1-Mt)＝To*(Nt+1-Nt)+ΔTt-ΔTt+1

Tg：事件计数闸门时间。

Tg’：时基计数闸门时间。

To：时基信号的周期

Tx：被测信号周期，取倒数即为被测信号频率。

Mt：t时刻Tg采样的事件计数器值。

Mt+1：t+1时刻Tg采样的事件计数器值。

Nt：时刻Tg‘采样的时基计数器值。

Nt+1：t+1时刻Tg采样的时基计数器值。

ΔTt：t时刻Tg与Tg’相邻两上升沿之间时间间隔。

ΔTt+1：t+1时刻Tg与Tg’相邻两上升沿之间时间间隔。

由上面公式就可测出被测信号周期。上述的实施例虽然是以4次移相为例说明，而要实现不同次的移相，只要改变移相器的个数即可。其中对于n次移相，每个移相器移相的值为i*(360°/n)，n是大于等于2的整数，i是大于等于0到小于n的整数。

综上所述，本发明的时基移相方法和装置，实现了与传统时基移相法相同的功能，但计数器的个数只有一个，不随移相次数的增加而增加，时序控制也很方便，使电路大大简化，更加便于工程实现和调试。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (5)

1.一种时基移相装置，包括放大整形单元、时基产生单元、多个移相器、可编程分频器、第一同步单元、第二同步单元、事件计数器、时基计数器、锁存器、第一FIFO、第二FIFO以及微处理器，其中：

所述放大整形单元的输入端连接被测信号，其输出端分别与所述第一同步单元和事件计数器的输入端连接；

所述时基产生单元的输出端分别与所述可编程分频器、时基计数器、锁存器、多个移相器及第二同步单元的输入连接；

所述事件计数器的输出与所述第一FIFO的输入连接，所述时基计数器的输出与所述第二FIFO的输入连接；

所述锁存器的输出与所述第一FIFO的输入连接，所述第一FIFO和第二FIFO的输出与微处理器连接；

所述第一同步单元的输出与所述第一FIFO及锁存器的输入连接，所述第二同步单元输出与所述第二FIFO的输入连接；

所述放大整形单元用于输入被测信号，并输出脉冲序列送到事件计数器进行计数；

所述时基计数器用于对时基产生单元产生原始时基信号进行计数；

所述锁存器用于锁存所述原始时基信号和经过多个移相器进行移相之后的信号；

所述可编程分频器用于根据所述原始时基信号产生原始闸门信号，所述第一同步单元用于将所述原始闸门信号经被测信号同步后产生第一闸门信号，所述第二同步单元用于将所述第一闸门信号经过原始时基信号同步产生第二闸门信号；

所述第一FIFO用于在第一闸门信号的上升沿采样事件计数器及锁存器锁存的原始时基信号和移相后时基信号的高低电平组合状态瞬时值，然后锁存到第一FIFO中；所述第二FIFO用于在第二闸门信号的上升沿采样时基计数器瞬时值，锁存到第二FIFO；

该微处理器用于依据所述高低电平组合状态瞬时值和所述时基计数器瞬时值计算被测信号周期。

2.根据权利要求1所述的时基移相装置，其特征在于，所述的第一同步单元和第二同步单元分别由触发器构成。

3.根据权利要求1所述的时基移相装置，其特征在于，所述锁存器是D型锁存器。

4.一种时基移相方法，利用如权利要求1所述的时基移相装置执行以下步骤：

被测信号经过放大整形单元，得到脉冲序列，然后送到事件计数器进行计数；

时基产生单元产生原始时基信号送到时基计数器进行计数；

所述原始时基信号和经过多个移相器进行移相之后的信号一起送到锁存器的输入端；

所述原始时基信号送到可编程分频器产生原始闸门信号，并于第一同步单元经被测信号同步后产生第一闸门信号，第一闸门信号于第二同步单元再经过原始时基信号同步产生第二闸门信号；

于第一闸门信号的上升沿采样事件计数器及锁存器锁存的原始时基信号和移相后时基信号的高低电平组合状态瞬时值，然后锁存到第一FIFO中，于第二闸门信号的上升沿采样时基计数器瞬时值，锁存到第二FIFO；以及

于该微处理器依据所述高低电平组合状态瞬时值和所述时基计数器瞬时值计算被测信号周期。

5.如权利要求4所述的方法，其特征在于，对于n次移相，每个移相器移相的值为i*(360°/n)，其中n是大于等于2的整数，i是大于等于0到小于n的整数。

Images