CN102915979A - 芯片封装结构及其制作方法 - Google Patents
芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN102915979A CN102915979A CN2011103079740A CN201110307974A CN102915979A CN 102915979 A CN102915979 A CN 102915979A CN 2011103079740 A CN2011103079740 A CN 2011103079740A CN 201110307974 A CN201110307974 A CN 201110307974A CN 102915979 A CN102915979 A CN 102915979A
- Authority
- CN
- China
- Prior art keywords
- chip
- metal ball
- packaging structure
- support plate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000004806 packaging method and process Methods 0.000 title claims description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000084 colloidal system Substances 0.000 claims abstract description 13
- 238000012856 packing Methods 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 239000008393 encapsulating agent Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 7
- 239000011135 tin Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- -1 PI) Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002322 conducting polymer Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种芯片封装结构及其制作方法。此芯片封装结构包括载板、芯片、封装胶体、金属层以及多个第一金属球。芯片具有主动表面以及与主动表面相对的背面。主动表面上设置有多个凸块。芯片通过这些凸块与载板电性连接。封装胶体至少填充于芯片与载板之间，以包覆凸块。金属层形成于芯片的背面上。第一金属球配置于金属层上。
Description
技术领域
本发明是有关于一种半导体封装技术，且特别是有关于一种芯片封装结构及其制作方法。
背景技术
一般而言，集成电路(integrated circuit，IC)制造完成后需经过封装制程来保护芯片免于外力破坏，并且将芯片上的电极透过载板扩大电极间距而引接至外部装置(例如：印刷电路板、显示面板等)。球格阵列封装(Ball Grid Array，BGA)、薄膜覆晶(chip-on-film，COF)封装皆为常见的封装技术。
电子产品的功能不断地扩充而体积及重量则不断地缩小，促使芯片功能需求持续增加，相对应地I/O端点数目增加，而芯片尺寸则持续在缩小，芯片与载板之间的间距亦随之缩小。然而，芯片功能增加伴随而来的还有运作过程中产生的热亦增加，而热对于组件效能的影响也趋于明显。
为了解决散热问题，在目前的技术中，一般皆是在芯片的背面(与主动面相对的表面)上贴附散热片，以通过散热片将芯片在运作过程中所产生的热排出。随着芯片尺寸缩小，散热片的尺寸也必须缩小。然而，散热片尺寸的缩小有其限制及困难度，且将小尺寸散热片贴设于芯片，在制程上也越趋困难。
发明内容
本发明提供一种芯片封装结构，其具有较大的散热面积及较佳散热效果。
本发明另提供一种芯片封装结构的制作方法，其可形成具有较大散热面积及较佳散热效果的芯片封装结构。
本发明提出一种芯片封装结构，其包括载板、芯片、封装胶体、金属层以及多个第一金属球。芯片具有主动表面以及与主动表面相对的背面。主动表面上设置有多个凸块。芯片通过这些凸块与载板电性连接。封装胶体至少填充于芯片与载板之间，以包覆凸块。金属层形成于芯片的背面上。第一金属球配置于金属层上。
依照本发明实施例所述的芯片封装结构，更包括堆栈设置于第一金属球上的多个第二金属球。
依照本发明实施例所述的芯片封装结构，上述的第一金属球及第二金属球的种类例如为结线凸块或锡球。
依照本发明实施例所述的芯片封装结构，上述的第一金属球的高度例如大于或等于20μm。
本发明另提出一种芯片封装结构的制作方法，此方法包括以下步骤：于芯片的背面上形成金属层；于金属层上形成多个第一金属球；将芯片的主动表面面向载板，并通过多个凸块使芯片与载板电性连接；形成封装胶体，至少填充于芯片与载板之间，以包覆凸块。
依照本发明实施例所述的芯片封装结构的制作方法，上述的在形成第一金属球之后，还可以于第一金属球上堆栈设置多个第二金属球。
依照本发明实施例所述的芯片封装结构的制作方法，上述的第一金属球及第二金属球的种类例如为结线凸块或锡球。
依照本发明实施例所述的芯片封装结构的制作方法，上述的第一金属球的高度例如大于或等于20μm。
依照本发明实施例所述的芯片封装结构的制作方法，上述的于芯片的背面上形成金属层的方法例如是先于晶圆的背面上形成金属层。之后，切割晶圆，以形成多个芯片。
依照本发明实施例所述的芯片封装结构的制作方法，上述的第一金属球例如于芯片与载板电性连接之后形成。
依照本发明实施例所述的芯片封装结构的制作方法，上述的第一金属球例如于封装胶体形成之后形成。
基于上述，本发明于芯片的背面上形成金属层，且于金属层上形成有金属球，不仅可以有效地增加芯片封装结构的散热面积，以利芯片封装结构的散热，并且亦大幅提升于小尺寸芯片上形成散热结构的可行性及便利性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1C为依照本发明一实施例所绘示的芯片封装结构的制作方法的剖面示意图。
图2为依照本发明另一实施例所绘示的芯片封装结构的剖面示意图。
图3为依照本发明另一实施例所绘示的芯片封装结构的剖面示意图。
具体实施方式
图1A至图1C为依照本发明一实施例所绘示的芯片封装结构的制作方法的剖面示意图。首先，请参照图1A，于芯片100的背面100a上形成金属层102。在一实施例中，于芯片100的背面100a上形成金属层102的方法例如是先于晶圆的背面上形成金属层102，然后对晶圆进行切割，以形成多个芯片100。或者，在另一实施例中，也可以是先对晶圆进行切割而形成多个芯片100，然后再于每一个芯片100的背面100a上形成金属层102。金属层102的材料例如为金、铝、铜、铬、钛或钛钨。金属层102例如是通过物理气相沉积法形成于晶圆或芯片100上。举例来说，金属层102可以溅镀的方式形成于晶圆或芯片100的背面100a上。
然后，请参照图1B，以芯片100的主动表面100b(与背面100a相对的表面)面向载板104的覆晶方式，将芯片100装设于载板104上，并通过凸块106使芯片100与载板104的电性端点电性连接。载板104例如为可挠性载板或硬式载板。可挠性载板的材料可选自聚酰亚胺(polyimide，PI)、聚酯类化合物(polyethyleneterephthalate，PET)或其它合适的可挠性材料。硬式载板的材料可选自FR4、FR5、双顺丁烯二酸酰亚胺-三氮杂苯(bismaleimide triazine，BT)或其它合适的材料。凸块106的种类包含电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块。本实施例以可挠性载板为例，可挠性载板104包含基材层104a以及设置于基材层104a上的多个引脚104b。芯片100是以凸块106对应连接引脚104b而与可挠性载板104电性连接。在将芯片100与可挠性载板104电性连接之后，接着形成封装胶体108。于本实施例中，封装胶体108至少填充于芯片100与可挠性载板104之间，以包覆凸块106，藉以防止湿气及污染物进入，进而保护凸块106与可挠性载板104的引脚104b的电性连接点。
之后，请参照图1C，于金属层102上形成多个第一金属球110，以形成芯片封装结构10。芯片封装结构10可通过第一金属球110来达成散热的目的。第一金属球110例如为结线凸块或锡球。当第一金属球110为结线凸块时，其是利用打线机以打线(wire bond)的方式形成于金属层102上。当第一金属球110为锡球时，其是可利用网板印刷、电镀或植球的方式先将焊锡形成于金属层102上，再经过回焊(reflow)步骤形成金属球并使其黏固于金属层102上。第一金属球110的材料也可以为金、银、铝或铜。第一金属球110的高度可大于或等于20μm。
在本实施例中，由于芯片100的背面100a上形成有金属层102，且金属层102上形成有第一金属球110，因此芯片于运作中产生的热可以直接经由芯片100背面100a上的第一金属球110传导消散，并且透过多个第一金属球110可以有效地增加芯片封装结构10的散热面积，以利于芯片封装结构10的散热。再者，以打线制程或植球步骤形成第一金属球110，较不受芯片尺寸缩小的限制，可适用于小尺寸芯片，且在制程上亦较为容易及便利。
在上述实施例中，第一金属球110于封装胶体108形成之后形成。在其它实施例中，也可以在芯片100与载板104电性连接之后先形成第一金属球110，然后再形成封装胶体108。
此外，在上述实施例中，第一金属球110形成于芯片100与载板104电性连接之后。在其它实施例中，也可以在芯片100与载板104电性连接之前先将第一金属球110形成于金属层102上，然后再将芯片100与载板104电性连接。
为了进一步增加芯片封装结构10的散热面积，在形成第一金属球110之后，还可以于第一金属球110上形成第二金属球。
图2为依照本发明另一实施例所绘示的芯片封装结构的剖面示意图。请参照图2，在芯片封装结构20中，第二金属球112形成于第一金属球110上，且每一个第二金属球112分别堆栈于一个第一金属球110上。如此一来，芯片封装结构20与芯片封装结构10相比可以具有更大的散热面积，更有利于芯片封装结构的散热。第二金属球112的材料例如为金、银、铝、铜或锡。第二金属球112的高度可大于或等于20μm。当然，视实际需求，还可以于第二金属球112上以相同的方式形成金属球，以增加芯片封装结构的散热面积。
图3为依照本发明另一实施例所绘示的芯片封装结构的剖面示意图。请参照图3，芯片封装结构30与芯片封装结构20的差异在于：第二金属球112是错开排列于第一金属球110上，每一个第二金属球112分别堆栈于两相邻的第一金属球110上。当然，视实际需求，还可以于第二金属球112上以相同的方式形成金属球，以增加芯片封装结构的散热面积。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。
Claims (11)
1.一种芯片封装结构，包括：
一载板；
一芯片，具有一主动表面以及与该主动表面相对的一背面，该主动表面上设置有多个凸块，该芯片通过所述多个凸块与该载板电性连接；
一封装胶体，至少填充于该芯片与该载板之间，以包覆所述多个凸块；
一金属层，形成于该芯片的该背面上；以及
多个第一金属球，配置于该金属层上。
2.如权利要求1所述的芯片封装结构，其特征在于，还包括多个第二金属球，堆栈设置于所述多个第一金属球上。
3.如权利要求2所述的芯片封装结构，其特征在于，所述多个第一金属球及所述多个第二金属球的种类包括结线凸块或锡球。
4.如权利要求1所述的芯片封装结构，其特征在于，所述多个第一金属球的高度大于或等于20μm。
5.一种芯片封装结构的制作方法，包括：
于一芯片的背面上形成一金属层；
于该金属层上形成多个第一金属球；
将该芯片的主动表面面向一载板，并通过多个凸块使该芯片与该载板电性连接；以及
形成一封装胶体，该封装胶体至少填充于该芯片与该载板之间，以包覆所述多个凸块。
6.如权利要求5所述的芯片封装结构的制作方法，其特征在于，在形成所述多个第一金属球之后，还包括于所述多个第一金属球上堆栈设置多个第二金属球。
7.如权利要求6所述的芯片封装结构的制作方法，其特征在于，所述多个第一金属球及所述多个第二金属球的种类包括结线凸块或锡球。
8.如权利要求5所述的芯片封装结构的制作方法，其特征在于，所述多个第一金属球的高度大于或等于20μm。
9.如权利要求5所述的芯片封装结构的制作方法，其特征在于，于该芯片的背面上形成该金属层的方法包括：
于一晶圆的背面上形成该金属层；以及
切割该晶圆，以形成多个该芯片。
10.如权利要求5所述的芯片封装结构的制作方法，其特征在于，所述多个第一金属球于该芯片与该载板电性连接之后形成。
11.如权利要求10所述的芯片封装结构的制作方法，其特征在于，所述多个第一金属球于该封装胶体形成之后形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100127432A TW201308544A (zh) | 2011-08-02 | 2011-08-02 | 晶片封裝結構及其製作方法 |
| TW100127432 | 2011-08-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102915979A true CN102915979A (zh) | 2013-02-06 |
Family
ID=47614293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103079740A Pending CN102915979A (zh) | 2011-08-02 | 2011-09-29 | 芯片封装结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102915979A (zh) |
| TW (1) | TW201308544A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241233A (zh) * | 2013-06-20 | 2014-12-24 | 三星电机株式会社 | 晶圆级半导体封装及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030146520A1 (en) * | 2002-01-07 | 2003-08-07 | Jen-Kuang Fang | Flip-chip package with a heat spreader |
| CN100358133C (zh) * | 2004-05-21 | 2007-12-26 | 台湾积体电路制造股份有限公司 | 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法 |
| US20080164604A1 (en) * | 2007-01-10 | 2008-07-10 | Siliconware Precision Industries Co., Ltd. | Heat dissipating semiconductor package |
| TW201126669A (en) * | 2010-01-20 | 2011-08-01 | Siliconware Precision Industries Co Ltd | Package structure having MEMS element and method of making the same |
-
2011
- 2011-08-02 TW TW100127432A patent/TW201308544A/zh unknown
- 2011-09-29 CN CN2011103079740A patent/CN102915979A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030146520A1 (en) * | 2002-01-07 | 2003-08-07 | Jen-Kuang Fang | Flip-chip package with a heat spreader |
| CN100358133C (zh) * | 2004-05-21 | 2007-12-26 | 台湾积体电路制造股份有限公司 | 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法 |
| US20080164604A1 (en) * | 2007-01-10 | 2008-07-10 | Siliconware Precision Industries Co., Ltd. | Heat dissipating semiconductor package |
| TW201126669A (en) * | 2010-01-20 | 2011-08-01 | Siliconware Precision Industries Co Ltd | Package structure having MEMS element and method of making the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241233A (zh) * | 2013-06-20 | 2014-12-24 | 三星电机株式会社 | 晶圆级半导体封装及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201308544A (zh) | 2013-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10431536B2 (en) | Interposer substrate and semiconductor package | |
| US10163865B2 (en) | Integrated circuit package assembly | |
| US8338935B2 (en) | Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same | |
| US20150130078A1 (en) | Semiconductor chip and semiconductor package having same | |
| US8304922B2 (en) | Semiconductor package system with thermal die bonding | |
| US8004072B2 (en) | Packaging systems and methods | |
| US10096534B2 (en) | Thermal performance of logic chip in a package-on-package structure | |
| US20060263944A1 (en) | System and method for die attach using a backside heat spreader | |
| CN111627871A (zh) | 半导体封装件 | |
| TW201415587A (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
| TW201250942A (en) | Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof | |
| KR20150137976A (ko) | 방열 부재를 가지는 반도체 패키지 | |
| US10607913B2 (en) | Integrated circuit die and manufacture method thereof | |
| US8802505B2 (en) | Semiconductor device and method of forming a protective layer on a backside of the wafer | |
| CN102915979A (zh) | 芯片封装结构及其制作方法 | |
| US11621211B2 (en) | Semiconductor package structure | |
| KR20230037987A (ko) | 반도체 패키지 | |
| US20240194628A1 (en) | Semiconductor Device and Method of Die Attach with Adhesive Layer Containing Graphene-Coated Core | |
| CN220324452U (zh) | 一种半导体封装装置 | |
| TW516197B (en) | Heat sink structure of semiconductor package | |
| KR20240109911A (ko) | 그래핀 코팅 인터커넥트를 이용한 반도체 장치 및 반도체 패키지 제조 방법 | |
| KR20150140977A (ko) | 반도체 패키지 장치 및 그 제조방법 | |
| KR101013546B1 (ko) | 메모리 모듈 기판 | |
| CN117374025A (zh) | 一种具散热功能的双面系统级封装结构及其制作方法 | |
| CN110943050A (zh) | 一种封装结构及堆叠式封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C05 | Deemed withdrawal (patent law before 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130206 |