CN102891179B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102891179B
CN102891179B CN201110203389.6A CN201110203389A CN102891179B CN 102891179 B CN102891179 B CN 102891179B CN 201110203389 A CN201110203389 A CN 201110203389A CN 102891179 B CN102891179 B CN 102891179B
Authority
CN
China
Prior art keywords
layer
threshold voltage
semiconductor devices
voltage adjustments
fin active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110203389.6A
Other languages
English (en)
Other versions
CN102891179A (zh
Inventor
梁擎擎
朱慧珑
钟汇才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110203389.6A priority Critical patent/CN102891179B/zh
Priority to US13/521,998 priority patent/US20130020578A1/en
Priority to PCT/CN2011/002000 priority patent/WO2013010299A1/zh
Publication of CN102891179A publication Critical patent/CN102891179A/zh
Application granted granted Critical
Publication of CN102891179B publication Critical patent/CN102891179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件以及半导体器件的制造方法。根据本发明实施例的半导体器件可以包括：鳍有源区，该鳍有源区设置在绝缘层上；设置在鳍有源区顶部的阈值电压调节层，该阈值电压调节层用于调节所述半导体器件的阈值电压；栅极叠层，该栅极叠层设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上并且包括栅极电介质和形成在栅极电介质上的栅电极；以及，分别形成在栅极叠层两侧、鳍有源区中的源区和漏区。根据本发明的半导体器件包括阈值电压调节层，其可以对半导体器件的阈值电压进行调节。这提供了一种能够调节包括鳍有源区的半导体器件的阈值电压的简便的方式。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件。更具体而言，本发明涉及一种包括鳍有源区的半导体器件。本发明还涉及这种半导体器件的制造方法。
背景技术
随着半导体技术的发展，出现了包括鳍有源区的半导体器件，比如鳍型场效应晶体管（Finfet）。对于下一代超大规模集成电路（VLSI）技术而言，包括鳍有源区的半导体器件、比如Finfet是很有前景的半导体器件。
然而，如何调节包括鳍有源区的半导体器件的阈值电压是一个非常有挑战性的技术问题。特别是对于包括高k金属栅极的CMOSFinfet而言，阈值电压的调节变得更为困难。为了调节N型场效应晶体管（NFET）和P型场效应晶体管（PFET）的阈值电压达到需要值，通常需要在NFET和PFET上形成不同的金属栅极。然而，这样的工艺使得栅极在NFET和PFET边界处高度不容易控制，成品率较低。
因此，需要能够调节包括鳍有源区的半导体器件的阈值电压的简单的解决方案。
发明内容
本发明的其中一个目的是克服以上缺点中的至少一些，并提供一种改进的半导体器件及其制造方法。
根据本发明的一个方面，提供了一种半导体器件。该半导体器件可以包括：鳍有源区，该鳍有源区设置在绝缘层上；设置在鳍有源区顶部的阈值电压调节层，所述阈值电压调节层用于调节半导体器件的阈值电压；栅极叠层，该栅极叠层设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上并且包括栅极电介质和形成在栅极电介质上的栅电极；以及，分别形成在栅极叠层两侧、鳍有源区中的源区和漏区。
根据本发明的另一个方面，提供了一种制造半导体器件的方法。该方法可以包括：提供衬底，该衬底包括绝缘层和设置在绝缘层上的半导体层；在半导体层上形成阈值电压调节层，所述阈值电压调节层用于调节半导体器件的阈值电压；使阈值电压调节层和半导体层图案化，从而形成位于绝缘层上的鳍有源区；形成栅极电介质层和位于栅极电介质层上的栅电极层；使栅电极层、栅极电介质层和阈值电压调节层图案化，从而形成栅极叠层，该栅极叠层设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上；以及，在栅极叠层两侧、鳍有源区中分别形成源区和漏区。
根据本发明的又一个方面，提供了一种制造半导体器件的方法。该方法可以包括：提供衬底，该衬底包括绝缘层和设置在绝缘层上的半导体层；在半导体层上形成阈值电压调节层，所述阈值电压调节层用于调节半导体器件的阈值电压；使阈值电压调节层和半导体层图案化，从而形成位于绝缘层上的鳍有源区；形成伪栅叠层，该伪栅叠层设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上；在伪栅叠层两侧、鳍有源区中分别形成源区和漏区；去除伪栅叠层；以及，形成栅极叠层，该栅极叠层设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上并且包括栅极电介质和形成在栅极电介质上的栅电极。
附图说明
本发明的这些和其它目的、特征和优点将会从结合附图对于本发明示例性实施例的以下详细描述中变得更为清楚明了。在附图中：
图1示出了根据本发明的一个示例性实施例的半导体器件，其中图1（a）为半导体器件的立体图，图1（b）为图1（a）的半导体器件沿B-B线的剖面图。
图2示出了根据本发明的另一个示例性实施例的半导体器件，其中图2（a）为半导体器件的立体图，图2（b）为图2（a）的半导体器件沿B-B线的剖面图。
图3至图8示出了制造根据本发明一个示例性实施例的半导体器件的方法的各个步骤的示意图。
图9至图15示出了制造根据本发明另一个示例性实施例的半导体器件的方法的各个步骤的示意图。
具体实施方式
以下将结合附图详细描述本发明的示例性实施例。附图是示意性的，并未按比例绘制，且只是为了说明本发明的实施例而并不意图限制本发明的保护范围。在附图中，相同的附图标记表示相同或相似的部件。为了使本发明的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。
首先，参照图1详细描述根据本发明的一个示例性实施例的半导体器件。图1（a）为半导体器件的立体图，图1（b）为图1（a）的半导体器件沿B-B线的剖面图。
如图1所示，根据本发明的一个示例性实施例的半导体器件包括设置在绝缘层101上的鳍有源区300、设置在鳍有源区300顶部的用于调节半导体器件的阈值电压的阈值电压调节层202、栅极叠层500以及源区601和漏区602。栅极叠层500设置在阈值电压调节层202上、鳍有源区300的侧壁上以及绝缘层101上并且包括栅极电介质501和形成在栅极电介质501上的栅电极502。源区601和漏区602分别形成在栅极叠层500两侧的鳍有源区中。在图1所示的半导体器件中，在栅极叠层500两侧的结构可以是对称的。
绝缘层101可以包括但不限于从以下材料构成的组中选取的材料或材料组合：二氧化硅、氮化硅等。鳍有源区300可以包括半导体材料。作为实例，栅极叠层500的栅极电介质501可以包括高k电介质材料，栅极叠层500的栅电极502可以包括金属。
如图1所示，根据本发明示例性实施例的半导体器件包括阈值电压调节层202。通过该阈值电压调节层，可以对半导体器件的阈值电压进行调节。这提供了一种能够调节包括鳍有源区的半导体器件的阈值电压的简便的方式。阈值电压调节层202可以包括用于调节半导体器件的阈值电压的材料。例如，用于形成阈值电压调节层202的材料可以包括稀土元素（La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu）、Sr、Al、Ga、In、Tl或其它用于调节阈值电压的元素。在一个实例中，阈值电压调节层202可以为绝缘材料。该绝缘材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx、Al2O3、Ga2O3、InOx、TlOx。对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx；在半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al2O3、Ga2O3、InOx、TlOx。
可选地，如图1所示，根据本发明的一个示例性实施例的半导体器件还可以包括设置在鳍有源区300的顶部与阈值电压调节层202之间的缓冲层201。缓冲层201例如可以包括绝缘材料。在半导体器件包括缓冲层201的情况下，阈值电压调节层202例如可以由金属性材料形成。该金属性材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr、Al、Ga、In、Tl。如前面所提到的，对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr；在半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al、Ga、In、Tl。
可选地，如图1所示，根据本发明的一个示例性实施例的半导体器件的栅极叠层500还可以包括形成在栅电极502上的半导体层503。该半导体层503例如可以包括多晶硅。在栅电极502包括金属的情况下，半导体层503可以防止氧进入金属栅电极。
可选地，如图1所示，根据本发明的一个示例性实施例的半导体器件还可以包括分别形成在栅极叠层500两侧、鳍有源区的顶部和侧壁上的侧墙隔离层700。
可选地，根据本发明一个示例性实施例的半导体器件还可以包括位于绝缘层101之下的基底层（未示出）。该基底层例如可以由半导体材料形成。
图2示出了根据本发明的另一个示例性实施例的半导体器件。其中，图2（a）为半导体器件的立体图，图2（b）为图2（a）的半导体器件沿B-B线的剖面图。
与图1中栅极叠层大致保形地(conformally)设置在阈值电压调节层上、鳍有源区的侧壁上以及绝缘层上的情形相比，图2中栅极叠层的形状有所不同。
如图2所示，根据本发明另一个示例性实施例的半导体器件包括设置在绝缘层101上的鳍有源区300、设置在鳍有源区300顶部的用于调节半导体器件的阈值电压的阈值电压调节层202、栅极叠层500以及源区和漏区。在图2所示的半导体器件中，在栅极叠层500两侧的结构可以是对称的。因此，在图2（a）中，示出了位于栅极叠层500一侧的源区601而没有示出位于栅极叠层500另一侧的漏区。
栅极叠层500设置在阈值电压调节层202上、鳍有源区300的侧壁上以及绝缘层101上并且包括栅极电介质501和形成在栅极电介质501上的栅电极502。源区和漏区分别形成在栅极叠层500两侧的鳍有源区中。
绝缘层101可以包括但不限于从以下材料构成的组中选取的材料或材料组合：二氧化硅、氮化硅等。鳍有源区300可以包括半导体材料。作为实例，栅极叠层500的栅极电介质501可以包括高k电介质材料，栅极叠层500的栅电极502可以包括金属。
如图2所示，根据本发明示例性实施例的半导体器件包括阈值电压调节层202。通过该阈值电压调节层，可以对半导体器件的阈值电压进行调节，这提供了一种能够调节包括鳍有源区的半导体器件的阈值电压的简便的方式。阈值电压调节层202可以包括用于调节半导体器件的阈值电压的材料。例如，用于形成阈值电压调节层202的材料可以包括稀土元素（La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu）、Sr、Al、Ga、In、Tl或其它用于调节阈值电压的元素。在一个实例中，阈值电压调节层202可以为绝缘材料。该绝缘材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx、Al2O3、Ga2O3、InOx、TlOx。对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx；在半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al2O3、Ga2O3、InOx、TlOx。
可选地，如图2所示，根据本发明示例性实施例的半导体器件还可以包括设置在鳍有源区300的顶部与阈值电压调节层202之间的缓冲层201。缓冲层201例如可以包括绝缘材料。在半导体器件包括缓冲层201的情况下，阈值电压调节层202例如可以由金属性材料形成。该金属性材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr、Al、Ga、In、Tl。如前面所提到的，对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr；在半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al、Ga、In、Tl。
可选地，如图2所示，根据本发明示例性实施例的半导体器件还可以包括分别形成在栅极叠层500两侧、鳍有源区的顶部和侧壁上的侧墙隔离层700。
可选地，根据本发明示例性实施例的半导体器件还可以包括位于绝缘层101之下的基底层（未示出）。该基底层例如可以由半导体材料形成。
下面，参照图3至图8详细描述制造根据本发明的一个示例性实施例的半导体器件的方法。
图3示出了制造根据本发明一个示例性实施例的半导体器件的方法的第一步骤的示意图。其中，图3（a）为立体图，图3（b）为沿B-B线的剖面图。
如图3所示，提供衬底100。衬底100可以包括绝缘层101和设置在绝缘层101上的半导体层102。作为实例，绝缘层101可以包括但不限于从以下材料构成的组中选取的材料或材料组合：二氧化硅、氮化硅等。半导体层102可以包括但不限于从以下材料构成的组中选取的材料或材料组合：硅、锗等。
可选地，衬底100还可以包括位于绝缘层101之下的基底层（未示出）。该基底层例如可以由半导体材料形成。
图4示出了制造根据本发明一个示例性实施例的半导体器件的方法的第二步骤的示意图。其中，图4（a）为立体图，图4（b）为沿B-B线的剖面图。
如图4所示，在半导体层102上形成用于调节半导体器件的阈值电压的阈值电压调节层202。阈值电压调节层202可以包括用于调节半导体器件的阈值电压的材料。例如，用于形成阈值电压调节层202的材料可以包括稀土元素（La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu）、Sr、Al、Ga、In、Tl或其它用于调节阈值电压的元素。在一个实例中，阈值电压调节层202可以为绝缘材料。该绝缘材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx、Al2O3、Ga2O3、InOx、TlOx。对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在要形成的半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx；在要形成的半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al2O3、Ga2O3、InOx、TlOx。
可选地，在形成阈值电压调节层202之前，可以在半导体层102上形成缓冲层201。缓冲层201例如可以包括绝缘材料。在半导体器件包括缓冲层201的情况下，阈值电压调节层202例如可以由金属性材料形成。该金属性材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr、Al、Ga、In、Tl。如前面所提到的，对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在要形成的半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr；在要形成的半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al、Ga、In、Tl。
图5示出了制造根据本发明一个示例性实施例的半导体器件的方法的第三步骤的示意图。其中，图5（a）为立体图，图5（b）为沿B-B线的剖面图。
如图5所示，使阈值电压调节层202和半导体层图案化，从而形成位于绝缘层101上的鳍有源区300。
在一个实例中，这可以通过先刻蚀阈值电压调节层202从而使其图案化、再利用图案化的阈值电压调节层202作为掩模刻蚀半导体层来实现。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来使阈值电压调节层和半导体层图案化从而形成鳍有源区。
在半导体层上形成有缓冲层201的情况下，在图5所示的形成鳍有源区的步骤中，还使缓冲层201图案化。
图6示出了制造根据本发明一个示例性实施例的半导体器件的方法的第四步骤的示意图。其中，图6（a）为立体图，图6（b）为沿B-B线的剖面图。
如图6所示，形成栅极电介质层501和位于栅极电介质层501上的栅电极层502。栅极电介质层501和栅电极层502可以覆盖鳍有源区300和阈值电压调节层202的外表面以及绝缘层101的上表面。作为实例，栅极电介质层501可以包括高k电介质材料，栅电极层502可以包括金属。
在一个实例中，可以通过沉积来形成栅极电介质层501和栅电极层502。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来形成栅极电介质层和栅电极层。
可选地，如图6所示，在形成栅极电介质层501和位于栅极电介质层501上的栅电极层502之后，还可以在栅电极层502上形成另一半导体层503。该另一半导体层503例如可以包括多晶硅。
图7示出了制造根据本发明一个示例性实施例的半导体器件的方法的第五步骤的示意图。其中，图7（a）为立体图，图7（b）为沿B-B线的剖面图。
如图7所示，使栅电极层502、栅极电介质层501和阈值电压调节层202图案化，从而形成栅极叠层500。栅极叠层500设置在阈值电压调节层202上、鳍有源区300的侧壁上以及绝缘层101上。
在一个实例中，这可以通过先刻蚀栅电极层502从而使其图案化、然后利用图案化的栅电极层502作为掩模刻蚀栅极电介质层501、再利用图案化的栅电极层502和栅极电介质层501作为掩模刻蚀阈值电压调节层202来实现。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来使栅电极层、栅极电介质层和阈值电压调节层图案化。
在栅电极层502上形成有另一半导体层503的情况下，在如图7所示的形成栅极叠层的步骤中，还使另一半导体层503图案化。
可选地，在形成栅极叠层500之后，还可以进行热退火。该热退火例如可以在（900至1000℃）的温度下进行。通过执行热退火，可以将阈值电压调节层中用于调节半导体器件的阈值电压的材料的原子或离子进一步驱入到栅极电介质层中，从而有助于调节半导体器件的阈值电压。
图8示出了制造根据本发明一个示例性实施例的半导体器件的方法的第六步骤的示意图。其中，图8（a）为立体图，图8（b）为沿B-B线的剖面图。
如图8所示，在栅极叠层500两侧的鳍有源区中分别形成源区601和漏区602。在图8所示的半导体器件中，在栅极叠层500两侧的结构可以是对称的。
在一个实例中，可以通过将离子分别注入到栅极叠层500两侧的鳍有源区中来形成源区601和漏区602。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来形成源区和漏区。
在形成了缓冲层201的情况下，可选地，在形成源区和漏区之前，可以去除鳍有源区的要形成源区和漏区的部分之上的缓冲层201。
可选地，在形成源区601和漏区602之前，可以分别在栅极叠层500两侧、鳍有源区的顶部和侧壁上形成侧墙隔离层700。在形成了缓冲层201的情况下，可以在形成侧墙隔离层700之后，去除鳍有源区的要形成源区和漏区的部分之上的缓冲层201。
通过如图3至图8所示的方法，制成了根据本发明的一个示例性实施例的半导体器件，该半导体器件包括阈值电压调节层。通过该阈值电压调节层，可以对半导体器件的阈值电压进行调节，这提供了一种能够调节包括鳍有源区的半导体器件的阈值电压的简便的方式。
下面，参照图9至图15详细描述制造根据本发明另一个示例性实施例的半导体器件的方法。
图9示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第一步骤的示意图。其中，图9（a）为立体图，图9（b）为沿B-B线的剖面图。
如图9所示，提供衬底100。衬底100可以包括绝缘层101和设置在绝缘层101上的半导体层102。作为实例，绝缘层101可以包括但不限于从以下材料构成的组中选取的材料或材料组合：二氧化硅、氮化硅等。半导体层102可以包括但不限于从以下材料构成的组中选取的材料或材料组合：硅、锗等。
可选地，衬底100还可以包括位于绝缘层101之下的基底层（未示出）。该基底层例如可以由半导体材料形成。
图10示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第二步骤的示意图。其中，图10（a）为立体图，图10（b）为沿B-B线的剖面图。
如图10所示，在半导体层102上形成用于调节半导体器件的阈值电压的阈值电压调节层202。阈值电压调节层202可以包括用于调节半导体器件的阈值电压的材料。例如，用于形成阈值电压调节层202的材料可以包括稀土元素（La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu）、Sr、Al、Ga、In、Tl或其它用于调节阈值电压的元素。在一个实例中，阈值电压调节层202可以为绝缘材料。该绝缘材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx、Al2O3、Ga2O3、InOx、TlOx。对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在要形成的半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx；在要形成的半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al2O3、Ga2O3、InOx、TlOx。
可选地，在形成阈值电压调节层202之前，可以在半导体层102上形成缓冲层201。缓冲层201例如可以包括绝缘材料。在半导体器件包括缓冲层201的情况下，阈值电压调节层202例如可以由金属性材料形成。该金属性材料例如可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr、Al、Ga、In、Tl。如前面所提到的，对于不同类型的半导体器件，可以形成不同的阈值电压调节层。例如，在要形成的半导体器件为N型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr；在要形成的半导体器件为P型场效应晶体管的情况下，阈值电压调节层202可以包括但不限于从以下材料构成的组中选取的材料或材料组合：Al、Ga、In、Tl。
图11示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第三步骤的示意图。其中，图11（a）为立体图，图11（b）为沿B-B线的剖面图。
如图11所示，使阈值电压调节层202和半导体层图案化，从而形成位于绝缘层101上的鳍有源区300。
在一个实例中，这可以通过先刻蚀阈值电压调节层202从而使其图案化、再利用图案化的阈值电压调节层202作为掩模刻蚀半导体层来实现。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来使阈值电压调节层和半导体层图案化从而形成鳍有源区。
在半导体层上形成有缓冲层201的情况下，在图11所示的形成鳍有源区的步骤中，还使缓冲层201图案化。
图12示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第四步骤的示意图。其中，图12（a）为立体图，图12（b）为沿B-B线的剖面图。
如图12所示，形成伪栅叠层400。伪栅叠层400设置在阈值电压调节层202上、鳍有源区300的侧壁上以及绝缘层101上。伪栅叠层400可以包括伪栅电介质401和形成在伪栅电介质401上的伪栅电极402。
在一个实例中，可以通过以下方式来形成伪栅叠层：形成伪栅电介质层和位于伪栅电介质层上的伪栅电极层；以及，使伪栅电极层、伪栅电介质层和阈值电压调节层图案化。然而，本发明不限于此，也可以通过其它方式来形成伪栅叠层。可选地，在形成伪栅电极层之后，可以使该伪栅电极层平坦化。
图13示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第五步骤的示意图。其中，图13（a）为立体图，图13（b）为沿B-B线的剖面图。
如图13所示，在伪栅叠层400两侧的鳍有源区中分别形成源区和漏区。在图13所示的半导体器件中，在伪栅叠层400两侧的结构可以是对称的。因此，在图13中，示出了位于伪栅叠层400一侧的源区601而没有示出位于伪栅叠层400另一侧的漏区。
在一个实例中，可以通过将离子分别注入到伪栅叠层400两侧的鳍有源区中来形成源区和漏区。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来形成源区和漏区。
在形成了缓冲层201的情况下，可选地，在形成源区和漏区之前，可以去除鳍有源区的要形成源区和漏区的部分之上的缓冲层201。
可选地，在形成源区和漏区之前，可以分别在伪栅叠层400两侧、鳍有源区的顶部和侧壁上形成侧墙隔离层700。在形成了缓冲层201的情况下，可以在形成侧墙隔离层700之后，去除鳍有源区的要形成源区和漏区的部分之上的缓冲层201。
图14A和14B示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第六步骤的示意图。其中，图14A（a）和图14B（a）为立体图，图14A（b）和图14B（b）为沿B-B线的剖面图。
如图14A和14B所示，去除伪栅叠层400。
作为实例，可以通过以下方式来去除伪栅叠层400：首先，形成覆盖伪栅叠层400的电介质层800，如图14A所示；然后，去除位于电介质层800中的伪栅叠层400，如图14B所示。通过去除伪栅叠层400，可以在电介质层800中形成缝隙。在一个实例中，在形成电介质层800之后，可以使电介质层800平坦化从而露出伪栅叠层400。
图15示出了制造根据本发明另一个示例性实施例的半导体器件的方法的第七步骤的示意图。其中，图15（a）为立体图，图15（b）为沿B-B线的剖面图。
如图15所示，形成栅极叠层500。栅极叠层500设置在阈值电压调节层202上、鳍有源区300的侧壁上以及绝缘层101上并且包括栅极电介质501和形成在栅极电介质501上的栅电极502。
作为实例，栅极电介质501可以包括高k电介质材料，栅电极502可以包括金属。
在一个实例中，可以通过在阈值电压调节层202上、鳍有源区300的侧壁上以及绝缘层101上沉积栅极电介质501、然后在该栅极电介质501上沉积栅电极502来形成栅极叠层500。然而，本发明不限于此，也可以通过本领域技术人员所知的其他工艺来形成栅极叠层500。
在一个实例中，栅极叠层500可以形成在在去除伪栅叠层400的步骤中所形成的电介质层800中，如图15（a）所示。特别是，栅极叠层500可以形成在电介质层800中通过去除伪栅叠层所形成的缝隙中。电介质层800中的栅极叠层500的结构可以类似于图13所示的伪栅叠层400的结构。电介质层800可以不必去除而用作半导体器件的层间电介质。
通过如图9至图15所示的方法，制成了根据本发明的另一个示例性实施例的半导体器件，该半导体器件包括阈值电压调节层。通过该阈值电压调节层，可以对半导体器件的阈值电压进行调节，这提供了一种能够调节包括鳍有源区的半导体器件的阈值电压的简便的方式。
此外，在如图9至图15所示的制造半导体器件的方法中，先形成伪栅叠层并利用伪栅叠层来形成源区和漏区，然后去除伪栅叠层并形成栅极叠层。这样的工序可以保护栅极叠层免受形成源区和漏区的工艺的影响从而改善栅极叠层的性能。
尽管已经参照附图详细地描述了本发明的示例性实施例，但是这样的描述应当被认为是说明性或示例性的，而不是限制性的；本发明并不限于所公开的实施例。上面以及权利要求中描述的不同实施例也可以加以组合。本领域技术人员在实施要求保护的本发明时，根据对于附图、说明书以及权利要求的研究，能够理解并实施所公开的实施例的其他变型，这些变型也落入本发明的保护范围内。
在权利要求中，词语“包括”并不排除其他部件或步骤的存在并且“一”或“一个”并不排除复数。在相互不同的从属权利要求中陈述了若干技术手段的事实并不意味着这些技术手段的组合不能有利地加以利用。

Claims (11)

1.一种制造半导体器件的方法，包括：
提供衬底，所述衬底包括绝缘层和设置在所述绝缘层上的半导体层；
在所述半导体层上形成阈值电压调节层，所述阈值电压调节层用于调节所述半导体器件的阈值电压；
使所述阈值电压调节层和所述半导体层图案化，从而形成位于所述绝缘层上的鳍有源区；
形成栅极电介质层和位于所述栅极电介质层上的栅电极层；
使所述栅电极层、所述栅极电介质层和所述阈值电压调节层图案化，从而形成栅极叠层，所述栅极叠层设置在所述阈值电压调节层上、所述鳍有源区的侧壁上以及所述绝缘层上；以及
在所述栅极叠层两侧、所述鳍有源区中分别形成源区和漏区。
2.根据权利要求1所述的制造半导体器件的方法，还包括在形成阈值电压调节层的步骤之前，在所述半导体层上形成缓冲层。
3.根据权利要求2所述的制造半导体器件的方法，其中在形成鳍有源区的步骤中，还使所述缓冲层图案化。
4.根据权利要求1所述的制造半导体器件的方法，其中所述阈值电压调节层包括La、Er、Sc、Y、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Tm、Yb、Lu、Sr、Al、Ga、In、Tl或其它用于调节阈值电压的元素。
5.根据权利要求4所述的制造半导体器件的方法，其中所述阈值电压调节层包括从以下材料构成的组中选取的材料或材料组合：LaOx、ErOx、ScOx、YOx、CeOx、PrOx、NdOx、PmOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、TmOx、YbOx、LuOx、SrOx、Al2O3、Ga2O3、InOx、TlOx。
6.根据权利要求1所述的制造半导体器件的方法，其中所述栅极电介质层包括高k电介质材料，并且所述栅电极层包括金属。
7.根据权利要求1所述的制造半导体器件的方法，还包括在形成栅极电介质层和位于所述栅极电介质层上的栅电极层的步骤之后，在所述栅电极层上形成另一半导体层。
8.根据权利要求7所述的制造半导体器件的方法，其中所述另一半导体层包括多晶硅。
9.根据权利要求7所述的制造半导体器件的方法，其中在形成栅极叠层的步骤中，还使所述另一半导体层图案化。
10.根据权利要求1所述的制造半导体器件的方法，还包括在形成栅极叠层的步骤之后，进行热退火。
11.根据权利要求1所述的制造半导体器件的方法，还包括在形成源区和漏区的步骤之前，分别在所述栅极叠层两侧、所述鳍有源区的顶部和侧壁上形成侧墙隔离层。
CN201110203389.6A 2011-07-20 2011-07-20 半导体器件及其制造方法 Active CN102891179B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110203389.6A CN102891179B (zh) 2011-07-20 2011-07-20 半导体器件及其制造方法
US13/521,998 US20130020578A1 (en) 2011-07-20 2011-11-30 Semiconductor Device and Method for Manufacturing the Same
PCT/CN2011/002000 WO2013010299A1 (zh) 2011-07-20 2011-11-30 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110203389.6A CN102891179B (zh) 2011-07-20 2011-07-20 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102891179A CN102891179A (zh) 2013-01-23
CN102891179B true CN102891179B (zh) 2016-05-11

Family

ID=47534636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110203389.6A Active CN102891179B (zh) 2011-07-20 2011-07-20 半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN102891179B (zh)
WO (1) WO2013010299A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078466B (zh) 2013-03-26 2017-02-08 中国科学院微电子研究所 Flash器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535060B2 (en) * 2006-03-08 2009-05-19 Freescale Semiconductor, Inc. Charge storage structure formation in transistor with vertical channel region
US7772073B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
US7855105B1 (en) * 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages
CN102034831B (zh) * 2009-09-28 2012-12-12 中芯国际集成电路制造(上海)有限公司 具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管

Also Published As

Publication number Publication date
WO2013010299A1 (zh) 2013-01-24
CN102891179A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
Ritzenthaler et al. Vertically stacked gate-all-around Si nanowire CMOS transistors with reduced vertical nanowires separation, new work function metal gate solutions, and DC/AC performance optimization
CN104037226B (zh) 具有非对称源极/漏极结构的FinFET及其制造方法
US20140217364A1 (en) Diode Structure and Method for Wire-Last Nanomesh Technologies
KR101667119B1 (ko) 수직형 구조물의 형성 방법
US10128244B2 (en) CMOS devices having charged punch-through stopper layer to reduce punch-through and methods of manufacturing the same
CN102130014B (zh) 一种FinFET晶体管的制作方法
CN102110689A (zh) 一种半导体器件及其制造方法
CN104282575A (zh) 一种制备纳米尺度场效应晶体管的方法
CN106935590A (zh) 嵌入式hkmg非易失性存储器
CN103137489A (zh) 半导体器件的制作方法
CN103700631A (zh) 无结mos fet器件的制备方法
CN102891179B (zh) 半导体器件及其制造方法
US11777015B2 (en) Multiple planes of transistors with different transistor architectures to enhance 3D logic and memory circuits
WO2013155760A1 (zh) 半导体结构及其制造方法
CN106558489A (zh) 一种纳米线结构、围栅纳米线器件及其制造方法
US12080776B2 (en) Field effect transistor with fin isolation structure and method
CN102214611A (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
US10644103B2 (en) Semiconductor devices having charged punch-through stopper layer to reduce punch-through and methods of manufacturing the same
CN106328501A (zh) 半导体器件的制造方法
US20130020578A1 (en) Semiconductor Device and Method for Manufacturing the Same
CN108155241B (zh) 一种抗辐照多栅器件及其制备方法
CN103021800B (zh) 受控横向刻蚀方法
CN105990410A (zh) 隧穿场效应晶体管及其形成方法
CN104167363A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN102024705B (zh) 半导体器件以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant