CN102891101B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN102891101B
CN102891101B CN201110200698.8A CN201110200698A CN102891101B CN 102891101 B CN102891101 B CN 102891101B CN 201110200698 A CN201110200698 A CN 201110200698A CN 102891101 B CN102891101 B CN 102891101B
Authority
CN
China
Prior art keywords
diffusion barrier
layer
dielectric layer
semiconductor substrate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110200698.8A
Other languages
English (en)
Other versions
CN102891101A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110200698.8A priority Critical patent/CN102891101B/zh
Publication of CN102891101A publication Critical patent/CN102891101A/zh
Application granted granted Critical
Publication of CN102891101B publication Critical patent/CN102891101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构的两侧形成有源/漏区；在所述半导体衬底上形成介电层，且在所述介电层中形成铜金属互连线；在所述介电层以及铜金属互连线上形成铜扩散阻挡层，形成所述铜扩散阻挡层的前体材料包括乙炔、三甲基硅烷和氨气，所述乙炔可以将氢固定于所述铜扩散阻挡层中。根据本发明，可以有效避免氢通过铜金属扩散进入栅氧化层，诱导栅氧化层产生漏电，提高栅氧化层的可靠性。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种改善栅氧化层漏电现象的方法。
背景技术
随着IC制造集成度的不断提高，MOS器件的栅氧化层变得越来越薄。虽然工作电压得以降低，但是器件的日益微型化以及性能的不断提高使得施加于栅氧化层的电场强度更高。电场强度越高，栅氧化层漏电现象越严重，发生经时介电击穿（TDDB）的时间越短，因此，对栅氧化层可靠性的要求越来越高。
影响栅氧化层可靠性的因素很多，例如栅氧化层本身构成材料的性能、形成栅氧化层的方法、后续工艺对栅氧化层的影响（例如应力影响）等。例如，实施铜金属互连工艺的过程中需要形成阻止铜金属扩散的阻挡层，用于阻止下层铜金属向上层介电层以及上层铜金属向下层介电层的扩散，通常采用氮化硅作为所述铜金属扩散阻挡层的材料，形成氮化硅通常通过硅烷（SiH4）与氨气（NH3）发生反应来制备。这种方法制备的氮化硅中存在大量的硅氢键（Si-H），其中的氢在电场的作用下可以通过铜金属扩散到栅氧化层中，诱导栅氧化层产生缺陷，进而影响栅氧化层的可靠性。如果通过等离子体增强化学气相沉积（PECVD）使三甲基硅烷（3MS）或四甲基硅烷（4MS）与氨气（NH3）发生反应来制备所述铜金属扩散阻挡层，仍然存在所述氢影响栅氧化层可靠性的问题。
因此，需要提出一种方法以解决上述提及的问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构的两侧形成有源/漏区；在所述半导体衬底上形成介电层，且在所述介电层中形成铜金属互连线；在所述介电层以及铜金属互连线上形成铜扩散阻挡层，形成所述铜扩散阻挡层的前体材料包括乙炔，所述乙炔可以将氢固定于所述铜扩散阻挡层中。
优选地，采用化学气相沉积工艺形成所述铜扩散阻挡层。
优选地，形成所述铜扩散阻挡层的前体材料还包括三甲基硅烷和氨气。
优选地，乙炔的流量为50-600sccm。
优选地，三甲基硅烷的流量为100-1000sccm。
优选地，氨气的流量为100-2000sccm。
优选地，采用氦气作为所述化学气相沉积的载气。
优选地，氦气的流量为500-5000sccm。
优选地，所述化学气相沉积过程是在压力1-7Torr，功率50-300W的条件下进行的。
优选地，所述化学气相沉积的时间为10-100s。
优选地，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
优选地，所述栅极介电层为栅氧化层。
优选地，所述介电层为具有低介电常数的材料层。
根据本发明，可以有效避免氢通过铜金属扩散进入栅氧化层，诱导栅氧化层产生漏电，提高栅氧化层的可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C为本发明提出的改善栅氧化层漏电现象的方法的各步骤的示意性剖面图；
图2为本发明提出的改善栅氧化层漏电现象的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明如何改善栅氧化层的漏电现象。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1C和图2来描述本发明提出的改善栅氧化层漏电现象的方法的详细步骤。
参照图1A-图1C，其中示出了本发明提出的改善栅氧化层漏电现象的方法的各步骤的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在半导体衬底100中形成有隔离槽，埋层，以及各种阱(well)结构，为了简化，图示中予以省略。
在所述半导体衬底100上形成有栅极结构101，作为一个示例，所述栅极结构101包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。栅极介电层可以是氧化物层，例如，二氧化硅（SiO2）层；栅极材料层可以是多晶硅层；栅极硬掩蔽层可以是氧化物层。
此外，作为示例，在所述半导体衬底100上还形成有位于所述栅极结构101两侧且紧靠栅极结构的间隙壁结构102。其中，间隙壁结构可以包括至少一层氧化物层和/或至少一层氮化物层。
在所述栅极结构101两侧的半导体衬底中分别形成源区103和漏区104。
接着，如图1B所示，在所述半导体衬底100上形成一介电层105，其通常为具有低介电常数的材料层，本实施例中采用氧化硅层。所述介电层105中形成有用于填充金属互连线的沟槽。沉积一金属层，例如铜金属层，于所述介电层105上，并填满所述介电层105中的沟槽。采用化学机械研磨工艺去除多余的铜金属层，研磨到所述介电层105的表面终止，在所述介电层105中形成铜金属互连线106。
接着，如图1C所示，在所述介电层105以及铜金属互连线106上形成一阻挡层107。所述阻挡层107用于阻止下层铜金属向上层介电层以及上层铜金属向下层介电层的扩散。采用化学气相沉积工艺形成所述阻挡层107，其中，用氦气（He）作为化学气相沉积的载气，用乙炔（C2H2）、三甲基硅烷（3MS）和氨气（NH3）作为形成所述阻挡层107的前体材料，C2H2、3MS和NH3发生反应形成碳氮化硅（SixCyNz）作为所述阻挡层107的材料。在上述反应过程中，乙炔（C2H2）可以很好地固定来源于三甲基硅烷（3MS）中的氢，从而抑制氢的扩散，降低氢对栅氧化层可靠性的影响。
所述化学气相沉积工艺的具体工艺参数如下：压力1-7Torr，功率50-300W，C2H2的流量为50-600sccm，3MS的流量为100-1000sccm，NH3的流量为100-2000sccm，He的流量为500-5000sccm，沉积时间10-100s。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，根据本发明，可以有效避免氢通过铜金属扩散进入栅氧化层，诱导栅氧化层产生漏电，提高栅氧化层的可靠性。
参照图2，其中示出了本发明提出的改善栅氧化层漏电现象的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构的两侧形成有源/漏区；
在步骤202中，在所述半导体衬底上形成介电层，且在所述介电层中形成铜金属互连线；
在步骤203中，在所述介电层以及铜金属互连线上形成铜扩散阻挡层，形成所述铜扩散阻挡层的前体材料包括乙炔、三甲基硅烷和氨气，所述乙炔可以将氢固定于所述铜扩散阻挡层中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构的两侧形成有源/漏区；
在所述半导体衬底上形成介电层，且在所述介电层中形成铜金属互连线；
在所述介电层以及铜金属互连线上形成铜扩散阻挡层，形成所述铜扩散阻挡层的前体材料包括乙炔，所述乙炔可以将所述前体材料中包含的氢固定于所述铜扩散阻挡层中。
2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺形成所述铜扩散阻挡层。
3.根据权利要求1所述的方法，其特征在于，形成所述铜扩散阻挡层的前体材料还包括三甲基硅烷和氨气。
4.根据权利要求1所述的方法，其特征在于，乙炔的流量为50-600sccm。
5.根据权利要求3所述的方法，其特征在于，三甲基硅烷的流量为100-1000sccm。
6.根据权利要求3所述的方法，其特征在于，氨气的流量为100-2000sccm。
7.根据权利要求2所述的方法，其特征在于，采用氦气作为所述化学气相沉积的载气。
8.根据权利要求7所述的方法，其特征在于，氦气的流量为500-5000sccm。
9.根据权利要求2所述的方法，其特征在于，所述化学气相沉积过程是在压力1-7Torr，功率50-300W的条件下进行的。
10.根据权利要求2所述的方法，其特征在于，所述化学气相沉积的时间为10-100s。
11.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
12.根据权利要求11所述的方法，其特征在于，所述栅极介电层为栅氧化层。
13.根据权利要求1所述的方法，其特征在于，所述介电层为具有低介电常数的材料层。
CN201110200698.8A 2011-07-18 2011-07-18 一种半导体器件的制造方法 Active CN102891101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110200698.8A CN102891101B (zh) 2011-07-18 2011-07-18 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110200698.8A CN102891101B (zh) 2011-07-18 2011-07-18 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102891101A CN102891101A (zh) 2013-01-23
CN102891101B true CN102891101B (zh) 2015-05-20

Family

ID=47534565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110200698.8A Active CN102891101B (zh) 2011-07-18 2011-07-18 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN102891101B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764952B1 (en) * 2002-03-13 2004-07-20 Novellus Systems, Inc. Systems and methods to retard copper diffusion and improve film adhesion for a dielectric barrier on copper
TW200746356A (en) * 2005-08-15 2007-12-16 Renesas Tech Corp Semiconductor integrated circuit device and method for manufacture thereof
CN101252087A (zh) * 2007-02-16 2008-08-27 东京毅力科创株式会社 SiCN膜形成方法及形成装置
CN101419915A (zh) * 2007-10-09 2009-04-29 应用材料股份有限公司 得到具有优良抗蚀刻性的低k电介质阻挡层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764952B1 (en) * 2002-03-13 2004-07-20 Novellus Systems, Inc. Systems and methods to retard copper diffusion and improve film adhesion for a dielectric barrier on copper
TW200746356A (en) * 2005-08-15 2007-12-16 Renesas Tech Corp Semiconductor integrated circuit device and method for manufacture thereof
CN101252087A (zh) * 2007-02-16 2008-08-27 东京毅力科创株式会社 SiCN膜形成方法及形成装置
CN101419915A (zh) * 2007-10-09 2009-04-29 应用材料股份有限公司 得到具有优良抗蚀刻性的低k电介质阻挡层的方法

Also Published As

Publication number Publication date
CN102891101A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
CN100578751C (zh) 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法
US8273664B2 (en) Method for etching and filling deep trenches
CN102947937A (zh) 半导体装置及半导体装置的制造方法
CN108470686B (zh) 一种半导体器件结构及其制备方法
CN102664161B (zh) 高压bcd工艺中高压器件的隔离结构及其制造方法
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN103794543A (zh) 隔离结构及其形成方法
US8766359B2 (en) Lateral superjunction extended drain MOS transistor
US20070259500A1 (en) Structure Having Isolation Structure Including Deuterium Within A Substrate And Related Method
JP6088804B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN102881632B (zh) 一种半导体器件的制造方法
CN102881631B (zh) 一种半导体器件的制造方法
CN102891101B (zh) 一种半导体器件的制造方法
CN108807502A (zh) 一种nldmos器件和ldmos功率器件的制造方法
CN103035488A (zh) 沟槽形半导体结构的形成方法
CN104282614B (zh) 一种形成浅沟槽隔离结构的方法
CN105870201A (zh) Tft器件结构及其制作方法
CN101807605B (zh) 一种半导体器件及其制造方法
CN108550623A (zh) 集成有增强型和耗尽型vdmos的器件及其制造方法
CN111540677B (zh) 一种三层阶梯状沟槽晶体管的制造工艺
CN1902748A (zh) 浅沟隔离方法及结构
CN102915952B (zh) 一种半导体器件的制造方法
RU2356127C2 (ru) Способ самосовмещенного формирования изоляции элементов интегральных микросхем и поликремниевых контактов к подложке и скрытому слою
CN100590840C (zh) 无缝浅沟隔离的制作方法
CN102945825A (zh) 一种带金属帽盖的铜互连结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant