CN102890964A - 固态储存装置及其相关控制方法 - Google Patents

固态储存装置及其相关控制方法 Download PDF

Info

Publication number
CN102890964A
CN102890964A CN2011102046699A CN201110204669A CN102890964A CN 102890964 A CN102890964 A CN 102890964A CN 2011102046699 A CN2011102046699 A CN 2011102046699A CN 201110204669 A CN201110204669 A CN 201110204669A CN 102890964 A CN102890964 A CN 102890964A
Authority
CN
China
Prior art keywords
temperature
storage device
state storage
solid state
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102046699A
Other languages
English (en)
Other versions
CN102890964B (zh
Inventor
蔡松峰
徐正煜
吕仕强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianxing Storage Technology Co., Ltd
Original Assignee
Lite On IT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On IT Corp filed Critical Lite On IT Corp
Priority to CN201110204669.9A priority Critical patent/CN102890964B/zh
Priority to US13/337,677 priority patent/US8525576B2/en
Publication of CN102890964A publication Critical patent/CN102890964A/zh
Application granted granted Critical
Publication of CN102890964B publication Critical patent/CN102890964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明为固态储存装置及其相关控制方法。此固态装置中包括一控制电路、一温度检测电路、以及多个晶粒，其中该些晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该些晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度。此固态储存装置的控制方法包括下列步骤：判断该固态储存装置的温度是否高于一预设温度；以及，当该固态储存装置温度高于该预设温度时，降低该n个IO总线中的n个时钟信号频率。

Description

固态储存装置及其相关控制方法
技术领域
本发明是有关于一种固态储存装置及其相关控制方法，且特别是有关于一种处于高温之下固态储存装置的相关控制方法。
背景技术
固态储存装置(Solid State Drive，SSD)中以使用与门闪存(NAND flashmemory)为主要存储元件，而此类的闪存为一种非易失性(non-volatile)的存储器元件。也就是说，当数据写入闪存后，一旦系统电源关闭，数据仍保存在闪存中。
现今的固态储存装置容量越来越大，存取速度越来越快，并且可使用于各种环境。以工业用途的固态储存装置规格为例，必需能够在低温环境与高温环境(例如-40℃～+85℃)中皆能够正常运作。然而，在高温的工作环境之下，固态储存装置系统经常发生不稳定的现象，使得固态储存装置写入数据或者读取数据出现错误情形。
因此，提出高温环境下的固态储存装置的控制方法并解决上述系统不稳定的现象，即为本发明所欲解决的问题。
发明内容
本发明提出一种固态装置的控制方法，该固态装置中包括一控制电路、一温度检测电路、以及多个晶粒，其中该多个晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该多个晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度，该控制方法包括下列步骤：判断该固态储存装置的温度是否高于一预设温度；以及，当该固态储存装置温度高于该预设温度时，降低该n个IO总线中的n个时钟信号频率。
本发明还提出一种固态装置的控制方法，该固态装置中包括一控制电路、一温度检测电路、以及多个晶粒，其中该多个晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该多个晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度，该控制方法包括下列步骤：判断该固态储存装置的温度是否高于一预设温度；以及，当该固态储存装置温度高于该预设温度时，降低该控制电路的一操作频率。
本发明还提出一种固态装置的控制方法，该固态装置中包括一控制电路、一温度检测电路、以及多个晶粒，其中该多个晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该多个晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度，该控制方法包括下列步骤：判断该固态储存装置的温度是否高于一预设温度；以及，当该固态储存装置温度高于该预设温度时，于产生二个指令周期之间延迟一预设时间；其中，该控制电路存取单一晶粒时需产生单一指令周期。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1a所绘示本发明固态储存装置示意图。
图1b所绘示为控制电路写入数据至闪存IC中一个4G晶粒的信号示意图。
图1c所绘示为闪存中的控制电路以最高速来写入数据时的信号示意图。
图2所绘示为本发明固态储存装置的控制方法。
[主要元件标号说明]
10～80：闪存IC
11～14、21～24、31～34、41～44、51～54、61～64、71～74、81～84：4G晶粒
92：控制电路          94：温度检测电路
95：时钟合成器        97：振荡电路
100：固态储存装置
具体实施方式
请参照图1a，其所绘示为本发明固态储存装置示意图。一般来说，为了提高固态储存装置100的容量，会在固态储存装置100的电路板上装设多个闪存IC 10～80。以图1a128G bytes固态储存装置100为例，该固态储存装置100利用一外部总线(例如STAT总线)连接至主机(host)。
该固态储存装置100包括：8个闪存IC 10～80、控制电路92、振荡电路(oscillator)97、温度检测电路94。其中，每个闪存IC 10～80内皆包含4颗4G bytes的晶粒(die)。温度检测电路94，例如热敏电阻(thermistor)可提供外围温度信号至控制电路92。控制电路92中包括了一时钟合成电路(clock synthesizer)95，可接收振荡电路97的振荡信号(osc)产生各种时钟信号。
由图1a可知，第一闪存IC(IC1)10包括4个4G晶粒11～14，每个晶粒分别连接至晶粒选择信号CE0～CE3；同理，其它闪存IC 20～80中的4个4G晶粒21～84也分别连接至晶粒选择信号CE0～CE3。再者，该控制电路92具有8通道(channel)IO总线IO 0～IO7，各别连接至8个闪存IC 10～80。
再者，每个IO总线上会有各自的数据线(data line)与时钟线(clockline)。也就是说，图1a所示的固态储存装置100有8组时钟线以及8组数据线。
请参照图1b，其所绘示为控制电路92写入数据至闪存IC其中一个4G晶粒的信号示意图。在实际的运作上，控制电路的操作时钟为275MHz，而IO总线中的时钟信号(CLK)速度为200MHz或者更高。
如图1b所示，时间区间(time period)A为指令周期(command cycle)，首先晶粒选择信号CE致能该4G晶粒，而控制电路92会在数据线(Data line)上依序产生一指令及地址周期(command and address cycle)以及一数据及指令写入周期(data and command write cycle)。该指令周期的时间区间A约在30～80μs。
于指令周期之后即为数据写入周期(data write cycle)。此时，4G晶粒已经接收到写入地址与写入数据。而4G晶粒需利用数据写入周期的时间区间B来执行写入(program)操作。也就是说，在写入周期的时间区间B中，为4G晶粒的忙碌状态(busy state)，亦即不可发出任何指令来存取该4G晶粒。而该时间区间B在1～3ms。
由于写入4G晶粒的时间区间B远大于时间区间A。因此，为了要达成快闪储存装置100的最大存取速度，有可能在同一个时间点上所有的4G晶粒全部在数据写入周期中进行写入操作。而此时正是固态储存装置100耗电流最高，产生热量最大的时刻。
请参照图1c，其所绘示为闪存中的控制电路以最高速来写入数据时的信号示意图。于第零晶粒选择信号(CE0)操作时，第一IO总线(IO1)的数据线(Data1)上发出指令周期至4G晶粒11。而于时间区间B，为4G晶粒11的数据写入周期且处于忙碌状态。
由于时间区间B远大于时间区间A。因此，在4G晶粒11的数据写入周期中，控制电路92利用晶粒选择信号(CE0～CE3)以及IO总线(IO0～IO7)，可依照由左至右，由上而下的次序连续发出31个指令周期至31个4G晶粒21～84。很明显地，当最后一个指令周期发出后，所有的4G晶粒11～84皆在数据写入周期，亦即皆在忙碌状态。因此，固态储存装置100耗电流最高，产生热量最大。
上述仅是介绍固态储存装置以最高速来执行数据写入。以相同的方式，也可以以最高速来执行数据读取操作以及数据抹除操作。
根据本发明的实施例，于固态储存装置100中利用温度检测电路94来持续检测固态储存装置100的外围温度。当外围温度超过一预设温度时，例如70℃，启动保护动作，并且让系统不稳定的情况不会出现。
根据本发明的实施例，于保护动作时的第一控制机制是控制时钟合成器95以降低IO总线IO0～IO7上8个时钟信号的频率，例如由200MHz降低至166MHz。使得固定的时间区间中，处于数据写入周期的4G晶粒的数目有效地降低。如此，即可以有效地降低固态储存装置100产生的热能，达成降低固态储存装置100温度的目的。
根据本发明的另一实施例，于保护动作时的第二控制机制是控制时钟合成器95以降低控制电路92的操作时钟，例如由275MHz降低至200MHz，即可以有效地降低固态储存装置100产生的热能，达成降低固态储存装置100温度的目的。
根据本发明的另一实施例，于保护动作时的第三控制机制是控制电路在产生指令周期之间延迟一预设时间，来取代高速时连续产生指令周期。亦即，经由控制电路92来控制指令周期的速度，使得一个写入周期的时间区间B内，并不会让所有的4G晶粒皆在数据写入周期。而处于数据写入周期的4G晶粒的数目有效递降低后，即可以有效地降低固态储存装置100产生的热能，达成降低固态储存装置100温度的目的。
请参照图2，其所绘示为本发明固态储存装置的控制方法。于固态储存装置100开始运作后，持续利用温度检测电路94来检测固态储存装置100的温度(步骤S210)。当确定固态储存装置100的温度小于预设温度时，结束判断流程；反之，当确定固态储存装置100的温度大于预设温度时启动保护动作的第一控制机制(步骤S220)，亦即降低IO总线IO0～IO7上时钟信号的频率。
于IO总线IO0～IO7上时钟信号的频率降低后，持续利用温度检测电路94来检测固态储存装置100的温度(步骤S230)。当确定固态储存装置100的温度小于预设温度时，结束判断流程；反之，当确定固态储存装置100的温度仍大于预设温度时启动保护动作的第二控制机制(步骤S240)，亦即降低控制电路92中的操作时钟的频率。
于控制电路92上时钟信号的操作时钟频率降低后，持续利用温度检测电路94来检测固态储存装置100的温度(步骤S250)。当确定固态储存装置100的温度小于预设温度时，结束判断流程；反之，当确定固态储存装置100的温度仍大于预设温度时启动保护动作的第三控制机制(步骤S240)，亦即控制电路在产生每个指令周期之间皆延迟一预设时间。当然，预设时间的长短也是可以根据固态储存装置100的温度来适当地缩短或者延长。
再者，上述本发明的三种控制机制并没有固定的顺序。也就是说，此三种控制机制可以任意的对调。再者，本发明并未限定需要使用所有的三种控制机制，也可以仅利用一种或者二种控制机制即可达成降低固态储存装置100的温度的目的。
本发明的优点是提出一种于高温之下固态储存装置的控制方法。可以有效地防止固态储存装置工作于高温的环境，使得固态储存装置不会发生不稳定的现象。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (9)

1.一种固态装置的控制方法，该固态装置中包括一控制电路、一温度检测电路以及多个晶粒，其中该多个晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该多个晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度，该控制方法包括下列步骤：
判断该固态储存装置的温度是否高于一预设温度；以及
当该固态储存装置温度高于该预设温度时，降低该n个IO总线中的n个时钟信号频率。
2.根据权利要求1所述的固态装置的控制方法，其中于降低该n个IO总线中的n个时钟信号频率后，还包括下列步骤：
判断该固态储存装置的温度是否高于该预设温度；以及
当该固态储存装置温度高于该预设温度时，降低该控制电路的一操作频率。
3.根据权利要求1所述的固态装置的控制方法，其中于降低该n个IO总线中的n个时钟信号频率后，还包括下列步骤：
判断该固态储存装置的温度是否高于该预设温度；以及
当该固态储存装置温度高于该预设温度时，于产生二个指令周期之间延迟一预设时间；
其中，该控制电路存取单一晶粒时需产生单一指令周期。
4.一种固态装置的控制方法，该固态装置中包括一控制电路、一温度检测电路、以及多个晶粒，其中该多个晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该多个晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度，该控制方法包括下列步骤：
判断该固态储存装置的温度是否高于一预设温度；以及
当该固态储存装置温度高于该预设温度时，降低该控制电路的一操作频率。
5.根据权利要求4所述的固态装置的控制方法，其中于降低该控制电路的该操作频率后，还包括下列步骤：
判断该固态储存装置的温度是否高于该预设温度；以及
当该固态储存装置温度高于该预设温度时，降低该n个IO总线中的n个时钟信号频率。
6.根据权利要求4所述的固态装置的控制方法，其中于降低该控制电路的该操作频率后，还包括下列步骤：
判断该固态储存装置的温度是否高于该预设温度；以及
当该固态储存装置温度高于该预设温度时，于产生二个指令周期之间延迟一预设时间；
其中，该控制电路存取单一晶粒时需产生单一指令周期。
7.一种固态装置的控制方法，该固态装置中包括一控制电路、一温度检测电路、以及多个晶粒，其中该多个晶粒被区分为n个部分使得该控制电路利用n个IO总线存取该多个晶粒，该控制电路还连接至该温度检测电路以检测该固态装置的温度，该控制方法包括下列步骤：
判断该固态储存装置的温度是否高于一预设温度；以及
当该固态储存装置温度高于该预设温度时，于产生二个指令周期之间延迟一预设时间；
其中，该控制电路存取单一晶粒时需产生单一指令周期。
8.根据权利要求7所述的固态装置的控制方法，其中于产生二个指令周期之间延迟该预设时间后，还包括下列步骤：
判断该固态储存装置的温度是否高于该预设温度；以及
当该固态储存装置温度高于该预设温度时，降低该n个IO总线中的n个时钟信号频率。
9.根据权利要求7所述的固态装置的控制方法，其中于产生二个指令周期之间延迟该预设时间后，还包括下列步骤：
判断该固态储存装置的温度是否高于该预设温度；以及
当该固态储存装置温度高于该预设温度时，降低该控制电路的一操作频率。
CN201110204669.9A 2011-07-21 2011-07-21 固态储存装置及其相关控制方法 Active CN102890964B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110204669.9A CN102890964B (zh) 2011-07-21 2011-07-21 固态储存装置及其相关控制方法
US13/337,677 US8525576B2 (en) 2011-07-21 2011-12-27 Solid state drive and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110204669.9A CN102890964B (zh) 2011-07-21 2011-07-21 固态储存装置及其相关控制方法

Publications (2)

Publication Number Publication Date
CN102890964A true CN102890964A (zh) 2013-01-23
CN102890964B CN102890964B (zh) 2015-10-07

Family

ID=47534445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110204669.9A Active CN102890964B (zh) 2011-07-21 2011-07-21 固态储存装置及其相关控制方法

Country Status (2)

Country Link
US (1) US8525576B2 (zh)
CN (1) CN102890964B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895161A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 存储装置、存储器系统及它们的操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050228612A1 (en) * 2004-04-08 2005-10-13 Infineon Technologies North America Corp. Multichip package with clock frequency adjustment
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
CN101587745A (zh) * 2009-06-23 2009-11-25 成都市华为赛门铁克科技有限公司 数据读写方法和非易失性存储介质
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149645B2 (en) * 2004-12-30 2006-12-12 Intel Corporation Method and apparatus for accurate on-die temperature measurement
US8397011B2 (en) * 2007-10-05 2013-03-12 Joseph Ashwood Scalable mass data storage device
KR101573723B1 (ko) * 2009-05-13 2015-12-03 삼성전자주식회사 적응적으로 메모리 채널의 신호 강도를 조정하는 데이터 저장 장치 및 그것의 설정 방법
JP5396415B2 (ja) * 2011-02-23 2014-01-22 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050228612A1 (en) * 2004-04-08 2005-10-13 Infineon Technologies North America Corp. Multichip package with clock frequency adjustment
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC
CN101587745A (zh) * 2009-06-23 2009-11-25 成都市华为赛门铁克科技有限公司 数据读写方法和非易失性存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895161A (zh) * 2015-02-17 2016-08-24 三星电子株式会社 存储装置、存储器系统及它们的操作方法
CN105895161B (zh) * 2015-02-17 2020-11-06 三星电子株式会社 存储装置、存储器系统及它们的操作方法

Also Published As

Publication number Publication date
US20130021088A1 (en) 2013-01-24
US8525576B2 (en) 2013-09-03
CN102890964B (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
CN101517547B (zh) 存储器系统和存储器芯片
US9645829B2 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
US9257157B2 (en) Memory storage device, memory controller, and temperature management method
US9916104B2 (en) Techniques for entry to a lower power state for a memory device
US9817434B2 (en) Memory system controlling peak current generation for a plurality of memories by synchronizing internal clock of each memory with a processor clock at different times to avoid peak current generation period overlapping
JP4643729B2 (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム
US10936046B2 (en) Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
WO2008134481A1 (en) Nand interface
JP2011154556A (ja) 半導体記憶装置
US20110138162A1 (en) Reconfigurable load-reduced memory buffer
CN103035282A (zh) 存储器储存装置、存储器控制器与温度管理方法
CN104834483A (zh) 一种提升嵌入式mcu性能的实现方法
US9483427B2 (en) Data storage apparatus
JP5119882B2 (ja) メモリクロック設定機能を有する情報処理装置およびメモリクロック設定方法
US7895457B2 (en) Memory card with power saving
CN206331414U (zh) 一种固态硬盘
CN103577110A (zh) 片上系统及片上系统的读写方法
CN102890964A (zh) 固态储存装置及其相关控制方法
JP5449032B2 (ja) メモリシステム
CN206282270U (zh) 一种处理器
US20080133850A1 (en) Computer device with function of selectively redeploying one of memory modules as hard disc
CN103985403A (zh) 工作时钟切换方法、存储器控制器与存储器存储装置
US7916575B2 (en) Configurable latching for asynchronous memories
TWI543189B (zh) 資料儲存裝置以及快閃記憶體控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GUANGBAO SCIENCE + TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JIANXING ELECTRONIC SCIENCE +. TECHNOLOGY CO., LTD.

Effective date: 20140702

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140702

Address after: Taipei City, Taiwan, China

Applicant after: Lite-On Technology Corporation

Address before: Taipei City, Taiwan, China

Applicant before: Jianxing Electronic Science &. Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191230

Address after: 21 / F, 392 Ruiguang Road, Neihu district, Taipei, Taiwan, China

Patentee after: Jianxing Storage Technology Co., Ltd

Address before: Taipei City, Taiwan, China

Patentee before: Lite-On Technology Corporation

TR01 Transfer of patent right