CN102884776B - 总线控制装置及总线控制方法 - Google Patents

总线控制装置及总线控制方法 Download PDF

Info

Publication number
CN102884776B
CN102884776B CN201180023005.0A CN201180023005A CN102884776B CN 102884776 B CN102884776 B CN 102884776B CN 201180023005 A CN201180023005 A CN 201180023005A CN 102884776 B CN102884776 B CN 102884776B
Authority
CN
China
Prior art keywords
message
control object
circuit
information
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180023005.0A
Other languages
English (en)
Other versions
CN102884776A (zh
Inventor
田崎雄
田崎雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN102884776A publication Critical patent/CN102884776A/zh
Application granted granted Critical
Publication of CN102884776B publication Critical patent/CN102884776B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/4015—Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0781—Error filtering or prioritizing based on a policy defined by the user or on a policy defined by a hardware/software module, e.g. according to a severity level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0784—Routing of error reports, e.g. with a specific transmission path or data flow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

在构成为将主控侧的电路部分与被控侧的电路部分经由串行总线进行连接的总线控制装置中，能将控制对象设备的故障信息迅速地通知给主控侧的控制部。搭载控制部的主控电路生成用于对搭载于被控电路的控制对象进行访问的访问消息，并对经由总线与主控电路连接的被控电路发送访问消息。被控电路收集控制对象的信息，生成针对访问消息的响应消息且生成基于控制对象的信息的信息消息，并将响应消息以及信息消息发送至主控电路。在响应消息的生成与信息消息的生成发生冲突的情况下，被控电路优先生成信息消息。

Description

总线控制装置及总线控制方法
技术领域
本发明涉及按照如下方式构成的总线控制装置以及总线控制方法：将搭载有主机CPU(CentralProcessingUnit；中央处理器)的主控侧的电路部分、与搭载有控制对象设备的被控侧的电路部分经由背布线底板(BackWiringBoard)来进行连接，并经由串行总线来彼此通信。
背景技术
网络装置等的信息处理装置构成为：将搭载有主机CPU的主控侧的电路部分、与搭载有控制对象设备的被控侧的电路部分经由背布线底板进行连接，并经由发送与接收在物理上分离的串行总线来彼此通信。在这样的构成中，在搭载有主机CPU的电路部分与搭载有控制对象设备的多个电路部分之间，经由串行总线来收发消息，主机CPU间接地访问控制对象设备。
另外，专利文献1涉及具有多个模块的系统中的监视控制方式，并记载了各模块的集中监视以及控制。该专利文献1还针对各模块间的分层的总线变换进行了记载。
先行技术文献
专利文献
专利文献1：日本特开平5-250344号公报
发明要解决的课题
在信息处理装置中，控制对象设备发生了故障的情况下，主机CPU在接收到故障的发生的通知后，读出在控制总线连接下的相应设备的故障信息容纳区，来进行了故障信息的收集。然而，如上所述，在将搭载有主机CPU的主控侧的电路部分、与搭载有控制对象设备的被控侧的电路部分经由串行总线进行连接的构成中，在读出故障信息容纳区时，需要进行消息的生成。故而，存在经由串行总线来取得故障信息会费时的问题。另外，在专利文献1中，将故障数据附加在了响应数据中，因此不能迅速地取得故障信息。
发明内容
鉴于上述的课题，本发明的目的在于，提供一种以将搭载有主机CPU的主控侧的电路部分、与搭载有控制对象设备的被控侧的电路部分经由串行总线进行连接的构成，能将控制对象设备的信息迅速地通知给主机CPU的总线控制装置以及总线控制方法。
用于解决课题的手段
为了解决上述的课题，本发明所涉及的总线控制装置具备：搭载控制部的主控电路；搭载控制对象、且与所述主控电路进行消息通信的被控电路；以及连接所述主控电路与所述被控电路的总线，所述主控电路具有：生成用于对所述控制对象进行访问的访问消息的主控侧消息生成部、以及将所述访问消息发送至所述被控电路的主控侧发送部，所述被控电路具有：对所述控制对象的信息进行收集的收集部、生成针对所述访问消息的响应消息且生成基于所述控制对象的信息的信息消息的被控侧消息生成部、以及将所述响应消息以及所述信息消息发送至所述主控电路的被控侧发送部，在所述响应消息的生成与所述信息消息的生成发生冲突的情况下，所述被控侧消息生成部优先生成所述信息消息。
本发明所涉及的总线控制方法中，搭载控制部的主控电路生成用于对经由总线与所述主控电路连接的被控电路上所搭载的控制对象进行访问的访问消息，并对所述被控电路发送所述访问消息，所述被控电路收集所述控制对象的信息，生成针对所述访问消息的响应消息且生成基于所述控制对象的信息的信息消息，并将所述响应消息以及所述信息消息发送至所述主控电路，在所述响应消息的生成与所述信息消息的生成发生冲突的情况下，所述被控电路优先生成所述信息消息。
发明效果
根据本发明，在搭载于被控电路的控制对象发生了故障的情况下，在被控电路中自主地生成故障信息消息，并经由总线通知给主控电路。在被控电路中，在针对访问消息的响应消息的生成与故障信息消息的生成发生冲突的情况下，优先生成故障信息消息。故而，搭载于主控电路的控制部能迅速地取得被控电路的故障信息，能缩短故障处理所需的时间。
附图说明
图1是表示本发明的第1实施方式所涉及的总线控制装置的构成的框图。
图2是本发明的第1实施方式所涉及的总线控制装置中的转发格式的说明图。
图3是在本发明的第1实施方式所涉及的总线控制装置中的冲突整理功能的说明中使用的框图。
具体实施方式
以下，参照附图来说明本发明的实施方式。图1是表示本发明的第1实施方式所涉及的总线控制装置的构成的框图。
在图1中，卡10(主控电路)是对包含主机CPU(CentralProcessingUnit)(控制部)101在内的主控侧的电子电路进行了搭载的电路部分。
卡20(被控电路)是对包含控制对象设备202-1～202-n(控制对象)在内的被控侧的电子电路进行了搭载的电路部分。控制对象设备202-1～202-n是EEPROM(ElectricallyErasableandProgrammableReadOnlyMemory；电可擦可编程只读存储器)或成帧器等设备。
卡10与卡20经由背布线底板(未图示)进行连接，并经由串行总线30来彼此收发消息，由此来进行访问。
图2是本发明的第1实施方式所涉及的总线控制装置中的转发格式的说明图。
在使用了串行总线30的通信中，数据的发送与接收在物理上被分离。即，串行总线30分别具备：在从卡10到卡20的消息的发送中使用的线路、以及在从卡20到卡10的消息的发送中使用的线路。在卡10与卡20之间，经由串行总线30来收发图2所示那样的格式的消息。
如图2所示，消息由消息类别、访问类型、访问目的地地址、数据的各字段(field)组成。
在消息类别的字段中，容纳有用于表示该消息是读出、写入、或故障信息的哪一种的消息的标识符。
在访问类型的字段中容纳有表示基于该消息的访问是单点访问还是突发访问的类型。
在访问目的地地址的字段中容纳有进行读出/写入的地址。此外，该地址在被指定了突发访问的情况下，成为突发访问的第一个地址。
在数据的字段中容纳有：对消息类别是写入访问的情况下所指定的地址进行写入的数据、从消息类别是读出访问的情况下所指定的地址读出了的数据、消息类别是故障通知的情况下与故障相关的信息。
在卡10设置主控侧总线变换电路102。主控侧总线变换电路102是用于进行主机CPU101与串行总线30之间的总线变换的电路，具有物理上的信号变换的功能以及具有生成经由串行总线30而输出至卡20的消息的功能。
主控侧总线变换电路102由总线接口111、寄存器部112(存储部)、消息组合部113(主控侧消息生成部)、P/S(并行/串行)部114(主控侧发送部)、S/P(串行/并行)部115、消息判定部116构成。
总线接口111是主机CPU101与主控侧总线变换电路102之间的接口。总线接口111进行与主机CPU101所具备的控制总线(PCI(PeripheralComponentInterconnect；外围部件互连)总线等)的终端以及寄存器部112之间的接口连接。
寄存器部112容纳有用于生成访问消息的数据，该访问信息用于由主机CPU101经由串行总线30而访问卡20。另外，寄存器部112按照来自消息判定部116的响应消息的每个类别，对该响应消息中所含的数据进行容纳。在此，响应消息是指，从卡20接收的消息之中表示针对写入/读出的响应的消息。
消息组合部113使用设定于寄存器部112中的对卡20的访问信息(访问目的地的地址、读出/写入类别、写入的情况下是写入数据)，如图2所示，生成能在串行总线30上转发那样的格式的消息。
P/S部114将消息组合部113中所生成的消息，从用于卡10内部的传输的并行数据变换成用于经由了串行总线30的传输的串行数据，并将变换后的串行数据输出至串行总线30。
S/P部115将经由串行总线30从卡20接收到的消息从串行数据变换成并行数据，并将变换后的并行数据输出至消息判定部116。
消息判定部116判定从卡20接收到的消息是表示针对写入/读出的响应的响应消息，还是故障信息消息。另外，在从卡20接收到的消息是响应消息的情况下，消息判定部116进一步识别是针对写入的响应还是针对读出的响应。另外，消息判定部116根据从卡20接收到的消息的内容，将写入响应、读出响应(读出数据)、或故障通知的信息输出至寄存器部112，且将响应消息的到达或故障信息消息的到达分别通知给主机CPU101。
在卡20设置被控侧总线变换电路201。被控侧总线变换电路201经由串行总线30进行与主控侧总线变换电路102之间的接口连接，对在主控侧总线变换电路102中所生成的访问消息进行解析/分解。在此，消息的分解是指，将从卡10接收到的消息划分为该消息所容纳的消息类别(读入/写入)与访问类型(突发访问/单点访问)的处理。
然后，被控侧总线变换电路201根据分解出的消息的消息类别，进行对连接于其下的控制对象设备202-1～202-n的访问。另外，被控侧总线变换电路201根据控制对象设备202-1～202-n的响应数据来组合消息，并将该组合后的消息输出至主控侧总线变换电路102。进而，被控侧总线变换电路201若收集到与在控制对象设备202-1～202-n发生的故障相关的故障信息，则根据该故障信息，组合故障信息消息，并将该故障信息消息输出至主控侧总线变换电路102。
被控侧总线变换电路201由S/P部211、消息分解部212、访问控制部213、警报收集部214(收集部)、消息组合部215(被控侧消息生成部)、P/S部216(被控侧发送部)构成。
S/P部211将从卡10经由串行总线30而发送来的消息从串行数据变换成并行数据。
消息分解部212对从卡10发送来的访问消息进行分解，取得总线访问信息，并将该总线访问信息通知给访问控制部213。
访问控制部213基于从消息分解部212接收到的总线访问信息，与控制对象设备202-1～202-n的访问方式(PCI总线等)相适应地进行总线变换以及总线访问，并将访问结果(表示写入的正常结束的信息、或读出数据)输出至消息组合部215。
警报收集部214收集与在控制对象设备202-1～202-n中所检测的故障相关的故障信息，并将收集到的故障信息输出至消息组合部215。
消息组合部215将从访问控制部213接收到的访问结果以及来自警报收集部214的故障信息组合到串行总线通信用消息中，并将该串行总线通信用消息输出至P/S部216。另外，在由访问控制部213输出的访问结果与由警报收集部214输出的故障信息发生冲突的情况下，消息组合部215使故障信息优先地输出至P/S部216。
P/S部216具有将在消息组合部215中所生成的消息从并行数据变换成串行数据的功能。
接下来，说明本发明的第1实施方式的动作。
在图1中，在搭载于卡10的主机CPU101对搭载于卡20的控制对象设备202-1～202-n进行控制的情况下，主机CPU101经由总线接口111来对寄存器部112设定访问信息(读出/写入类别、访问目的地的地址、在写入的情况下是写入数据)。寄存器部112若被设定了访问信息，则对消息组合部113输出访问信息。若从寄存器部112输出访问信息，则消息组合部113生成如图2所示那样格式的访问消息，并将所生成的访问消息输出至P/S部114。接下来，P/S部114将该访问消息从并行数据变换成串行数据以与串行总线30的串行总线接口匹配，并将串行数据的访问消息送出到串行总线30。该访问消息经由串行总线30从卡10被发送至卡20，并在卡20的S/P变换部211中被接收。
S/P部211若从卡10接收到串行数据的访问消息，则将接收到的串行数据变换成并行数据，并将并行数据的访问消息输出至消息分解部212。消息分解部212若接收到访问消息，则按访问类别(读出/写入)、访问目的地地址、访问单位(在突发访问的情况下为单点访问)的每一个来对接收到的访问消息进行分解。然后，在访问类别是表示读出的情况下，消息分解部212将作为访问指示的读出指示和访问目的地地址输出至访问控制部213。与此相对，在访问类别是表示写入的情况下，消息分解部212将作为访问指示的写入指示和访问目的地地址以及写入数据输出至访问控制部213。
访问控制部213若从消息分解部212取得访问指示，则使用与控制对象设备202-1～202-n对应的访问方式，来执行读出或写入访问。在对控制对象设备202-1～202-n的访问已正常结束的情况下，访问控制部213在已实施的访问是写入访问的情况下将写入完成通知输出至消息组合部215，在已实施的访问是读出访问的情况下将读出数据输出至消息组合部215。
消息组合部215若接收到来自访问控制部213的访问结果，则对表示该访问结果的响应消息进行组合，并将组合而得到的响应消息输出至P/S部216。此外，在访问正常地结束了的情况下，在由消息组合部215生成的消息中，在图2所示的消息类别的字段中容纳“读出”或“写入”，并在数据字段中容纳访问结果(写入的正确与否、或从指定的地址读出的读出数据)。
另外，卡20的警报收集部214接收来自控制对象设备202-1～202-n的中断通知(interruptionnotification)，或者，警报收集部214周期性地访问控制对象设备202-1～202-n，由此检测了有无控制对象设备202-1～202-n的故障。而且，在存在故障的情况下，警报收集部214将表示该故障的故障信息输出至消息组合部215。
消息组合部215若从警报收集部214取得故障信息，则生成表示该故障信息的故障信息消息。在发生了故障的情况下，在由消息组合部215生成的消息中，在图2所示的消息类别的字段中容纳“故障信息”，并在数据字段中容纳与故障相关的信息。
P/S部216将从消息组合部215接收到的响应消息或故障信息消息从并行数据变换成串行数据，并将变换后的串行数据输出至串行总线30。该响应消息或故障信息消息经由串行总线30从卡20被发送至卡10，并在卡10的S/P变换部115中被接收。
S/P部115若接收到来自卡20的消息，则将该消息从串行数据变换成并行数据，并将变换后的并行数据的消息输出至消息判定部116。
消息判定部116根据从S/P部115取得的消息的消息类别字段，来判定接收到的消息是针对写入/读出的响应消息，还是故障信息消息。进而，若从卡20返回的消息是响应消息，则消息判定部116识别是针对写入的响应还是针对读出的响应。
在接收到的消息是针对写入/读出的响应消息的情况下，消息判定部116将消息的数据字段中所容纳的访问结果(写入的正确与否、读出数据)容纳至寄存器部112。另一方面，在接收到的消息是故障信息消息的情况下，消息判定部116将消息的数据字段中所容纳的故障信息容纳至寄存器部112。
而且，消息判定部116根据从卡20接收到的消息的内容，对寄存器部112输出写入响应、读出响应(读出数据)、或故障通知的信息，而且将响应消息的到达或故障消息的到达分别通知给主机CPU101。
在来自消息判定部116的通知是表示写入访问的结果的情况下，主机CPU101经由总线接口111从寄存器部112读出写入访问的结果。另一方面，在来自消息判定部116的通知是表示读出访问的结果的情况下，主机CPU101将读出数据经由总线接口111从寄存器部112读出。另一方面，在来自消息判定部116的通知是表示故障通知的情况下，主机CPU101经由总线接口111而读出寄存器部112中所容纳的故障信息，并依照故障信息的内容来实施故障处理。在此，故障处理更具体而言，在探测到故障的卡的分离、存在功能重复的冗余的卡的情况下，可列举卡的替换等。
接下来，参照图3来说明在本发明的第1实施方式中由消息组合部215实施的冲突整理功能。
如图3所示，访问控制部213具备：访问控制接收部300、对从控制对象设备202-1～202-n读出的数据进行容纳的消息区301-1～301-n。
访问控制接收部300接收针对控制对象设备202-1～202-n的处理结果，并将接收到的处理结果分别写入消息区301-1～301-n。
在消息区301-1～301-n中容纳有访问响应。此外，在突发访问的情况下，在消息区301-1～301-n中将突发访问的响应变换成单点访问的响应后，容纳这些单点访问的响应。例如，在对n个数据进行了突发访问的情况下，突发访问的响应被变换成n个单点访问的响应，并在n个消息区301-1～301-n中分别容纳响应数据。
另外，警报收集部214具备故障信息接收部400和状态区401。
故障信息接收部400从控制对象设备202-1～202-n接收故障信息，并将接收到的故障信息写入状态区401。另外，故障信息接收部400在接收到故障信息的情况下，将表示接收到故障信息的中断信息输出至消息组合部215。
在状态区401中容纳故障信息。
消息组合部215进行访问控制部213的消息区301-1～301-n上的数据的容纳、与警报收集部214的状态区401上的数据的容纳之间的冲突整理，在发生了冲突的情况下，使状态区401上的数据的容纳优先。故而，消息组合部215若在来自消息区301-1～301-n的数据的调取中接收到表示从故障信息接收部400收集到故障信息的中断信息，则停止从消息区301-1～301-n的调取，而进行从状态区401的数据的调取，进行故障信息消息的生成。若故障信息消息的生成完成，将故障信息消息输出至P/S部216，则消息组合部215重新从消息区301-1～301-n进行数据的调取。
如以上说明所述，在本发明的第1实施方式中，在卡20设置警报收集部214，若在警报收集部214中检测到控制对象设备202-1～202-n的故障，则在消息组合部215中自主地生成故障信息消息。该故障信息消息优先于响应消息，经由串行总线30而从卡20被送至卡10，控制对象设备的故障的信息被容纳至寄存器部112。由此，主机CPU101不访问卡20而仅通过读出寄存器部112，就能探测控制对象设备的故障。
此外，在上述的实施方式中，是从卡20向卡10发送故障信息，但本发明还能利用于发送故障信息以外的信息的情况。例如，本发明还能利用于将线路的故障或恢复信息、线路的质量(误比特等)的信息发送至卡10。在此情况下，主机CPU101也能通过仅读出寄存器部112来取得信息，因此能缩短处理时间。
以上，使用实施方式说明了本发明，但本发明的技术的范围不限于上述的实施方式中记载的范围。对本领域技术人员而言，能对上述实施方式施加多种变更或改良是显而易见的。施加了这样的变更或改良后的形态也可包含在本发明的技术的范围中，这根据权利要求的记载而明确。
本申请主张以2010年5月21日所申请的日本专利特愿2010-117400号为基础的优先权，并将其公开内容全部援引于此。
工业实用性
本发明能在构成为例如将搭载有主机CPU的主控侧的电路部分与搭载有控制对象设备的被控侧的电路部分经由串行总线来彼此通信的总线控制装置中利用。在本发明中，主机CPU能迅速地取得被控电路的故障信息，能缩短故障处理所需的时间。
标号说明
10，20：卡
30：串行总线
101：主机CPU
102：主控侧总线变换电路
111：总线接口
112：寄存器部
113：消息组合部
116：消息判定部
201：被控侧总线变换电路
202-1～202-n：控制对象设备
212：消息分解部
213：访问控制部
214：警报收集部
215：消息组合部

Claims (7)

1.一种总线控制装置，具备：
搭载控制部的主控电路；
搭载控制对象、且与所述主控电路进行消息通信的被控电路；和
经由背布线底板来连接所述主控电路与所述被控电路的串行总线，
所述主控电路具有：生成用于对所述控制对象进行访问的访问消息的主控侧消息生成部、以及将所述访问消息发送至所述被控电路的主控侧发送部，
所述被控电路具有：对所述控制对象的信息进行收集的收集部、生成针对所述访问消息的响应消息且生成基于所述控制对象的信息的信息消息的被控侧消息生成部、以及将所述响应消息以及所述信息消息发送至所述主控电路的被控侧发送部，
所述收集部将表示已取得所述控制对象的信息的中断信息输出至所述被控侧消息生成部，
所述被控侧消息生成部在所述响应消息的生成中接收到所述中断信息时，停止所述响应消息的生成并在生成了所述信息消息后，重新进行所述响应消息的生成，从而在所述响应消息的生成与所述信息消息的生成发生冲突的情况下，优先生成所述信息消息。
2.根据权利要求1所述的总线控制装置，其中，
所述主控电路具有对从所述被控电路接收到的消息进行保持的存储部，
所述控制部基于所述存储部中所保持的所述消息来取得所述控制对象的信息。
3.根据权利要求1所述的总线控制装置，其中，
所述收集部依照来自所述控制对象的中断通知来收集所述控制对象的信息。
4.根据权利要求1所述的总线控制装置，其中，
所述收集部周期性地访问所述控制对象来收集所述控制对象的信息。
5.根据权利要求2所述的总线控制装置，其中，
所述收集部依照来自所述控制对象的中断通知来收集所述控制对象的信息。
6.根据权利要求2所述的总线控制装置，其中，
所述收集部周期性地访问所述控制对象来收集所述控制对象的信息。
7.一种总线控制方法，其中，
搭载控制部的主控电路生成用于对通过串行总线且经由背布线底板来与所述主控电路连接的被控电路上所搭载的控制对象进行访问的访问消息，并对所述被控电路发送所述访问消息，
所述被控电路收集所述控制对象的信息，生成表示已取得所述控制对象的信息的中断信息，生成针对所述访问消息的响应消息且生成基于所述控制对象的信息的信息消息，并将所述响应消息以及所述信息消息发送至所述主控电路，
所述被控电路在所述响应消息的生成中生成所述中断信息时，停止所述响应消息的生成并在生成了所述信息消息后，重新进行所述响应消息的生成，从而在所述响应消息的生成与所述信息消息的生成发生冲突的情况下，优先生成所述信息消息。
CN201180023005.0A 2010-05-21 2011-05-16 总线控制装置及总线控制方法 Expired - Fee Related CN102884776B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010117400 2010-05-21
JP2010-117400 2010-05-21
PCT/JP2011/061136 WO2011145541A1 (ja) 2010-05-21 2011-05-16 バス制御装置及びバス制御方法

Publications (2)

Publication Number Publication Date
CN102884776A CN102884776A (zh) 2013-01-16
CN102884776B true CN102884776B (zh) 2016-06-22

Family

ID=44991644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180023005.0A Expired - Fee Related CN102884776B (zh) 2010-05-21 2011-05-16 总线控制装置及总线控制方法

Country Status (5)

Country Link
US (1) US20130067130A1 (zh)
EP (1) EP2574012A4 (zh)
JP (1) JP5418670B2 (zh)
CN (1) CN102884776B (zh)
WO (1) WO2011145541A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9152524B2 (en) * 2009-11-26 2015-10-06 Nec Corporation Bus monitor circuit and bus monitor method
JP6163941B2 (ja) * 2013-07-25 2017-07-19 富士ゼロックス株式会社 制御装置及び画像形成装置
CN114020679B (zh) * 2021-11-12 2023-11-07 中国船舶集团有限公司第七一一研究所 I2c总线控制电路及用于船舶的电路系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339415A (zh) * 2006-06-30 2009-01-07 株式会社日立制作所 控制装置、控制方法以及控制程序
CN101477506A (zh) * 2008-01-04 2009-07-08 鸿富锦精密工业（深圳）有限公司 主设备对从设备的定址系统及其方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61128344A (ja) * 1984-11-27 1986-06-16 Nec Corp 論理装置状態表示装置
JPS63231564A (ja) * 1987-03-20 1988-09-27 Matsushita Electric Ind Co Ltd プロセツサ間通信装置
JPS63272142A (ja) * 1987-04-30 1988-11-09 Hitachi Ltd ネツトワ−ク階層化ダウンロ−ド方式
JPH01241237A (ja) * 1988-03-22 1989-09-26 Fujitsu Ltd マスタ装置とスレーブ装置との接続方式
JPH05250344A (ja) 1992-03-06 1993-09-28 Fujitsu Ltd 監視制御方式
US5978865A (en) * 1997-02-04 1999-11-02 Advanced Micro Devices, Inc. System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted
US6111888A (en) * 1997-05-27 2000-08-29 Micro Motion, Inc. Deterministic serial bus communication system
US6467065B1 (en) * 1999-07-09 2002-10-15 Delphi Technologies, Inc. Master/slave control system and method
KR100456630B1 (ko) * 2001-12-11 2004-11-10 한국전자통신연구원 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법
EP1376356A1 (en) * 2002-06-26 2004-01-02 Fujitsu Siemens Computers, LLC Error reporting network in multiprocessor computer
US7231467B2 (en) * 2003-11-17 2007-06-12 Agere Systems Inc. Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput
GB2452778A (en) * 2007-09-17 2009-03-18 Toshiba Res Europ Ltd Linking dynamic voltage scaling in master and slave modules
KR101388530B1 (ko) * 2007-11-02 2014-04-23 삼성전자주식회사 이동통신 시스템의 링크 이중화 장치 및 방법
DE102009046995A1 (de) * 2008-11-21 2010-05-27 Continental Teves Ag & Co. Ohg Datenübertragungsprotokoll
US8903971B2 (en) * 2008-12-30 2014-12-02 Whirlpool Corporation Message architecture for an appliance communications network
JP5891596B2 (ja) * 2011-04-01 2016-03-23 セイコーエプソン株式会社 印刷装置およびそのエラー処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339415A (zh) * 2006-06-30 2009-01-07 株式会社日立制作所 控制装置、控制方法以及控制程序
CN101477506A (zh) * 2008-01-04 2009-07-08 鸿富锦精密工业（深圳）有限公司 主设备对从设备的定址系统及其方法

Also Published As

Publication number Publication date
CN102884776A (zh) 2013-01-16
US20130067130A1 (en) 2013-03-14
EP2574012A4 (en) 2016-04-13
JPWO2011145541A1 (ja) 2013-07-22
EP2574012A1 (en) 2013-03-27
JP5418670B2 (ja) 2014-02-19
WO2011145541A1 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
US20100287320A1 (en) Interprocessor Communication Architecture
CA2019373C (en) Interrupt structure for network interface circuit
CN105700510A (zh) Can通信系统的错误分散检测方法及can通信系统
US20020161488A1 (en) Assembly for control and/or monitoring of funtional members of an aircraft
US9043519B1 (en) System and method to process event reporting in an adapter
JP2017507432A (ja) 複数のセンサを有する測定システム
CN102884776B (zh) 总线控制装置及总线控制方法
CN102103565B (zh) 先进高性能系统总线连接装置及连接方法
JP3290302B2 (ja) データの交換処理方法及び装置
CN109862034B (zh) 数据传输处理系统、网关和数据传输处理方法
CN210839619U (zh) 用于错误记录机制的系统
CN102404183B (zh) 仲裁方法和仲裁器
KR20110134465A (ko) 데이터 전송 시스템 및 그 데이터 판독 방법
TW201424295A (zh) 匯流排訊號監測裝置及方法
CN102724144B (zh) 自适应网关装置及其传输数据的方法
US8799548B2 (en) I/O bridge device, response-reporting method, and program
CN114615106B (zh) 环形数据处理系统、方法以及网络设备
CN113625630B (zh) 上位机远程控制单片机操作的装置
CN107659413B (zh) 小型通信设备
US20080298381A1 (en) Apparatus for queue management of a global link control byte in an input/output subsystem
US20080082760A1 (en) Event holding circuit
CN113867325B (zh) 仪控系统的通信诊断方法及系统
CN1790990B (zh) 基于地址空间访问的异步串行总线通信方法及从节点
CN216014053U (zh) 一种动车组故障数据监测记录装置
TWI301571B (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160622

Termination date: 20180516

CF01 Termination of patent right due to non-payment of annual fee