CN102882507A - 输入缓冲器电路 - Google Patents

输入缓冲器电路 Download PDF

Info

Publication number
CN102882507A
CN102882507A CN2011103018963A CN201110301896A CN102882507A CN 102882507 A CN102882507 A CN 102882507A CN 2011103018963 A CN2011103018963 A CN 2011103018963A CN 201110301896 A CN201110301896 A CN 201110301896A CN 102882507 A CN102882507 A CN 102882507A
Authority
CN
China
Prior art keywords
input
input buffer
transistor
buffer circuit
metal grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103018963A
Other languages
English (en)
Other versions
CN102882507B (zh
Inventor
姜永振
金成基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DAVITDYNE Co
Original Assignee
DAVITDYNE Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DAVITDYNE Co filed Critical DAVITDYNE Co
Publication of CN102882507A publication Critical patent/CN102882507A/zh
Application granted granted Critical
Publication of CN102882507B publication Critical patent/CN102882507B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/002—Damping circuit arrangements for transducers, e.g. motional feedback circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明的输入缓冲器电路包括：焊盘；偏置部，被构成为生成恒定的偏置电压；放大部，被构成为接收所述偏置电压，对经由所述焊盘输入的输入信号进行放大并生成输出信号；以及防噪声反馈环路，被构成为接收所述输出信号的反馈并调整所述偏置电压。

Description

输入缓冲器电路
技术领域
本发明涉及一种半导体电路，尤其涉及一种输入缓冲器电路。
背景技术
图1是表示一般的模拟传声器1的等效电路图。
通常，模拟传声器包括电容(Cm、Cin)、输入缓冲器3以及放大器5。
图2是表示图1的输入缓冲器的电路图。
如图2所示，输入缓冲器3包括连接在电源端与接地端之间的晶体管(M1、M2)以及连接在晶体管M2输入端的防静电电路7。
模拟传声器1的输入电压Vin可以由下列公式表示。
Vin＝Cm/(Cm+Cin)＊Vs
此时，Cm表示振动片(diaphragm)的电容，Cin表示输入电容。
通过上述公式可知，为了将输入电压Vs顺利地传输至输入缓冲器3的输入端Vin，必须满足条件(Cm＞＞Cin)。
此时，输入电容Cin可以由下列公式表示。
Cin＝A＊Cox
此时，A表示构成输入缓冲器3的晶体管(以下称为“输入晶体管”)的面积，Cox表示氧化膜电容。
通过上述公式可知，为了减小输入电容Cin，可以减少A或减小Cox。
但是，Cox由半导体工序决定，因此在电路方面应减少A。
传声器1的SNR(信噪比，Signal to Noise Ratio)与输入晶体管的闪烁(Flicker)噪声、即与1/F(频率，Frequency)噪声相关，并与输入晶体管的面积成反比。
输入晶体管的面积越大，噪声越小；但是，输入电容Cin随之变大，导致输入损耗。
即，对于输入晶体管的面积，输入电容(Cin)与噪声之间存在互为折中(Trade-off)的关系。
例如，在微机电系统(Microelectromechanical System：MEMS)传声器中，振动片电容为1pF左右，输入端子电容必须为0.1pF(皮法、微微法)或更小，鉴于上述原因，在现有技术中，在将模拟传声器性能最优化的方面，不可避免地存在限制。
发明内容
本发明的实施例的目的在于提供一种提高了信噪比的输入缓冲器电路。
本发明的实施例的一个特征在于，包括：焊盘；偏置部，被构成为生成恒定的偏置电压；放大部，被构成为以所述偏置电压为输入，对经由所述焊盘输入的输入信号进行放大并生成输出信号；防噪声反馈环路，被构成为接收所述输出信号的反馈并调整所述偏置电压。
本发明的实施例的另一个特征在于，包括：焊盘；源极跟随器电路，被构成为响应于经由所述焊盘输入的输入信号来生成输出信号；电阻，所述电阻连接在所述源极跟随器电路的漏极端子与接地端之之间。
本发明的实施例的再一个特征在于，包括：焊盘；源极跟随器电路，被构成为响应于经由所述焊盘输入的输入信号来生成输出信号；第一电阻，所述第一电阻连接在所述源极跟随器电路的漏极端子与接地端子之间；电容，所述电容与所述第一电阻并联连接。
本发明的实施例的又一个特征在于，此时，焊盘包括层叠的第一至第三金属格子，所述第一金属格子与所述第三金属格子具有相同的形状，所述第二金属格子具有与所述第一金属格子的一部分区域重叠的形状。
本发明的实施例的又一个特征在于，此时，焊盘还包括层叠在所述第一金属格子上部的金属板。
本发明的实施例的又一个特征在于，此时，防噪声反馈环路被构成为，直接地响应于包含在所述输出信号内的与所述放大部的热噪声相对应的电压变化、或响应于通过对放大部的热噪声进行复制而产生的电压变化来调整所述偏置电压，从而消除所述热噪声。
本发明的实施例可以通过增大晶体管的尺寸并减少输入电容来将噪声抑制在最小程度，提高信噪比。
附图说明
图1是表示一般的模拟传声器1的结构的图；
图2是图1的输入缓冲器3的电路图；
图3是本发明的一个实施例的模拟传声器100的框图；
图4至图6是图3的输入缓冲器300的实施例(300-1～300-3)的电路图；
图7是表示一般的焊盘的形态的图；
图8a至图8e是本发明的实施例的焊盘310的形态和制造方法的说明图。
具体实施方式
以下参照附图对本发明的实施例进行详细说明。
图3是本发明的实施例的模拟传声器100框图。
如图3所示，本发明的实施例中，模拟传声器100包括声压转换部200、输入缓冲器300和放大部400。
声压转换部200可以是驻极体(Electret)电容方式或微机电系统(MEMS)方式的振动片。
声压转换部200将声压转换为微电压的形式并提供给输入缓冲器300。
输入缓冲器300经由焊盘(IN)310接收声压转换部200的输出并以电源的电平进行缓冲，生成输出信号OUTPRE。
放大部400将输入缓冲器300的输出信号OUTPRE放大并生成输出信号OUT。
此时，输入缓冲器300被设计为将输入电容抑制在最小程度，增大构成输入缓冲器300的晶体管的尺寸，减少闪烁(Flicker)噪声，从而提高信噪比(SNR)，这将在后面进行详细说明。
图4至图6是图3的输入缓冲器300的实施例(300-1～300-3)的电路图；
本发明的输入缓冲器300的结构如图4至图6所示。
首先，如图4所示，在本发明的一个实施例中，输入缓冲器300-1包括焊盘310、偏置部330、前置放大部340、防静电部350、以及防噪声反馈环路360。
焊盘310被构成为与图3的声压转换部200连接并接收信号。焊盘310是连接布线(Wiring)或凸起焊球(Bump Ball)等的部位。
偏置部330被构成为通过电流镜的动作来向前置放大部340提供恒定的偏置电压。
偏置部(Biasing Block)330可以设置为电流镜(Current Mirror)的方式。电流镜包括多个晶体管(M11～M13)。
前置放大部340接收偏置电压的输入，将经由焊盘310接收的输入信号放大，并生成输出信号OUTPRE。
前置放大部340包括由多个晶体管(M14、M15)构成的源极跟随器(SourceFollower)和电阻Rs。
防静电部350用于防止经由焊盘310流入的静电。
防噪声反馈环路360被设置为形成连接偏置部330和前置放大部340的反馈环路，经由所述环路去除前置放大部340的热噪声(Thermal Noise)。
防噪声反馈环路360包括晶体管M16，晶体管M16的栅极(Gate)与前置放大部340的电阻Rs的一端相连接，源极接地，而漏极与偏置部330的晶体管M11、M13的栅极共同地连接。
此时，输入缓冲器300-1的主要噪声源是前置放大部340的闪烁(Flicker)噪声、即1/F(Frequency，频率)噪声和热噪声。特别地，热噪声随着前置放大部340的工作而表现在晶体管M14、M15和电阻Rs上。由于这种热噪声，输出信号OUTPRE的电压电平与正常电平相比会发生变化。
防噪声反馈环路360形成与偏置部330和前置放大部340相连接的反馈环路。
因此，在防噪声反馈环路360中，晶体管M16以对热噪声下的预备放大器340的电压变化进行响应的方式工作。
通过根据晶体管M16的工作来调整偏置部330的偏置电压，可以去除由包含在输出信号OUTPRE中的热噪声所导致的电压差。
此时，输入缓冲器300-1的输入电容相当于晶体管M15的栅极的电容与晶体管M16的栅极的电容的串联值。
因此，晶体管M16实现为具备小的面积，而晶体管M15实现为具备比较大的面积从而具有小的闪烁(flicker)噪声。
这种情况下，输入电容可以体现为晶体管M16的电容，例如数fF(毫微微法)，而实质上与晶体管M15无关。
另一方面，通常，传声器应在1.5V～3.6V范围的电源电压下工作。因此，当施加低电压、例如1.5V的电源电压时，为了使本发明的实施例中的传声器100能够正常工作，应使电阻Rs上的压降为0.2V或更低。
为此，本发明的实施例采用阈值电压非常低(例如0.1V)的原生(Native)晶体管来构成晶体管M16。
如上所述，本发明的实施例的输入缓冲器300-1通过合理地选择晶体管并调整面积，不仅能够将输入电容抑制在最小限度，同时也能够减少闪烁噪声和热噪声。
另外，通过改善焊盘310的布局，能够进一步减小输入电容，这将在后面进行说明。
如图5所示，本发明的另一个实施例的输入缓冲器300-2包括焊盘310、偏置部330、前置放大部341、防静电部350以及防噪声反馈环路361。
此时，除了前置放大部341和防噪声反馈环路361外，其余结构与图4的结构相同。
前置放大部341包括由多个晶体管(M14、M15)构成的源极跟随器(SourceFollower)、电阻Rs以及电容Cs。
与图4的前置放大部340相比，前置放大部341还包括电容Cs。
电容Cs在源极跟随器的漏极、即晶体管M15的漏极与接地端之间与电阻Rs并联。
电容Cs具有非常小的电容值，例如为数fF。
此时，输入电容Cin以如下公式定义。
Cin＝Cin_bottom+Cin_top
此时，Cin_bottom和Cin_top分别是指以焊盘310为基准的下方和上方的电容。
Cin_bottom＝CgdM15+Cs
此时，CgdM15是晶体管M15的栅极-漏极间的电容。
Cin_top＝CgsM15+CgdM14
此时，CgsM15是晶体管M15的栅极-源极间的电容，CgdM14是晶体管M14的栅极-漏极间的电容。
在Cin_bottom中，当Cs远小于CgdM15时，实质上公式变成Cin_bottom＝Cs。
另外，当晶体管M14的栅极的大小远小于晶体管M15的栅极的大小时，公式变成Cin_top＝CgdM14，相应地，Cin＝Cs+CgdM14。
其结果，通过在调整晶体管(M14、M15)的尺寸的同时调整电容，将噪声抑制在最小程度，从而可以提高信噪比。
防噪声反馈环路361包括多个晶体管(M16、M17)和电阻R11。
与图4的防噪声反馈环路360相比，防噪声反馈环路361追加了晶体管M17和电阻R11，但其基本动作是相似的。
图4的防噪声反馈环路360经由前置放大部340的电阻Rs直接反馈。
但是，在图5的防噪声反馈环路361中，使用晶体管M17对前置放大部341的电流进行镜像并经由与晶体管M17连接的电阻R11进行反馈，消除对应于热噪声的电压差。
另外，在图4的情况下，电阻Rs上的压降应为0.2V或更低，因此可以限制输出信号OUTPRE的电压幅度，使用原生(Native)晶体管作为晶体管M16。
但是，在图5的情况下，采用电容Cs与电阻Rs并联的结构，因此能够解决输出信号OUTPRE的电压幅度的限制的问题。因此，晶体管M16能够使用普通的晶体管，而不使用原生晶体管，由此能够相对地简化工艺。
如图6所示，本发明的另一个实施例的输入缓冲器300-3包括焊盘310、偏置部330、前置放大部341、防静电部350以及防噪声反馈环路362。
此时，除了防噪声反馈环路362之外，其余结构与图5的结构相同。
防噪声反馈环路362包括多个晶体管(M16、M17、M18)以及电阻R11。
防噪声反馈环路362与图5相比追加了晶体管M18。
此时，追加晶体管M18是为了使防噪声反馈环路362比图5更能够准确地将热噪声导致的电压变化进行反馈。
在采用如上结构的防噪声反馈环路362中，使用晶体管(M17、M18)对前置放大部341的电流进行镜像，并使用与晶体管M18相连接的电阻R11来获得反馈，从而能够调整输出信号OUTPRE的电压电平，据此消除热噪声。
另外，本发明的实施例在利用上述输入缓冲器300的内部电路减小输入电容之外，还改善了焊盘(IN)310的布局，据此能够进一步减小输入电容，以下将参照图7至图8e进行说明。
图7是表示一般的焊盘的形态的图。
一般的焊盘为如图7那样的多个金属板层叠的形态。因此，几乎所有的区域都相互对置，故相邻的金属板之间形成电容，这会使输入信号中包含噪声或者使输入信号本身衰减，造成不良的作用。
图8a至图8e是本发明的实施例的焊盘310的形态和制造方法的说明图。
在本发明的实施例中，焊盘310的最上层使用如图7那样的形状的金属板，但其下层则采用如图8a的多层格子结构。
在图8a的焊盘310中层叠了图8b的第一金属格子、图8c的第二金属格子以及图8e的第三金属格子而构成。
即，将图8b的第一金属格子与图8c的第二金属格子层叠，生成图8d的多层金属格子，并在其上层叠图8e的第三金属格子，最终构成图8a的焊盘310(此时为不包括图7的金属板的状态)。
此时，图8b的第一金属格子与图8e的第三金属格子形成为相互地相同，而图8c的第二金属格子与图8b的第一金属格子相互错开。
因此，图8a所示的本发明中的焊盘310采用一种将相邻的层之间相互对置的面积最小化了的多层格子结构，从而可以将焊盘310的电容抑制在最小程度。
另外，图8a至图8e仅是根据本发明的实施例的格子结构的一例，除此之外，可以采用四边形或圆形等各种形状。
如上所述，本发明所属的技术领域的普通技术人员应该能够理解在不变更本发明的技术思想或必要特征的情况下，本发明能够实施为其他具体形态。因此，以上记述的实施例在所有方面仅为例示，本发明并不仅限于上述实施例。本发明的范围由权利要求书确定，权利请求范围的含义和范围以及由其等价概念导出的所有变更或变形形态均应视为属于本发明的范围。

Claims (20)

1.一种输入缓冲器电路，包括：
焊盘；
偏置部，被构成为生成恒定的偏置电压；
放大部，被构成为以所述偏置电压为输入，对经由所述焊盘输入的输入信号进行放大并生成输出信号；以及
防噪声反馈环路，被构成为接收所述输出信号的反馈并调整所述偏置电压。
2.根据权利要求1所述的输入缓冲器电路，其中，
所述焊盘包括层叠的第一至第三金属格子，
所述第一金属格子与所述第三金属格子具有相同的形状，以及
所述第二金属格子具有与所述第一金属格子的一部分区域重叠的形状。
3.根据权利要求2所述的输入缓冲器电路，其中，
所述焊盘还包括层叠在所述第一金属格子上部的金属板。
4.根据权利要求1所述的输入缓冲器电路，其中，
所述防噪声反馈环路响应于包含在所述输出信号内的与所述放大部的热噪声相对应的电压变化来调整所述偏置电压，从而消除所述热噪声。
5.根据权利要求1所述的输入缓冲器电路，其中，
所述放大器和所述防噪声反馈环路分别利用晶体管的组合而构成，
所述放大部中接收所述输入信号的晶体管的栅极面积大于所述防噪声反馈环路中接收所述输出信号的反馈的晶体管的栅极面积。
6.一种输入缓冲器电路，包括：
焊盘；
源极跟随器电路，被构成为响应于经由所述焊盘输入的输入信号来生成输出信号，以及
电阻，所述电阻连接在所述源极跟随器电路的漏极端子与接地端子之间。
7.根据权利要求6所述的输入缓冲器电路，还包括：
电流镜，被构成为所述源极跟随器电路提供恒定的偏置电压。
8.根据权利要求7所述的输入缓冲器电路，其中，
所述源极跟随器电路包括：
第一晶体管，所述第一晶体管的源极与电源端子相连接，栅极接收所述偏置电压的输入；以及
第二晶体管，所述第二晶体管的栅极接收所述输入信号的输入，源极与所述第一晶体管的漏极相连接。
9.根据权利要求8所述的输入缓冲器电路，还包括：
第三晶体管，所述第三晶体管的栅极与所述电阻的一端相连接，源极接地，而漏极与所述电流镜相连接。
10.根据权利要求9所述的输入缓冲器电路，其中，
所述第二晶体管的栅极面积大于所述第三晶体管的栅极面积。
11.根据权利要求9所述的输入缓冲器电路，其中，
所述第三晶体管由原生晶体管构成。
12.根据权利要求6所述的输入缓冲器电路，其中，
所述焊盘包括层叠的第一至第三金属格子，
所述第一金属格子与所述第三金属格子具有相同的形状，以及
所述第二金属格子具有与所述第一金属格子的一部分区域重叠的形状。
13.根据权利要求12所述的输入缓冲器电路，其中，
所述焊盘还包括层叠在所述第一金属格子上部的金属板。
14.一种输入缓冲器电路，包括：
焊盘；
源极跟随器电路，被构成为响应于经由所述焊盘输入的输入信号来生成输出信号；
第一电阻，所述第一电阻连接在所述源极跟随器电路的漏极端子与接地端子之间，以及
电容，所述电容与所述第一电阻并联连接。
15.根据权利要求14所述的输入缓冲器电路，还包括：
电流镜，被构成为向所述源极跟随器电路提供恒定的偏置电压。
16.根据权利要求15所述的输入缓冲器电路，其中，
所述源极跟随器电路包括：
第一晶体管，所述第一晶体管的源极与电源端子相连接，栅极接收所述偏置电压的输入；以及
第二晶体管，所述第二晶体管的栅极接收所述输入信号的输入，源极与所述第一晶体管的漏极相连接。
17.根据权利要求16所述的输入缓冲器电路，还包括：
第三晶体管，所述第三晶体管的源极与电源端子相连接，栅极接收所述偏置电压的输入；
第二电阻，所述第二电阻连接在所述第三晶体管的漏极与接地端子之间，以及
第四晶体管，所述第四晶体管的栅极与所述第二电阻的一端相连接，源极接地，而漏极与所述电流镜相连接。
18.根据权利要求16所述的输入缓冲器电路，其中，
所述第二晶体管的栅极面积大于所述第一晶体管的栅极面积。
19.根据权利要求14所述的输入缓冲器电路，其中，
所述焊盘包括层叠的第一至第三金属格子，
所述第一金属格子与所述第三金属格子具有相同的形状，以及
所述第二金属格子具有与所述第一金属格子的一部分区域重叠的形状。
20.根据权利要求19所述的输入缓冲器电路，其中，
所述焊盘还包括层叠在所述第一金属格子上部的金属板。
CN201110301896.3A 2011-07-11 2011-10-09 输入缓冲器电路 Expired - Fee Related CN102882507B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110068499A KR101133590B1 (ko) 2011-07-11 2011-07-11 입력 버퍼 회로
KR10-2011-0068499 2011-07-11

Publications (2)

Publication Number Publication Date
CN102882507A true CN102882507A (zh) 2013-01-16
CN102882507B CN102882507B (zh) 2017-06-13

Family

ID=46143298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110301896.3A Expired - Fee Related CN102882507B (zh) 2011-07-11 2011-10-09 输入缓冲器电路

Country Status (2)

Country Link
KR (1) KR101133590B1 (zh)
CN (1) CN102882507B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108153359A (zh) * 2016-12-02 2018-06-12 矽统科技股份有限公司 传感装置
CN108170195A (zh) * 2016-12-07 2018-06-15 矽统科技股份有限公司 源极跟随器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190087137A (ko) 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 신호 생성 회로 및 이를 포함하는 반도체 메모리 장치
KR102361021B1 (ko) * 2019-10-18 2022-02-09 (주)다빛센스 전치 증폭장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003221B1 (ko) * 1993-06-05 1996-03-07 삼성전자주식회사 바이어스회로를 가지는 반도체집적회로의 입력버퍼
KR100240874B1 (ko) * 1997-03-18 2000-01-15 윤종용 반도체장치의내부전압발생회로
KR19990079946A (ko) * 1998-04-10 1999-11-05 윤종용 고주파용 차동 신호 출력 버퍼
KR100476559B1 (ko) 2002-11-05 2005-03-17 삼성전기주식회사 온도 보상 수정 발진기의 사인 버퍼 회로
JP2005020518A (ja) * 2003-06-27 2005-01-20 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品並びにその製造方法
TWI339007B (en) * 2006-11-21 2011-03-11 Ind Tech Res Inst Design method of low frequency analog circuit and low frequency analog circuit using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108153359A (zh) * 2016-12-02 2018-06-12 矽统科技股份有限公司 传感装置
CN108170195A (zh) * 2016-12-07 2018-06-15 矽统科技股份有限公司 源极跟随器
CN108170195B (zh) * 2016-12-07 2020-04-17 矽统科技股份有限公司 源极跟随器

Also Published As

Publication number Publication date
KR101133590B1 (ko) 2012-04-05
CN102882507B (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US10182292B2 (en) Differential amplifier circuit for a capacitive acoustic transducer and corresponding capacitive acoustic transducer
US8774428B2 (en) Very low power MEMS microphone
US8610497B2 (en) System and method for capacitive signal source amplifier
CN102882507A (zh) 输入缓冲器电路
US8816769B2 (en) Differential stacked output stage for power amplifiers
US20140079254A1 (en) Mems microphone using noise filter
US7679451B2 (en) Power supply device for driving an amplifier
KR101098047B1 (ko) 콘덴서 마이크의 증폭 회로
US8963639B2 (en) Frequency compensation techniques for low-power and small-area multistage amplifiers
CN1908840A (zh) 恒流电路
JP4412507B2 (ja) 半導体回路
US10618077B2 (en) Method of controlling amplifiers, corresponding circuit and device
US20140270262A1 (en) Adjustable biasing circuits for mems capacitive microphones
CN101729028B (zh) 放大元件
KR20160022819A (ko) 볼티지 레귤레이터
US20100166227A1 (en) Circuits for biasing/charging high impedance loads
US7342443B2 (en) Operational amplifier
JPH0213854B2 (zh)
CN101626219B (zh) 一种抵消前馈通路的密勒补偿方法
US8058931B1 (en) Enhancing an operational amplifier's capacitive load driving capability using parallel Miller feedback
US10547277B2 (en) MEMS capacitive sensor
Barbieri et al. Pseudo-differential analog readout circuit for MEMS microphones performing 135dBSPL AOP and 66dBA SNR at 1Pa
TW201431282A (zh) 放大電路的電壓調整電路及相關的調整方法
TWI323969B (en) Power supply device for driving amplifiers
US9736586B2 (en) Condenser microphone

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170613

Termination date: 20201009

CF01 Termination of patent right due to non-payment of annual fee