CN103580626A - 用于功率放大器的差分堆叠输出级 - Google Patents

用于功率放大器的差分堆叠输出级 Download PDF

Info

Publication number
CN103580626A
CN103580626A CN201310296954.7A CN201310296954A CN103580626A CN 103580626 A CN103580626 A CN 103580626A CN 201310296954 A CN201310296954 A CN 201310296954A CN 103580626 A CN103580626 A CN 103580626A
Authority
CN
China
Prior art keywords
harmonic wave
transistor
voltage
common
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310296954.7A
Other languages
English (en)
Other versions
CN103580626B (zh
Inventor
J.莫雷拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103580626A publication Critical patent/CN103580626A/zh
Application granted granted Critical
Publication of CN103580626B publication Critical patent/CN103580626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45301—Indexing scheme relating to differential amplifiers there are multiple cascaded folded or not folded common gate stages of a cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种功率放大器系统包括晶体管堆叠和上部。上部包括LC谐波回路。LC谐波回路构造为产生选择的谐波来减轻电压应力和促进放大器效率。晶体管堆叠包括串联连接的输入晶体管和上部晶体管。输入晶体管构造为接收输入信号，并且上部晶体管构造为提供放大器输出信号。LC谐波回路构造为将选择的谐波提供到上部晶体管的至少栅极。

Description

用于功率放大器的差分堆叠输出级
背景技术
功率放大器是增加输入信号功率的装置。功率放大器被用于许多电路、通信系统、电子装置等。
功率放大器具有与它们行为关联的各种性能。这些性能包括增益、效率、输出功率、带宽、线性、稳定性、动态范围等。随着时间的过去，这些性能可能从它们原始值改变或退化。
附图说明
图1是示出使用偶数阶谐波来减轻电压应力的功率放大器系统的简图。
图2是示出使用偶数阶谐波来减轻电压应力的功率放大器系统的简图。
图3是示出用于功率放大器系统的差模路径的等效电路的电路图。
图4是示出用于功率放大器系统的共模路径的等效电路的电路图。
图5是示出具有用于LC谐振回路的所选电容值的功率放大器系统的简图。
图6是示出具有用于LC谐振回路的另一所选电容值的功率放大器系统的简图。
图7是示出具有两个晶体管堆叠的功率放大器系统的简图。
图8是示出对于具有两个晶体管堆叠的功率放大器的电压波形的曲线图。
图9是示出具有三个晶体管堆叠的功率放大器系统的简图。
图10是示出对于具有三个晶体管堆叠的功率放大器的电压波形的曲线图。
图11是示出构造和操作功率放大器系统的方法的流程图。
具体实施方式
公开了减轻或控制功率放大器的各个晶体管上的应力的方法和系统。应力包括外加电压值和被功率放大器的各个晶体管所见的电压摆动。系统和方法有选择地引入控制和/或分享应力的谐波。
用于功率放大器的一些关键参数是它们在没有由于电压应力（诸如外加电压和电压摆动）导致改变的情况下维持所选或期望的特性的能力。应力或过应力晶体管可以引起晶体管操作特性随时间过去而退化或失效。因此，放大器规格可包括在没有对晶体管施加过应力的情况下将要达到输出功率以便它们的特性在产品使用期期间保持相对稳定。另外，该规格还典型地需要作为输出功率对功率消耗比的指定效率。另外，没有满足指定效率导致高功率消耗。高功率消耗的一些负面影响是功率放大器的低电池自治和大量自加热。
在标准CMOS技术中集成功率放大器的设计特别具有挑战。例如，1W递送到50ohm负载意味着当假设为正弦波时，负载上的电压摆动将是20Vpp。然而，典型使用的晶体管可以仅仅经受几个伏特。因此，功率放大器被设计为在晶体管上利用比在负载上使用更低的电压。
存在各种技术来在功率放大器中减轻晶体管上的电压应力或过电压应力。一个技术是在输出级和负载之间利用阻抗匹配网络。通过利用适当的阻抗转换比，在输出级上最大电压可以被维持为低于在负载上的最大电压以便晶体管不被施加过电压应力。然而，与高阻抗转换比匹配的网络典型地具有导致相对低效率的高损耗。此外，转换比的选择也可通过其他因素确定，诸如在给定电源电压确保最大功率传递到负载。
使用的另一个技术是使用一堆晶体管代替单一晶体管。因此，如果使用一堆晶体管，则在每个晶体管上最大电压一般比在输出级上最大电压小得多。典型地，位于堆叠底部的晶体管被连接在共源极。在堆叠中其他晶体管可以被连接在共栅极。为了在堆叠的晶体管上获得电压应力的适当分布，共栅极连接经常被简并（degenerated），这意味着栅极电压不是处于固定电位，而是成为信号相关的。正常地，当输出电压增加时栅极电压增加，当输出电压减少时栅极电压减少。因此，当堆叠导电（高电流、低输出电压）时，栅极电压相对低的，这导致输出堆叠的相对高的ON电阻。因此，结果是相对高的功率损耗和低效率。
本发明的发明人意识到差分功率放大器包括共模和差模路径并且这些路径不必相同。本发明的一个或更多实施例利用仅仅存在于共模路径中的偶数阶谐波来减轻电压应力，同时保持堆叠的ON电阻低。
图1是示出具有晶体管堆叠并且利用选择的谐波来减轻电压应力的功率放大器系统100的简图。系统100包括晶体管堆叠102、下部102和上部104。系统100利用偶数谐波来减轻各个晶体管电压应力，减轻功率损耗并且获得适当效率。
下部102包括晶体管堆叠的至少一部分并且接收输入信号。上部104包括LC谐波回路和上部晶体管106并且构造为提供功率放大器输出信号。
晶体管堆叠包括串联连接的一个或更多晶体管。堆叠包括输入或下部晶体管108、一个或更多栅极连接晶体管110并且也可以包括也称为输出晶体管的上部晶体管106。堆叠构造为通过输入晶体管108接收由Vin+和Vin-指示的差分输入信号。
上部104被供给偏置电压Vbias和供给电压并且提供由Vout+和Vout-指示的功率放大器输出，其是差分输出信号。功率放大器输出被提供适当效率并且没有对晶体管堆叠的晶体管施加过应力。
上部104的LC谐波回路包括电感器L和电容器C1和C2。LC谐波回路构造或形成尺寸为以用于差分信号基谐波的频率和用于共模信号的偶数阶（典型地或正常地为二阶）谐波的频率共振，这是因为电容器C1和C2被差分地连接。谐波，被称为选择的谐波，被馈送到晶体管堆叠的至少一部分的栅极来减轻系统100的各个晶体管上的电压应力。在一个实例中，选择的谐波被馈送到晶体管堆叠的栅极连接晶体管106和110中至少一些的栅极。
选择的谐波包含或包括偶数阶谐波（数个谐波），诸如二阶谐波。栅极连接晶体管的栅电压依赖于作为偶数阶谐波的共模信号。因此，栅极连接晶体管的栅电压可以通过馈送偶数阶谐波到那些栅极来调整或改变。栅极连接晶体管的栅电压理想上独立于差分信号。结果，堆叠的栅极连接晶体管的栅电压在输出电压的正和负峰值两者期间是相对高的，在上升和下降过渡期间是相对低的。结果，当高电流流经晶体管堆叠时，栅电压是相对高的，其导致输出级相对低的ON电阻。这导致相对低功率损耗和相对高效率。在过渡期间相对低栅电压对效率不具有实质影响。
相比之下，不选择地将输出电压的所有频率分量馈送到晶体管栅极的上面描述的传统技术导致当堆叠导电时（高电流、低输出电压）用于堆叠的低栅极电压。这导致相对高的ON电阻，其导致相对更高的功率损耗和更低效率。此外，上面描述的另一个传统技术仅仅使用阻抗匹配网络。然而，阻抗匹配网络典型地具有导致相对更低功率效率的高损耗。
图2是示出利用选择的谐波减轻电压应力的功率放大器系统200的简图。系统200包括下部202和上部204。系统200利用偶数阶谐波减轻各个晶体管电压应力，减轻功率损耗并且获得适当效率。
系统200如图所示包括具有串联连接的一个或更多晶体管的晶体管堆叠。堆叠包括输入晶体管208、一个或更多栅极晶体管210并且可以包括输出或上部晶体管206。堆叠构造为经由输入晶体管208接收由Vin+和Vin-指示的差分输入信号。
上部204包括上部晶体管206和LC电路或谐波回路。上部204构造为提供由Vout+和Vout-指示的差分输出信号，被称为功率放大器输出。上部204还构造为接收偏置电压Vbias和供给电压。功率放大器输出被提供适当效率并且减轻应力到系统200的晶体管。
LC谐波回路示出为具有对于LC谐波回路的提供包括偶数阶谐波的选择谐波的适当构造。领会到可预期替换构造并且与本发明一致。
LC谐波回路包括如图所示由C1、C2以及C3指示的电容器。对于C1、C2和C3的值可被选择为获得所选谐波来减轻系统200的晶体管上的电压应力。如果C1被选择为大于C2，则包括基谐波的奇数阶谐波被馈送到上部晶体管206的栅极。这可以降低效率，但当堆叠102为OFF时，可需要降低这些晶体管上的电压应力。部分的电压应力然后被转移到在堆叠中的其他晶体管。如果C1被选择为等于C2，则仅仅偶数阶谐波可以通过电容器被馈送；奇数阶谐波可以仅仅通过寄生晶体管电容被馈送。
选择C1小于C2允许栅极到漏极电容（Cgd）取消。如果C1加Cgd等于C2，则奇数阶谐波可以仍然通过栅极到源极电容被提供到上部晶体管206的栅极。这种影响可以通过选择C1和Cgd的和小于C2来取消，然而由于差分信号的正反馈可能遇到不稳定性。
在没有显著影响上部204的LC谐波回路的共振的情况下，电容器C3允许进一步控制包括奇数阶谐波的差分栅极电压开关。
功率放大器系统200包括不同的共模路径和差模路径。共模路径和差模路径设计为具有不同的传递函数以便在没有折衷效率的情况下在堆叠上分布电压应力。如上面所示，设置C1等于C2大体经由共模路径将偶数谐波馈送到上部晶体管的栅极。因此，可以减轻电压应力，同时保持堆叠的ON电阻相对低。下面提供共模和差摸路径的额外细节。
图3是示出用于功率放大器系统200的差摸路径的等效电路300的电路图。电路300是系统200对于差分信号路径的等效电路。对于类似命名的元件的额外描述可以在上面功率放大器系统200的描述中被参考。
电路300包括下部202和上部204。下部包括在输入晶体管208接收一半差分输入信号Vin的晶体管堆叠。晶体管堆叠还包括一个或更多栅极连接晶体管210。堆叠也可以包括上部晶体管206。
上部204包括上部晶体管206和LC谐波回路。上部构造为提供功率放大器输出Vout+通过上部晶体管206的部分。此外，上部204构造为接收偏置电压Vbias和供给电压。
如果晶体管电容被忽视，则上部晶体管206的栅极电压以(C1-C2)/(C1+C2+2C3)的比跟随输出电压（漏极）。对于差模路径的传递函数将奇数阶谐波（包括基谐波）馈送到上部晶体管206的栅极。
图4是示出用于功率放大器系统200的共模路径的等效电路400的电路图。等效电路400描述共模信号路径。用于类似命名元件的额外描述可以在上面功率放大器系统200的描述中被参考。
电路400包括下部202和上部204。下部包括晶体管堆叠，其包括输入晶体管208和一个或更多串联栅极连接晶体管210。堆叠也可以包括上部晶体管206。输入晶体管208接收输入信号Vin的一部分。
上部204包括上部晶体管206并且构造为提供输出信号Vout的共模分量。可见上部晶体管206对于RF信号是二极管连接的并且它的栅极电压随着输出（漏极）浮动。
提供图3和图4来便于理解电容器C1、C2和C3的布置、差模和共模路径以及对于放大器系统200的结果传递函数。
图5是示出功率放大器系统500的简图。系统500包括下部502和上部504。系统500是上面描述的系统200的特殊情况，其中C3=0。结果，图2和系统200可以被参考来便于理解和用于额外描述。
下部502包括输入晶体管208和一个或更多栅极连接晶体管210。输入晶体管208构造为接收指示为Vin+和Vin-的输入信号。晶体管堆叠包括输入晶体管208和一个或更多栅极连接晶体管210并且构造为在一个或更多栅极连接晶体管210的最后晶体管的漏极提供堆叠输出。
上部504包括上部晶体管206和LC谐波回路。上部晶体管206构造为提供由Vout+和Vout-指示的功率放大器输出。LC谐波回路包括几对电容器C1和C2。
图6是示出功率放大器系统600的简图。系统600包括下部602和上部604。系统600是上面描述的系统200的特殊情况，其中C3=无穷大。结果，图2和系统200可以被参考来便于理解和用于额外描述。
下部602包括输入晶体管208和一个或更多栅极连接晶体管210。输入晶体管208被构造为接收指示为Vin+和Vin-的输入信号。晶体管堆叠包括输入晶体管208和一个或更多栅极连接晶体管210并且构造为在一个或更多栅极连接晶体管210的最后晶体管的漏极提供堆叠输出。
上部604包括上部晶体管206和LC谐波回路。上部晶体管206构造为提供由Vout+和Vout-指示的功率放大器输出。LC振荡回路在这里仅仅包括一对电容器C1。
随着C3设为无穷大，图2的C1和C2被并联连接；它们可以被结合为单一电容器C1，其值是原始C1和C2值的总和。
注意到电容器可以被添加在放大器系统（例如200）的输出节点和RF地面之间以便调谐差模和共模路径两者的共振频率。此外，电容器可以被添加在堆叠的上部晶体管的栅极和RF地面之间，以便减小差模和共模两者栅极电压摆动。
图7是示出功率放大器系统700的简图。系统700包括下部702和上部704。系统700是上面描述的系统200和600的特殊情况，其中C3=无穷大。结果，图2和系统200以及图6和系统600可以被参考来便于理解。
下部702包括输入晶体管708。输入晶体管708构造为接收由Vin+和Vin-指示的差分输入信号。上部704包括上部晶体管706和LC电路或谐波回路。上部704构造为提供由Vout+和Vout-指示的差分输出信号。显示负载710耦合到上部704的输出。晶体管堆叠包括输入晶体管708和上部晶体管706，也称为输出晶体管。LC谐波回路构造为将选择的谐波馈送到晶体管堆叠的栅极，尤其上部晶体管706。
图8是示出用于图7的放大器系统700的电压波形800的曲线图。提供波形800作为实例来便于理解。领会到可以得出不同的波形和电压值。提供波形用于LC谐波回路的实例构造。
曲线图包括显示时间（ps）的x轴和显示电压（V）的y轴。曲线图覆盖堆叠的左部或侧部；右部具有相同波形，仅仅移位半个周期。线801代表在输入晶体管708的栅极的输入信号（Vin+）或（VG1）。线802代表在输入晶体管708的漏极的漏极电压/信号（VD1）。线803代表在上部晶体管706的栅极电压（VG2）。线804代表在上部晶体管708的漏极电压（VD2），也称为输出信号（Vout-）。
在一个实例中，LC谐波回路构造中，负载710是大约50ohm。R构造为具有从100到1000ohm的电阻值并且C构造为具有从2到20pF的电容。各元件的值取决于系统规格和使用的技术。这些值的范围意在对于在移动电话发射机中的功率放大器覆盖典型值并且应该被视作示例性的。
在此实例中，上部晶体管706的栅极电压803跟随上部晶体管706的漏极电压804的共模输出电压。仅仅基础和二阶谐波是相关的。第三和更高阶谐波高度地被减弱。
堆叠的输出电压（或输出信号）804从大约0到2（Vdd+V2）摆动，其中V2是输出信号的共模分量的幅值。在正峰值810，电压应力处在最大值。在正峰值810，输出信号804处在2（Vdd+V2）并且上部晶体管706的栅极电压803是Vdd+V2，并且输入晶体管708的漏极电压802是VG2-Vth，其等于Vdd+V2-Vth，其中Vth是上部晶体管706的阈值电压。上部和输入晶体管706和708的漏极对源极电压对于上部晶体管706是Vdd+V2+Vth，并且对于输入晶体管708是Vdd+V2-Vth。因此，电压应力被上部和输入晶体管706和708不平等地分布。然而，在减轻电压应力的同时，上部晶体管706可以被选择为具有更长的信道长度而输入晶体管可以被更快选择来利用此变化。
图9是示出功率放大器系统900的简图。系统900包括下部902和上部904。系统900是上面描述的系统200的特殊情况。结果，图2和系统200可以被参考来便于理解和用于额外描述。
下部902包括输入晶体管908和栅极连接晶体管912。输入晶体管908构造为接收由Vin+和Vin-指示的差分输入信号。上部904包括上部晶体管906和LC电路或谐波回路。上部904构造为提供由Vout+和Vout-指示的差分输出信号。显示负载910耦合到上部904的输出。晶体管堆叠包括输入晶体管908、栅极连接晶体管912和上部晶体管906。上部晶体管906也被称为输出晶体管。LC谐波回路构造为将选择的谐波馈送到晶体管堆叠的栅极，尤其到上部晶体管906。
图10是示出对于图9的放大器系统900的电压波形1000的曲线图。提供波形作为实例来便于理解。领会到可以得到不同的波形和电压值。
曲线图包括显示时间（ps）的x轴和显示电压（V）的y轴。曲线图仅仅考虑了图9的堆叠的左部；右部具有相同波形，仅仅移位半个周期。线1001代表在输入晶体管908处的输入电压（Vin+）或（VG1）。线1002代表在输入晶体管908处的漏极电压（VD1）。线1003代表在中间或栅极连接晶体管912处的栅极电压（VG2）。线1004代表在栅极连接晶体管912处的漏极电压（VD2）。线1005代表在上部或输出晶体管906处的栅极电压（VG3）。线1006代表在上部晶体管906处的漏极电压（VD3）。VD3也代表输出信号（vout-）。
在一个实例中，LC谐波回路构造中，负载910处在大约50ohm。R构造为具有从200到2000ohm的电阻值。C3构造为具有从0.1到10pF的电容值。C1和C2被设置为相等并且构造为具有从1到10pF的电容值。如上面描述的，C3一般小于C1或C2。
输出信号1006（VD3）示出为在1010具有峰值。峰值1010代表最大电压应力。此LC谐波回路构造在上部晶体管906的栅极允许某些差分电压摆动1005，然而栅极电压在上部晶体管的漏极1006仍然跟随共模输出电压。这降低了上部晶体管906上的电压应力。在栅极连接晶体管912的栅极的栅极电压1003被差分地接地并且对于RF信号共模浮动。输入晶体管908和栅极连接晶体管912的栅极电压1001和1003因此显示晶体管908和912可以共同地忍受比图7的单一输入晶体管708更高的电压应力。
图11是示出构造和操作功率放大器系统的方法1100的流程图。方法1100减轻电压摆动和应力来便于功率放大器系统的操作。
该方法开始于方框1102，其中获得对于功率放大器系统的参数或规格。参数包括外加电压、电压摆动、最大电压应力、每单个晶体管的允许电压应力、电压摆动等。
在方框1104根据参数/规格开发或构造晶体管堆叠。开发晶体管堆叠以便具有适当数量的串联连接的晶体管栅极从而降低在晶体管堆叠的各个晶体管上的电压应力。在一个实例中，堆叠包括串联连接的一组晶体管，诸如在图9中所示。晶体管堆叠可以包括下面的一个或多个：输入晶体管、栅极连接晶体管、输出晶体管等。
在方框1106根据参数/规格选择谐波。选择的谐波包括偶数阶谐波（通常为第二阶谐波）并且也可以包括奇数阶谐波（通常基波）。偶数阶谐波被选择用于晶体管堆叠以便减轻在堆叠的至少部分晶体管上的电压应力。在一个实例中，选择谐波以便减轻在输出晶体管的栅极上的电压应力。
在方框1108根据选择的谐波构造LC谐波回路。因此，在LC谐波回路中电容器和电感器的数量、构造和数值被确定为提供共模路径和差模路径传递函数。上面包括系统200和图2的描述示出了确定尺寸或构造LC谐波回路以便获得选择的谐波的实例。因此，根据满足参数/规格来构造LC谐波回路。
在方框1110在指定的参数或规格内，功率放大器系统操作。例如，在堆叠内的晶体管受到在阈值下的电压电平的范围或摆动。电压电平的摆动被称为电压应力。
尽管上述方法1100被示出并且在下面描述为一系列行为或事件，但将领会到这些行为或事件的示出排序不以限制意义被解释。例如，一些行为可以不同顺序发生和/或与除在文中示出和/或描述的那些之外其他行为或事件同时发生。此外，并非所有示出的行为可被要求实施文中公开的一个或更多方面或实施例。并且，可以一个或更多单独行为和/或阶段执行文中描述的一个或更多行为。
功率放大器系统包括晶体管堆叠和上部。上部包括LC谐波回路。LC谐波回路构造为产生选择的谐波来减轻电压应力和促进放大器效率。晶体管堆叠包括串联连接的输入晶体管和上部晶体管。输入晶体管构造为接收输入信号，上部晶体管构造为提供放大器输出信号。LC谐波回路构造为将选择的谐波提供到上部晶体管的至少栅极。
差分功率放大器系统具有晶体管堆叠和上部。晶体管堆叠构造为接收差分输入信号并且提供堆叠输出。晶体管堆叠受到堆叠电压应力。上部构造为从堆叠输出产生差分放大器输出信号。上部包括构造为不仅产生包含输出信号的基谐波而且还产生被馈送到堆叠晶体管栅极的偶数谐波（诸如第二阶谐波）的LC谐波回路，以便减轻电压应力。系统也包括共模路径和差模路径。共模路径具有共模传递函数。差模路径具有与共模传递函数不同的差分传递函数。
公开了一种构造功率放大器系统的方法。晶体管堆叠构造为减轻应力。选择谐波来进一步减轻电压应力。选择的谐波包括偶数阶谐波。LC谐波回路构造为产生选择的谐波并且为共模和差模路径提供不同的传递函数。选择的谐波被提供到晶体管堆叠的上部晶体管的栅极。
具体关于由上述部件或结构（组件、器件、电路、系统等）进行的各种功能，用于描述这些部件的术语（包括对“装置”的引用）除非另有所指，否则意在对应于进行所述部件的指定功能的任何部件或结构（例如，在功能上等价），即使在本发明的文中所示的示例性实施方式中在结构上不等价于进行所述功能的公开结构，亦是如此。另外，尽管可关于若干实施方式中的仅一个实施方式公开了本发明的特定特征，但此特征可根据期望和对于任何给定或特定应用的优点与其他实施方式的一个或多个其他特征相组合。此外，至于术语“包括有”、“包括”、“具有”、“有”、“带有”或在具体实施方式和权利要求中使用的各种变型，这些术语意在以类似于术语“包含”类似的方式涵盖在内。

Claims (22)

1. 一种功率放大器系统，包括：
上部，其具有LC谐波回路，其中所述LC谐波回路构造为产生选择的谐波来减轻电压应力和促进放大器效率；
晶体管堆叠，其具有串联连接的输入晶体管和上部晶体管，其中所述输入晶体管构造为接收输入信号，并且所述上部晶体管构造为提供输出信号；以及
其中，所述LC谐波回路构造为将所述选择的谐波提供到所述上部晶体管的至少栅极。
2. 根据权利要求1所述的系统，其中，所述选择的谐波包括偶数阶谐波。
3. 根据权利要求1所述的系统，其中，所述选择的谐波由仅一个或更多偶数阶谐波组成。
4. 根据权利要求1所述的系统，还包括：针对所述上部和所述晶体管堆叠的共模和差模路径。
5. 根据权利要求4所述的系统，其中，所述共模路径具有共模传递函数，并且所述差模路径具有差模传递函数。
6. 根据权利要求5所述的系统，其中，所述LC谐波回路构造为使得所述共模传递函数不同于所述差模传递函数。
7. 根据权利要求1所述的系统，其中，所述选择的谐波使得每个上部晶体管的栅极电压在其漏极电压高时相对较高。
8. 根据权利要求7所述的系统，其中，所述选择的谐波使得每个上部晶体管的栅极电压在其漏极电压低时相对较高。
9. 根据权利要求8所述的系统，其中，在衰减的情况下将基谐波作为所述选择的谐波的一部分提供给所述上部晶体管的栅极，使得所述栅极电压在相应的漏极电压高时比在所述漏极电压低时更高。
10. 根据权利要求1所述的系统，其中，在不改变所述LC谐波回路的谐振频率的情况下产生所述选择的谐波来控制所述上部晶体管的差分栅极电压摆动。
11. 根据权利要求1所述的系统，其中，在不改变所述LC谐波回路的谐振频率的情况下产生所述选择的谐波来控制所述上部晶体管的共模栅极电压摆动。
12. 根据权利要求1所述的系统，其中，所述LC谐波回路构造为以对于差模路径的基谐波和对于共模路径的偶数阶谐波谐振来产生所述选择的谐波。
13. 根据权利要求1所述的系统，其中，所述晶体管堆叠还具有连接在所述输入晶体管与所述上部晶体管之间的一个或更多栅极连接晶体管来进一步减轻所述电压应力。
14. 根据权利要求1所述的系统，其中，所述上部晶体管的栅极构造为跟随所述上部晶体管的漏极的输出信号的共模电压。
15. 一种差分功率放大器系统，包括：
晶体管堆叠，其构造为接收差分输入信号并且提供堆叠输出，其中所述晶体管堆叠受到电压应力；
上部，其构造为产生选择的谐波并且将所述选择的谐波提供给所述晶体管堆叠；
所述晶体管堆叠的共模路径，其具有共模传递函数；以及
所述晶体管堆叠的差模路径，其具有与所述共模传递函数不同的差模传递函数。
16. 根据权利要求13所述的系统，其中，所述选择的谐波包括偶数阶谐波并且构造所述共模传递函数。
17. 根据权利要求13所述的系统，其中，所述上部包括LC谐波回路，其具有耦接至所述堆叠的输出端的第一对差分连接的电容器和耦接至所述堆叠的其他输出端的第二对差分连接的电容器。
18. 根据权利要求17所述的系统，还包括：第三电容器，其耦接至所述第一对和第二对电容器。
19. 根据权利要求17所述的系统，其中，所述第一对电容器、所述第二对电容器以及所述第三对电容器尺寸定为构造所述共模传递函数和所述差模传递函数。
20. 一种构造功率放大器系统的方法，所述方法包括：
构造晶体管堆叠来减轻电压应力，所述晶体管堆叠包括上部晶体管；
选择谐波来进一步减轻所述电压应力，所述选择的谐波包括偶数阶谐波；
构造LC谐波回路来产生所述选择的谐波并且为共模和差模路径提供不同的传递函数；以及
将所述选择的谐波提供到所述上部晶体管的栅极。
21. 根据权利要求20所述的方法，其中，所述晶体管堆叠包括共栅极连接的多个晶体管。
22. 根据权利要求20所述的方法，还包括：在所述上部晶体管的漏极产生放大器输出。
CN201310296954.7A 2012-07-31 2013-07-16 用于功率放大器的差分堆叠输出级 Active CN103580626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/562,521 US8816769B2 (en) 2012-07-31 2012-07-31 Differential stacked output stage for power amplifiers
US13/562521 2012-07-31
US13/562,521 2012-07-31

Publications (2)

Publication Number Publication Date
CN103580626A true CN103580626A (zh) 2014-02-12
CN103580626B CN103580626B (zh) 2017-11-07

Family

ID=49944107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310296954.7A Active CN103580626B (zh) 2012-07-31 2013-07-16 用于功率放大器的差分堆叠输出级

Country Status (3)

Country Link
US (1) US8816769B2 (zh)
CN (1) CN103580626B (zh)
DE (1) DE102013106159B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104901631A (zh) * 2015-06-16 2015-09-09 成都宜川电子科技有限公司 功率放大装置
CN104901632A (zh) * 2015-06-16 2015-09-09 成都宜川电子科技有限公司 功率放大器
CN108616261A (zh) * 2016-12-13 2018-10-02 格芯公司 完全空乏型绝缘层上覆硅功率放大器
CN111740706A (zh) * 2020-08-17 2020-10-02 成都嘉纳海威科技有限责任公司 一种5g系统的宽带高线性度驱动放大器
CN112953391A (zh) * 2015-01-27 2021-06-11 华为技术有限公司 射频振荡器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590575B2 (en) 2013-02-22 2017-03-07 Intel Deutschland Gmbh Amplifier stage
US9509256B2 (en) * 2014-07-29 2016-11-29 Qualcomm Incorporated Linearized gate capacitance in power amplifiers
US11115022B2 (en) * 2015-05-07 2021-09-07 Northwestern University System and method for integrated circuit usage tracking circuit with fast tracking time for hardware security and re-configurability
CN109075751B (zh) * 2016-03-30 2022-06-07 株式会社村田制作所 高频信号放大电路、功率放大模块、前端电路及通信装置
US10218310B2 (en) * 2016-09-09 2019-02-26 Skyworks Solutions, Inc. Power amplifier systems with differential ground
KR102595794B1 (ko) * 2018-08-31 2023-10-30 삼성전자주식회사 송신 장치에서 전력을 증폭하기 위한 장치 및 방법
JP2021061577A (ja) 2019-10-09 2021-04-15 株式会社村田製作所 高周波モジュールおよび通信装置
EP4120562A1 (en) 2020-09-21 2023-01-18 pSemi Corporation Impedance control in merged stacked fet amplifiers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113689A1 (en) * 2000-10-10 2004-06-17 Seyed-Ali Hajimiri Class E/F switching power amplifiers
CN101882914A (zh) * 2010-04-30 2010-11-10 苏州英诺迅科技有限公司 效率和线性度提高的功率放大器
US20120178400A1 (en) * 2011-01-11 2012-07-12 Freescale Semiconductor, Inc. Amplifiers and related receiver systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760023B2 (en) 2000-09-12 2010-07-20 Black Sand Technologies, Inc. Method and apparatus for stabilizing RF power amplifiers
US6653898B2 (en) 2000-12-28 2003-11-25 Samsung Electronics Co., Ltd. High efficiency stage-switching CDMA power amplifier
CN100578922C (zh) 2007-12-17 2010-01-06 华为技术有限公司 高效功率放大器
EP2289164B1 (en) 2008-05-30 2015-07-08 Optis Cellular Technology, LLC Dual-band voltage-controlled oscillator arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113689A1 (en) * 2000-10-10 2004-06-17 Seyed-Ali Hajimiri Class E/F switching power amplifiers
CN101882914A (zh) * 2010-04-30 2010-11-10 苏州英诺迅科技有限公司 效率和线性度提高的功率放大器
US20120178400A1 (en) * 2011-01-11 2012-07-12 Freescale Semiconductor, Inc. Amplifiers and related receiver systems

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112953391A (zh) * 2015-01-27 2021-06-11 华为技术有限公司 射频振荡器
US11770101B2 (en) 2015-01-27 2023-09-26 Huawei Technologies Co., Ltd. Radio frequency oscillator
CN112953391B (zh) * 2015-01-27 2023-12-15 华为技术有限公司 射频振荡器
CN104901631A (zh) * 2015-06-16 2015-09-09 成都宜川电子科技有限公司 功率放大装置
CN104901632A (zh) * 2015-06-16 2015-09-09 成都宜川电子科技有限公司 功率放大器
CN108616261A (zh) * 2016-12-13 2018-10-02 格芯公司 完全空乏型绝缘层上覆硅功率放大器
CN111740706A (zh) * 2020-08-17 2020-10-02 成都嘉纳海威科技有限责任公司 一种5g系统的宽带高线性度驱动放大器
CN111740706B (zh) * 2020-08-17 2020-12-04 成都嘉纳海威科技有限责任公司 一种5g系统的宽带高线性度驱动放大器

Also Published As

Publication number Publication date
DE102013106159B4 (de) 2018-08-02
US8816769B2 (en) 2014-08-26
CN103580626B (zh) 2017-11-07
DE102013106159A1 (de) 2014-02-06
US20140035669A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
CN103580626A (zh) 用于功率放大器的差分堆叠输出级
CN102893519B (zh) Ab类放大器
CN105048972B (zh) 低输出阻抗的rf放大器
CN103684354B (zh) 一种环形振荡电路、环形振荡器及其实现方法
CN102739229B (zh) 单端转双端电路
CN103095217A (zh) 低相位噪声压控振荡器
US9755627B2 (en) Series-resonance oscillator
CN107438948A (zh) 针对功率fet的共源共栅堆叠的驱动
CN105955387A (zh) 一种双环保护低压差ldo线性稳压器
CN103176494B (zh) 压控零点补偿电路
CN108352811A (zh) 三线压控振荡器
US9054651B2 (en) Power amplifier circuit
CN103944522A (zh) 功率放大器
CN102301588B (zh) 具有两个放大级的运算跨导放大器
CN103907284A (zh) 低压力共源共栅结构
JP4555969B2 (ja) インダクティブリンク
CN106788279A (zh) 一种低敏感度衬底输入放大器
CN102609028A (zh) 一种相位补偿控制器
US8866555B2 (en) Power amplifier with variable output impedance
KR101478949B1 (ko) 트랜스포머와 전류 재사용 방식을 사용한 암스트롱 및 암스트롱 콜핏츠 전압 제어 발진기
Madureira et al. Design and measurement of class EF2 power oscillator
CN102176672A (zh) 一种电平位移电路
CN106292832A (zh) 一种改进型紧凑cmos稳压电路
CN102510267B (zh) 一种二级运算放大器电路
CN109004907B (zh) 可配置的射频功率放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant