CN102881641A - 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法 - Google Patents

一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法 Download PDF

Info

Publication number
CN102881641A
CN102881641A CN2012103473686A CN201210347368A CN102881641A CN 102881641 A CN102881641 A CN 102881641A CN 2012103473686 A CN2012103473686 A CN 2012103473686A CN 201210347368 A CN201210347368 A CN 201210347368A CN 102881641 A CN102881641 A CN 102881641A
Authority
CN
China
Prior art keywords
layer
etching
gas
ultralow
dielectric insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103473686A
Other languages
English (en)
Inventor
黄君
张瑜
盖晨光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012103473686A priority Critical patent/CN102881641A/zh
Publication of CN102881641A publication Critical patent/CN102881641A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法，包括沟槽刻蚀步骤、形成超低k介电绝缘层侧壁保护层步骤和形成暴露金属层的通孔步骤。本发明提供的方法能在1XDDALO刻蚀沟槽步骤中，既能保护了低k介电绝缘层的侧壁，也能增大了通孔底部的关键尺寸。

Description

一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法
技术领域
本发明涉及半导体制备刻蚀技术领域，尤其涉及一种改善40nm 1XDD（一倍设计规格）双大马士革结构中刻蚀通孔底部关键尺寸的方法。
背景技术
在40nm 1XDD（一倍设计规格）的双大马士革结构金属硬质掩模的超低k介电绝缘层（Ultra-low dielectric constant，ULK）在AIO（all in one）蚀刻工艺中，由于超低k介电绝缘层中含有大量的碳掺杂和多空结构，等离子体容易对超低k介电绝缘层造成损伤而产生扭结、弯曲（kink/bowing）等特定缺陷而不利于势垒及Cu后续填充而影响电性和良率。为了减少对超低k介电绝缘层的损伤，一般情况下在超低k介电绝缘层沟槽蚀刻后的开Via的步骤中，业界一般会采用以相对反应生成沉积物（Polymer-depo）密度较大的气体（如C4F8）为主的低压力高射频的等离子蚀刻步骤，但是这样造成的一个普遍的不好影响是最终通孔底部的关键尺寸（Via Bottom CD，VBCD）太小而不利形成。在超低k介电绝缘层AIO蚀刻中，VBCD小而影响电性是目前业界的一个难题。
发明内容
本发明针对现有技术中存在的问题，提供一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法。通过该方法在1XDD ALO刻蚀沟槽步骤中，既能保护了低k介电绝缘层的侧壁，也能增大了通孔底部的关键尺寸。
为了实现上述目的，本发明提供一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法，包括沟槽刻蚀步骤、形成超低k介电绝缘层侧壁保护层步骤和形成暴露金属层的通孔步骤；
提供复合结构，从下到上依次为金属互联层、氮氧化硅层、超低k介电绝缘层、氧化物层、氮化钛层；
所述沟槽刻蚀步骤，包括用比反应生成沉积物密度大的气体以低压高射频对复合结构进行等离子刻蚀形成沟槽，刻蚀至沟槽底部暴露出超低k介电绝缘层。
所述形成超低k介电绝缘层侧壁保护层步骤，包括使用以CO/N2为主的混合刻蚀气体以高压高频方式，吸收反应生成的F2并在沟道侧壁上形成一保护层。
所述形成暴露金属层的通孔步骤，包括使用非-聚合物形成气体（Non-polymer-former）以高压高低频混合射频对复合结构的的沟槽进行进一步刻蚀到设计深度，以形成暴露金属层的沟槽。
在本发明提供的一优选实施例中，其中所述形成暴露金属层的通孔步骤中不断通入CO/N2气体。
在本发明提供的一优选实施例中，其中所述比反应生成沉积物密度大的气体选用C3F8、C4F8、C5F8、C15F18中的一种或多种。
在本发明提供的一优选实施例中，其中所述非-聚合物形成气体选用CF4。
在本发明提供的一优选实施例中，其中所述沟槽刻蚀步骤中的压力为100mT，等离子刻蚀的频率为HF300/LF300。
在本发明提供的一优选实施例中，其中所述沟槽刻蚀步骤中刻蚀气体中的各组分含量比为C4F8：CF4：O2：N2：Ar=20：30：8：100：500。
在本发明提供的一优选实施例中，其中所述形成超低k介电绝缘层侧壁保护层步骤中的压力为300mT。
在本发明提供的一优选实施例中，其中所述形成超低k介电绝缘层侧壁保护层步骤中刻蚀气体的各组分含量比为CO：N2=200：150。
在本发明提供的一优选实施例中，其中所述形成暴露金属层的通孔步骤中的压力为60mT。
在本发明提供的一优选实施例中，其中所述形成暴露金属层的通孔步骤中刻蚀气体的各组分含量比为的CF4：CO：Ar=100：50：8：200。
本发明提供的方法能在1XDD ALO刻蚀沟槽步骤中，既能保护了低k介电绝缘层的侧壁，也能增大了通孔底部的关键尺寸。
附图说明
图1是本发明复合结构的结构示意图。
图2是复合结构形成沟槽后的结构示意图。
图3是沟槽内形成保护层后的结构示意图。
图4是通过本发明提供的方法最终形成结构的结构示意图。
具体实施方式
本发明根据超低k介电绝缘层特有的特性，提出既能保护了低k介电绝缘层的侧壁，又能增大了通孔底部的关键尺寸的方法。
以下通过实施例对本发明提供的改善方法做进一步详细说明以便更好理解本发明创造的内容，但实施例的内容并不限制本发明创造的保护范围。
整个改善40nm双大马士革结构刻蚀通孔底部关键尺寸包括沟槽刻蚀步骤、形成超低k介电绝缘层侧壁保护层步骤和形成暴露金属层的通孔步骤三部分。
如图1和2所示，首选进行沟槽刻蚀步骤，在从下到上依次为金属互联层1、氮氧化硅层2、超低k介电绝缘层3、氧化物层4、氮化钛层5，所述沟槽底部暴露出氧化物层的复合结构上进行沟槽刻蚀。用比反应生成沉积物密度大的气体（例如C4F8）以低压高射频对复合结构进行等离子刻蚀，刻蚀至沟槽底部暴露出超低k介电绝缘层。比反应生成沉积物密度大的气体选用C3F8、C4F8、C5F8、C15F18中的一种或多种。沟槽刻蚀步骤中的压力为100mT，等离子刻蚀的频率为HF300/LF300，沟槽刻蚀步骤中刻蚀气体中的各组分含量比为C4F8：CF4：O2：N2：Ar=20：30：8：100：500。
如图3所示，随后进行形成超低k介电绝缘层侧壁保护层步骤，包括使用以CO/N2为主的刻蚀气体以高压高频方式，在CO吸收主反应气体F2的同时，利用N2在已经开出的刻蚀的侧壁形成C-N保护层6，形成超低k介电绝缘层侧壁保护层步骤中的压力为300mT。
如图4所示，最后进行形成暴露金属层的通孔步骤，包括使用非-聚合物形成气体以高压高低频混合射频对复合结构的的沟槽进行进一步刻蚀到设计深度，以形成暴露金属层的沟槽。在达到得到较大VBCD的目的，同时在此步骤中加入CO/N2来保护ULK侧壁。非-聚合物形成气体选用CF4。形成超低k介电绝缘层侧壁保护层步骤中刻蚀气体的各组分含量比为CO：N2=200：150。所述形成暴露金属层的通孔步骤中的压力为60mT。形成暴露金属层的通孔步骤中刻蚀气体的各组分含量比为的CF4：CO：Ar=100：50：8：200。该过程中反应方程如下所示：
Figure BDA00002150248500041
本发明提供的方法相比常规工艺可以在维持侧壁缺陷不变的情况下增加VBCD约3～5nm。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (10)

1.一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法，其特征在于，包括沟槽刻蚀步骤、形成超低k介电绝缘层侧壁保护层步骤和形成暴露金属层的通孔步骤；
提供复合结构，从下到上依次为金属互联层、氮氧化硅层、超低k介电绝缘层、氧化物层、氮化钛层；
所述沟槽刻蚀步骤，包括用比反应生成沉积物密度大的气体以低压高射频对复合结构进行等离子刻蚀形成沟槽，刻蚀至沟槽底部暴露出超低k介电绝缘层；
所述形成超低k介电绝缘层侧壁保护层步骤，包括使用以CO/N2为主的混合刻蚀气体以高压高频方式，吸收反应生成的F2并在沟道侧壁上形成一保护层；
所述形成暴露金属层的通孔步骤，包括使用非-聚合物形成气体以高压高低频混合射频对复合结构的的沟槽进行进一步刻蚀到设计深度，以形成暴露金属层的沟槽。
2.根据权利要求1所述的方法，其特征在于，所述形成暴露金属层的通孔步骤中不断通入CO/N2气体。
3.根据权利要求1所述的方法，其特征在于，所述比反应生成沉积物密度大的气体选用C3F8、C4F8 、C5F8、C15F18中的一种或多种。
4.根据权利要求1所述的方法，其特征在于，所述非-聚合物形成气体选用CF4。
5.根据权利要求1所述的方法，其特征在于，所述沟槽刻蚀步骤中的压力为100 mT，等离子刻蚀的频率为HF300/LF300。
6.根据权利要求1所述的方法，其特征在于，所述沟槽刻蚀步骤中刻蚀气体中的各组分含量比为C4F8：CF4：O2：N2：Ar=20：30：8：100：500。
7.根据权利要求1所述的方法，其特征在于，所述形成超低k介电绝缘层侧壁保护层步骤中的压力为300 mT。
8.根据权利要求1所述的方法，其特征在于，所述形成超低k介电绝缘层侧壁保护层步骤中刻蚀气体的各组分含量比为CO：N2=200：150。
9.根据权利要求1所述的方法，其特征在于，所述形成暴露金属层的通孔步骤中的压力为60 mT。
10.根据权利要求1所述的方法，其特征在于，所述形成暴露金属层的通孔步骤中刻蚀气体的各组分含量比为的CF4：CO：Ar=100：50：8：200。
CN2012103473686A 2012-09-17 2012-09-17 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法 Pending CN102881641A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103473686A CN102881641A (zh) 2012-09-17 2012-09-17 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103473686A CN102881641A (zh) 2012-09-17 2012-09-17 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法

Publications (1)

Publication Number Publication Date
CN102881641A true CN102881641A (zh) 2013-01-16

Family

ID=47482919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103473686A Pending CN102881641A (zh) 2012-09-17 2012-09-17 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法

Country Status (1)

Country Link
CN (1) CN102881641A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230660A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN111554611A (zh) * 2020-04-29 2020-08-18 上海华虹宏力半导体制造有限公司 双大马士革结构的形成方法
CN111933578A (zh) * 2020-09-24 2020-11-13 南京晶驱集成电路有限公司 半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
CN101819933A (zh) * 2010-02-11 2010-09-01 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN102403269A (zh) * 2011-11-30 2012-04-04 上海华力微电子有限公司 干法刻蚀第一金属层的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN101819933A (zh) * 2010-02-11 2010-09-01 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
CN102403269A (zh) * 2011-11-30 2012-04-04 上海华力微电子有限公司 干法刻蚀第一金属层的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230660A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 半导体装置的制造方法
US10854505B2 (en) 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
US11171040B2 (en) 2016-03-24 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
CN111554611A (zh) * 2020-04-29 2020-08-18 上海华虹宏力半导体制造有限公司 双大马士革结构的形成方法
CN111933578A (zh) * 2020-09-24 2020-11-13 南京晶驱集成电路有限公司 半导体结构的制作方法

Similar Documents

Publication Publication Date Title
US9349687B1 (en) Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
US9105700B2 (en) Method for forming self-aligned contacts/vias with high corner selectivity
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US8536652B2 (en) Non-volatile memory devices including low-K dielectric gaps in substrates
US20110294276A1 (en) Method of manufacturing semiconductor device
US20150137378A1 (en) Semiconductor Device having Voids and Method of Forming Same
US7196004B2 (en) Method and fabricating semiconductor device
CN105762109A (zh) 半导体结构的形成方法
CN102881641A (zh) 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法
US20090004818A1 (en) Method of Fabricating Flash Memory Device
CN104979273B (zh) 形成互连结构的方法
CN103779271A (zh) 一种倒锥形轮廓刻蚀方法
US7435677B2 (en) Method for fabricating semiconductor device
JP2002198426A (ja) 近接して離間した金属線の間に低誘電率材料を有する集積回路構造を形成する方法
CN107180785A (zh) 半导体装置结构的形成方法
CN102148216A (zh) 用于互连工艺的半导体结构及其制造方法
US20140175669A1 (en) Method for forming a dual damascene structure of a semiconductor device, and a semiconductor device therewith
US20050070064A1 (en) Self-limited metal recess for deep trench metal fill
CN101989539B (zh) 电容器制作方法
WO2019151043A1 (ja) Ｄｒａｍ及びその製造方法
US20090004819A1 (en) Method of Fabricating Flash Memory Device
CN103531531B (zh) 一种用于制造半导体器件的方法
JP2011146596A (ja) 半導体装置の製造方法、半導体装置、及び半導体製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130116