CN107230660A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107230660A
CN107230660A CN201710182629.6A CN201710182629A CN107230660A CN 107230660 A CN107230660 A CN 107230660A CN 201710182629 A CN201710182629 A CN 201710182629A CN 107230660 A CN107230660 A CN 107230660A
Authority
CN
China
Prior art keywords
layer
interlayer hole
groove
mentioned
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710182629.6A
Other languages
English (en)
Other versions
CN107230660B (zh
Inventor
陈宏豪
张哲诚
陈文栋
刘又诚
曾鸿辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107230660A publication Critical patent/CN107230660A/zh
Application granted granted Critical
Publication of CN107230660B publication Critical patent/CN107230660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置的制造方法，包含：在介电层的上方，沉积掩模层；图形化掩模层，以形成沟槽；涂覆图形化的光致抗蚀剂，其具有在上述掩模层的上方的部分；以及以图形化的光致抗蚀剂作为蚀刻掩模，蚀刻介电层，在介电层的顶部形成介层窗开口。上述方法还包括移除图形化的光致抗蚀剂；以及蚀刻介电层以形成沟槽与介层窗开口，介层窗开口在沟槽下并连接沟槽，其中使用掩模层作为附加的蚀刻掩模来蚀刻介电层。形成于沟槽与介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的工艺气体而移除。填充沟槽与介层窗开口，分别形成金属线与介层窗。

Description

半导体装置的制造方法
技术领域
本公开涉及半导体工艺技术，特别涉及半导体装置的制造方法。
背景技术
超大型集成电路(Very Large Scale Integration；VLSI)等的高密度的集成电路，通常形成有多重金属互连结构，作为三维导线结构。上述多重互连结构的目的，是为了适当地将高密度的一群装置连接在一起。随着集积度程度的增加，在金属互连之间的寄生电容效应－会导致阻容迟滞(RC delay)与串音(cross talk)，有相对应地增加。为了减少寄生电容并增加金属互连之间的传导速度，通常使用低介电常数介电材料来形成层间介电(Inter-Layer Dielectric；ILD)层与金属间介电(Inter-Metal Dielectric；IMD)层。
通常用以形成低介电常数相关结构的方案之一，是金属硬掩模(Metal HardMask；MHM)方案，其是形成一金属硬掩模以保护一低介电常数介电层，避免其受到化学机械研磨(Chemical Mechanical Polish；CMP)的伤害或污染。通常，在上述低介电常数介电层上形成一盖层或一底部抗反射层，接下来则形成一金属硬掩模层。然后较好为使用光掩模作为掩模，将上述金属硬掩模层与上述盖层图形化。将图形转移至下方的低介电常数介电层以形成互连结构，且此工艺通常包含在上述低介电常数介电层形成开口、以一导体材料填充上述开口以及进行化学机械研磨以将上述导体材料与上述金属硬掩模层平坦化。然后，移除上述金属硬掩模层。
发明内容
在本公开的某些实施例中，提供一种半导体装置的制造方法，其包含：在一介电层的上方，沉积一掩模层；图形化上述掩模层，以形成一第一掩模沟槽；涂覆一图形化的光致抗蚀剂，其具有一第一部分，上述第一部分在上述掩模层的上方；以及使用上述图形化的光致抗蚀剂作为一蚀刻掩模，蚀刻上述介电层，在上述介电层的一顶部形成一第一介层窗开口。上述方法还包括移除上述图形化的光致抗蚀剂；以及蚀刻上述介电层以形成一第一沟槽与一第一介层窗开口，上述第一介层窗开口在上述第一沟槽下并连接上述第一沟槽，其中使用上述掩模层作为附加的蚀刻掩模来蚀刻上述介电层。形成于上述第一沟槽与上述第一介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的一工艺气体而移除。填充上述第一沟槽与上述第一介层窗开口，分别形成一金属线与一介层窗。
在本公开的其他实施例中，提供一种半导体装置的制造方法，包含：在一金属线的上方，形成一蚀刻停止层；在上述蚀刻停止层的上方，形成一低介电常数介电层；以及蚀刻上述低介电常数介电层，以在上述低介电常数介电层的一上部形成一沟槽、在上述低介电常数介电层的一下部形成一介层窗开口。使用含氮(N2)与氩的一工艺气体进行处理，其中上述氮具有一第一流量，上述氩具有一第二流量，上述第一流量相对于上述第一流量与上述第二流量之和的比值为0.2与0.4之间。上述方法还包括蚀穿上述蚀刻停止层；以及填充上述第一沟槽与上述第一介层窗开口，以分别形成一金属线与一介层窗。
在本公开的另外的实施例中，提供一种半导体装置的制造方法，包含：进行一第一光光刻工艺，以在一介电层形成一第一沟槽；进行一第二光光刻工艺，以在上述介电层形成一第二沟槽；以及使用上述介电层作为一第一蚀刻掩模而蚀刻一硬掩模层，将上述第一沟槽与上述第二沟槽延伸而进入上述硬掩模层。上述方法还包括进行一第三光光刻工艺，以在上述硬掩模层下的一低介电常数介电层的一上部形成一第一介层窗开口；进行一第四光光刻工艺，以在上述低介电常数介电层的上述上部形成一第二介层窗开口；以及使用上述硬掩模层作为一第二蚀刻掩模而蚀刻上述低介电常数介电层，以将上述第一沟槽与上述第二沟槽延伸而进入上述低介电常数介电层。上述第一介层窗开口与上述第二介层窗开口延伸而进入上述低介电常数介电层的一底部。上述方法还包括使用含氮(N2)与氩的一工艺气体进行处理，以移除在上述第一沟槽、上述第二沟槽、上述第一介层窗开口与上述第二介层窗开口内的聚合物。
附图说明
根据以下的详细说明并配合所附附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图2是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图3是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图4是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图5是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图6是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图7是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图8是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图9是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图10是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图11是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图12是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图13是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图14是一剖面图，显示在某实施例中，形成金属线及其图15是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。下的介层窗的中间阶段。
图16是一剖面图，显示在某实施例中，形成金属线及其下的介层窗的中间阶段。
图17是绘示残留的丝状聚合物的数量与介层窗开口中的扭折(kink)的规模与一流量比值的函数关系，上述流量比值是氮的流量相对于氮与氩的总流量的比值。
图18是一流程图，显示某些实施例相关的用以形成一集成电路结构的工艺流程，上述集成电路结构包含介层窗与金属线，上述介层窗在上述金属线下并连接上述金属线。
附图标记说明：
10 晶片
12 半导体基底
14 主动装置
16 (金属间)介电层
18 扩散阻挡层
20 含铜材料
22 导体构件(金属线)
24 蚀刻停止层(介电层)
24A 氮化铝层
24B 掺杂氧的碳化硅层
24C 氧化铝层
25 金属盖
26 (低介电常数)介电层
28 抗反射层
30 (硬)掩模层
32 抗反射层
36、44、52、60 底层
38、46、54、62 中间层
40、48、56、64 上层
42、50、58、66 开口
68、70 沟槽
72 聚合物
73 区域
74 处理
75 工艺反应室
76、78 线
80 导体介层窗
82 导线
84 衬垫层
86 材料
88 介电质的蚀刻停止层
202、204、206、 步骤
208、210、212、214、
216、218、220
具体实施方式
为让本公开的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，是为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
在各种例示的实施例中，是提供用以在集成电路的互连结构形成金属线与介层窗(via)的一多重图形化方法。以下叙述用以形成介层窗的中间阶段，并讨论某些实施例的某些变化。在各种附图及叙述的实施例中，类似的元件会赋予类似的元件符号。
图1～图16是一系列的剖面图，显示在某实施例中，形成金属线及介层窗的中间阶段。示于图1～图16的步骤，亦示意性地绘示于图18所示的工艺流程200中。
图1是显示晶片10的剖面图，其中图示的部分是晶片10中的一装置芯片的一部分。在本公开的某些实施例中，晶片10是一装置晶片，其具有例如晶体管及/或二极管等的多个主动装置，并可具有例如电容器、电感器、电阻器及/或类似构件等的多个被动元件。
在本公开的某些实施例中，晶片10包含半导体基底12与形成于半导体基底12的一上表面的多个构件。半导体基底12可以以结晶硅、结晶锗、硅锗(silicon germanium)及/或一III-V族化合物半导体形成，上述III-V族化合物半导体例如为GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其他同类的III-V族化合物半导体。半导体基底12可以是块硅基底(bulk silicon substrate)或一绝缘层上覆硅(Silicon-On-Insulator；SOI)基底。在半导体基底12中，可形成多个浅沟槽隔离(Shallow Trench Isolation；STI)区(未绘示)，以将半导体基底12中的多个主动装置隔离。虽然未绘示于附图，可形成多个贯穿孔，使其延伸而进入半导体基底12，其中上述贯穿孔是用来使位于半导体基底12的相反侧的构件相互连接。多个主动装置14－其可包含多个晶体管，是形成在半导体基底12的上述上表面上。
绘示于图1的元件还有介电层16，其在后文会改称为金属间介电(Inter-MetalDielectric；IMD层16。在本公开的某些实施例中，金属间介电层16是以一低介电常数(低k)介电材料形成，上述低介电常数介电材料所具有的介电常数(k值)是低于3.0、低于2.5或甚至更低。金属间介电层16可以以Black Diamond(应用材料公司的一注册商标)、一含碳的低介电常数介电材料、含氢倍半硅氧烷(Hydrogen SilsesQuioxane；HSQ)、甲基倍半硅氧烷(MethylSilsesQuioxane；MSQ)或其他同类材料形成。在本公开的某些实施例中，形成金属间介电层16的形成步骤包含：沉积含致孔剂(porogen)的介电材料；然后执行一熟化(curing)工艺以驱动上述致孔剂，因此而留下来的金属间介电层16会成为多孔质。
多个导体构件22是形成在金属间介电层16中。在本公开的某些实施例中，导体构件22是金属线，其各包含一扩散阻挡层18与一含铜材料20，其中含铜材料20是在对应的扩散阻挡层18的上方。扩散阻挡层18可以以钛、氮化钛、钽、氮化钽或其他同类材料形成，且具有防止含铜材料20中的铜经扩散而进入金属间介电层16的功能。在后文中，亦将导体构件22称为金属线22。导体构件22可具有一单镶嵌结构(single damascene structure)、一双镶嵌结构(dual damascene structure)或可以是接触插塞(contact plug)。在本公开的某些实施例中，形成多个金属盖25，分别作为个别金属线22的顶部。金属盖25可以以钴(Co)、CoWP、CoB、钨(W)、钽(Ta)、镍(Ni)、钼(Mo)、钛(Ti)、铁(Fe)、上述的组合及/或上述的合金形成。
介电层24是形成于金属间介电层16与金属线22的上方。介电层24可用来作为一蚀刻停止层(Etch Stop Layer；ESL)，因此在后文中均将其称为蚀刻停止层24。蚀刻停止层24可包含氮化物、一以碳-硅基底的材料(silicon-carbon based material)、一掺杂碳的氧化物(carbon-doped oxide；CDO)、氧碳化硅(silicon Oxy-Carbide；SiOC)、掺杂氧的碳化硅(Oxygen-doped Silicon Carbide；ODC)或掺杂氮的碳化硅(Nitrogen-Doped siliconCarbide；NDC)。蚀刻停止层24可以是以一均质材料形成的单一层，亦或是包含多个介电质的副层(sub-layer)的一复合层。在本公开的某些实施例中，蚀刻停止层24包含氮化铝层(AlN)24A、在氮化铝层24A的上方的一掺杂氧的碳化硅层24B以及在掺杂氧的碳化硅层24B的上方的氧化铝(AlOx)层24C。
一介电层26是形成于蚀刻停止层24的上方。在本公开的某些例示的实施例中，介电层26是以一低介电常数介电层形成，而在后文称为低介电常数介电层26。低介电常数介电层26可选择使用与用以形成介电层16的材料的选项相同的族群的材料来形成。当从相同的材料选项的族群选择时，介电层16、26的材料可以是相同、亦可以是互异。
在本公开的某些例示的实施例中，一抗反射层(Anti-Reflective coatingLayer；ARL)28、一掩模层30与一抗反射层32是形成在低介电常数介电层26的上方。抗反射层28可以是一不含氮的抗反射层(Nitrogen-Free ARL；NFARL)，在某些例示的实施例中，可使用氧化物(不含氮)来形成抗反射层28。例如，不含氮的抗反射层28可以是使用等离子体增益化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition；PECVD)形成的氧化硅层。
掩模层30是形成于抗反射层28的上方。在后文，亦将掩模层30称为硬掩模层30。在某些实施例中，硬掩模层30包含一金属，其可以是一金属氮化物的形式，例如为氮化钛。硬掩模层30可以是以例如氮化硅等的非金属的氮化物、氧氮化硅等的非金属的氧氮化物或其他同类材料形成。抗反射层32可进一步形成在硬掩模层30的上方。抗反射层32亦可以是一不含氮的抗反射层，其可以以氧化硅等的氧化物形成，且可以是使用等离子体增益化学气相沉积法形成。
图1～图7为一系列的剖面图，显示在本公开的某些实施例中的抗反射层32与掩模层30的图形化的中间阶段。抗反射层32与掩模层30的图形化，可通过二道图形化.二道蚀刻(two-patterning-two-etching；2P2E)工艺来达成，其中二个相邻的沟槽是使用不同的光刻工艺形成，因此可将相邻的沟槽设置得彼此靠近，而不致遭受光学近接效应(opticalproximity effect)的作用。
图1～图4是显示用以形成一第一沟槽的一第一光学.第一蚀刻(first-photo-first-etching)工艺中的中间阶段。其各自的步骤是绘示于图18所示的工艺流程图中的步骤202。在本公开的某些例示的实施例中，在抗反射层32的上方，形成三层结构，上述三层结构包含：一底层(有时会将其称为下层)36；一中间层38，在底层36的上方；以及一上层40，在中间层38的上方。在某些实施例中，是以光致抗蚀剂来形成底层36与上层40。中间层38可以以一无机材料形成，上述无机材料可以是一氮化物(例如氮化硅)、一氧氮化物(例如氧氮化硅)、一氧化物(例如氧化硅)或其他同类材料。相对于上层40与底层36，中间层38具有高蚀刻选择性，因此，可以将上层40用来作为用以将中间层38图形化的一蚀刻掩模，并可以将中间层38用来作为用以将底层36图形化的一蚀刻掩模。将上层40图形化而形成一开口42，其具有即将形成于低介电常数介电层26中的一金属线的图形。
接下来，请参考图2，使用已图形化的上层40作为一蚀刻掩模，蚀刻中间层38，因此将上层40的图形转移至中间层38。将中间层38蚀穿后，将底层36图形化，其中是使用中间层38作为一蚀刻掩模。在图形化底层36的过程中，上层40则被消耗。中间层38被消耗，或是若未被完全消耗则被移除。结果的结构示于图3。
然后，使用底层36作为一蚀刻掩模，蚀刻下层的抗反射层32，将此蚀刻工艺称为第一蚀刻工艺。开口42因此延伸而进入抗反射层32，使硬掩模层30的上表面曝露于开口42。在图形化抗反射层32的过程中，底层36亦会消耗，即使其蚀刻速率低于中间层38(图2)与抗反射层32。因此，在完成抗反射层32的图形化的时间，底层36的厚度减少。
在蚀刻之后，在一灰化工艺(ashing process)，将包含光致抗蚀剂的残留的底层36移除，其中在某些例示的实施例中，是使用氧来移除底层36。结果的结构是绘示于图4。
图5～图7是显示抗反射层32的图形化中的一第二光学.第二蚀刻(second-photo-second-etching)工艺，以形成一第二沟槽。其各自的步骤是绘示于图18所示的工艺流程图中的步骤204。在本公开的某些实施例中，如图5所示，在抗反射层32的上方形成一第二三层结构。上述第二三层结构包含：一底层44；一中间层46，在底层44的上方；以及一上层48，在中间层46的上方。开口50是形成在已图形化的上层48中。在某些实施例中，是以光致抗蚀剂来形成底层44与上层48。中间层46可以以一无机材料形成，上述无机材料可以是一氮化物(例如氮化硅)、一氧氮化物(例如氧氮化硅)、一氧化物(例如氧化硅)或其他同类材料。相对于上层48与底层44，中间层46具有高蚀刻选择性，因此，可以将上层48用来作为用以将中间层46图形化的一蚀刻掩模，并可以将中间层46用来作为用以将底层44图形化的一蚀刻掩模。将上层48图形化而形成开口50，其亦具有即将形成于低介电常数介电层26中的一金属线的图形。
使用已图形化的上层48作为一蚀刻掩模，蚀刻中间层46，因此将上层48的图形转移至中间层46、底层44，然后进入抗反射层32。结果的结构示于图6。在图形转移后，移除残留的底层44与中间层46(图5，如果有任一个残留时)。残留的底层44可在使用氧的一灰化工艺移除。抗反射层32则因此包含开口42与50。
在一后续的步骤，如图7所示，使用已图形化的抗反射层32作为一蚀刻掩模，蚀刻掩模层30，因此开口42与50延伸而进入掩模层30。其各自的步骤是绘示于图18所示的工艺流程图中的步骤206。抗反射层28被曝露，且在蚀刻掩模层30的过程中，是使用抗反射层28作为一蚀刻停止层。
图8～图12是绘示用以形成介层窗图形的二道图形化.二道蚀刻工艺。图8～图10是绘示一第一介层窗图形的形成。其各自的步骤是绘示于图18所示的工艺流程图中的步骤208。请参考图8，形成三层结构，其包含：一底层52、一中间层54以及一上层56。将上层56图形化，而使上层56具有一开口58，其具有后续形成的介层窗的图形。接下来，蚀刻中间层54、底层52、抗反射层28及低介电常数介电层26，而开口58则延伸而进入低介电常数介电层26。结果的结构如图9所示。开口58的底部是在低介电常数介电层26的一上表面与一下表面之间的一中间高度(例如在中央)。在完成开口58的形成时，上层56与中间层54(图8)已被消耗。在例如一灰化工艺，移除残留的底层52，而结果的结构是示于图10。
图11与图12是绘示一第二介层窗图形的形成。其各自的步骤是绘示于图18所示的工艺流程图中的步骤210。请参考图11，形成三层结构，其包含：一底层60、一中间层62以及一上层64。底层60延伸而进入开口58(图10)。将上层64图形化，而使上层64具有一开口66，其具有后续形成的介层窗的图形。接下来，蚀刻中间层62、底层60、抗反射层28及低介电常数介电层26，而开口66则延伸而进入低介电常数介电层26。结果的结构如图12所示。开口66的底部亦是在低介电常数介电层26的一上表面与一下表面之间的一中间高度(例如在中央)。在完成开口66的形成时，上层64与中间层62(图11)已被消耗。在例如一灰化工艺，移除残留的底层52。
接下来，如图13所示，执行一异向性蚀刻以蚀刻低介电常数介电层26，其中是使用掩模层30作为蚀刻掩模。因此，形成沟槽68与70。上述蚀刻可使用一含氟气体来执行，上述含氟气体包含氟与碳，其中将氟用来作蚀刻，而碳具有保护介层窗开口58与66及沟槽68与70的侧壁的功效。例如，用于上述蚀刻的工艺气体可包含C4F8及/或CF4。在异向性蚀刻的过程中，开口58与66(图12)会进一步向下延伸至低介电常数介电层26的底部而形成介层窗开口，其仍分别被赋予58与66的元件符号。示于图13的各自的步骤是绘示于图18所示的工艺流程图中的步骤212。蚀刻停止层24被曝露于介层窗开口58与66，沟槽68与70所具有的底部，是在低介电常数介电层26的上述上表面与上述下表面之间的一中间高度。
然后对蚀刻停止层24作蚀刻，因此介层窗开口58与66延伸而进入蚀刻停止层24。在某些实施例中，蚀刻停止层24是部分被蚀刻，而例如氮化铝层24A等的底层维持未被蚀穿的状态，而例如氧化铝层24C与掺杂氧的碳化硅层24B等的上层则被蚀穿。若残留的氮化铝层24A未被蚀穿，其优点在于可保护下层的金属线22，使其免于遭受在后续的处理造成的可能的损伤。在替代性的实施例中，是将蚀刻停止层24蚀穿，而曝露出金属线22。
图13示意性地显示形成在沟槽68与70及介层窗开口58与66内的聚合物72，具体而言，聚合物72是形成在沟槽68与70及介层窗开口58与66的侧壁上。聚合物72是将底层60(光致抗蚀剂)灰化与蚀刻低介电常数介电层26的副产品。在某些实施例中，聚合物72包含例如碳、氢及/或氟等的元素，且亦可包含铝及/或铜。聚合物72可具有丝状，粘着至沟槽68与70及介层窗开口58与66的侧壁。聚合物72会对后续形成的金属线的品质造成不良影响，且将会被移除。
图14显示用以移除聚合物72的一例示的处理74。其各自的步骤是绘示于图18所示的工艺流程图中的步骤214。在某些实施例中，是在工艺反应室75执行聚合物72的移除，工艺反应室75是用于干蚀刻。因此，工艺反应室75可以是可使其内部产生真空的一反应室。用以移除聚合物72的工艺气体包含氮(N2)与氩，从此工艺气体产生等离子体。在处理的过程中，上述工艺气体的压力可在约10mTorr与约100mTorr之间的范围。晶片10的温度可在约20℃与约80℃之间的范围。氮的流量(flow rate)可在约10sccm与约500sccm之间的范围。氩的流量可在约10sccm与约500sccm之间的范围。电源电压(source voltage)可以在约200伏特与约1300伏特之间的范围。偏压可以在约10伏特与100伏特之间的范围。
图17是显示通过调整氮与氩的流量而获得的实验结果。X轴是代表氮的比例，其是氮的流量相对于氮与氩的总流量的比值。氮的比例可表示为FR(N2)/(FR(N2)+FR(Ar))，其中FR(N2)是氮的流量，而FR(Ar)是氩的流量。左侧的Y轴是代表残留的丝状的聚合物72(图14)的计数(数量)。右侧的Y轴是代表形成于介层窗开口58与66(图15)中的扭折(kink)的规模。图15是示意性地显示扭折发生之处，其中掺杂氧的碳化硅层24B的在区域73的部分被蚀刻时，会在区域73形成底切(undercut)，其被称为掺杂氧的碳化硅层24B中的扭折。因此，扭折会造成难以填充介层窗开口58与66的问题，故不佳。
在图17中，线76代表残留的丝状聚合物72的数量与氮的比例的函数关系，而线76是对应于左侧的Y轴。丝状聚合物72的数量，是在用以移除多个试样晶片中的丝状聚合物的处理之后测量。丝状聚合物72的数量是随着氮的比例的增加而减少。反过来说，当氮的比例高，则移除较多的丝状聚合物72。当氮的比例增加至约百分之二十或更高，丝状聚合物72的数量会减少至在制造规格可允收的值。
线78是代表扭折的严重性与氮的比例的函数关系，而线78是对应于右侧的Y轴。线78亦是从试样晶片获得。右侧的Y轴是代表掺杂氧的碳化硅层24B的扭折的规模，其意义是在掺杂氧的碳化硅层24B中的横向底切距离。扭折的规模是随着氮的比例的减少而减少。当氮的比例降至约百分之四十或更低，扭折的规模就减低至在制造规格可允收的值。反过来说，若氮的比例过高，则掺杂氧的碳化硅层24B的底切将变得更严重。
一起考虑线76与78显示的情况，发现当氮的比例在约百分之二十与约百分之四十之间的范围时，残留的丝状聚合物的数量低，而且扭折可忽视，二者都在规格内。因此，在图14所示的移除聚合物的步骤，将氮的比例调整在约百分之二十与约百分之四十之间。
在本公开的某些实施例，在可在一干蚀刻反应室执行的上述移除聚合物的步骤之后，执行一湿蚀刻步骤，其目的在完全移除聚合物72(如果有任何残留的聚合物72)，如图14所示。其各自的步骤是绘示于图18所示的工艺流程图中的步骤216。在本公开的某些实施例，使用一HF溶液来执行上述湿蚀刻。移除聚合物以后的晶片10，是绘示于图15。
若未在上述处理之后将氮化铝层24A蚀穿，则执行一附加的蚀刻以蚀穿氮化铝层24A，曝露出下层的金属线22。其各自的步骤是绘示于图18所示的工艺流程图中的步骤218。图16是显示分别在介层窗开口58与66(图15)中形成导体介层窗80(包含80A与80B)。导线82(包含82A与82B)亦形成于沟槽68与70(图15)中。其各自的步骤是绘示于图18所示的工艺流程图中的步骤220。导体介层窗80与导线82可包含衬垫层(liner)84，例如为扩散阻挡层、粘着层或其他类似构件。衬垫层84可以以钛、氮化钛、钽、氮化钽或其他替代材料形成。导体介层窗80与导线82还包括一材料86，材料86是以一导体材料形成，上述导体材料例如为铜、铜合金、银、金、钨、铝或其他同类材料。在某些实施例中，导体介层窗80与导线82的形成包含：执行一共形式的沉积以形成衬垫层84；沉积铜或铜合金的一薄层的种子层；以及例如经由电镀、非电化学镀、沉积或其他同类工艺，以材料(金属)86填充介层窗开口58与66及沟槽68与70的剩余部分。可执行例如化学机械研磨(Chemical Mechanical Planarization；CMP)等的一平坦化工艺，以夷平导线82的表面，并从低介电常数介电层26的上表面移除多余的导体材料。掩模层30与抗反射层28(图15)亦被移除。在后续的步骤中，形成一介电质的蚀刻停止层88，并可以在介电质的蚀刻停止层88的上方形成更多的低介电常数介电层、导线及导体介层窗(未绘示)。
本公开的实施例具有某些有帮助的特征。通过使用氮与氩而施以一处理，可将肇因于光致抗蚀剂层的灰化与介电层的蚀刻的聚合物移除。通过调整氮的比例，不仅仅是可以更有效率地移除上述聚合物，亦可以在上述介层窗开口实质上不生成扭折，而改善介层窗开口的填充。
在本公开的某些实施例中，提供一种半导体装置的制造方法，其包含：在一介电层的上方，沉积一掩模层；图形化上述掩模层，以形成一第一掩模沟槽；涂覆一图形化的光致抗蚀剂，其具有一第一部分，上述第一部分在上述掩模层的上方；以及使用上述图形化的光致抗蚀剂作为一蚀刻掩模，蚀刻上述介电层，在上述介电层的一顶部形成一第一介层窗开口。上述方法还包括移除上述图形化的光致抗蚀剂；以及蚀刻上述介电层以形成一第一沟槽与一第一介层窗开口，上述第一介层窗开口在上述第一沟槽下并连接上述第一沟槽，其中使用上述掩模层作为附加的蚀刻掩模来蚀刻上述介电层。形成于上述第一沟槽与上述第一介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的一工艺气体而移除。填充上述第一沟槽与上述第一介层窗开口，分别形成一金属线与一介层窗。
在上述实施例的半导体装置的制造方法中，在移除上述聚合物的过程中，氮的流量(flow rate)相对于氮与氩的总流量的氮的比例，较好是在约百分之二十与约百分之四十之间。
在上述实施例的半导体装置的制造方法中，较好为：移除上述聚合物时，上述第一介层窗开口延伸至一蚀刻停止层的一顶部中，且上述半导体装置的制造方法是在移除上述聚合物之后，还包括蚀穿上述蚀刻停止层的一底部，以露出原本在上述蚀刻停止层的上述底部下的上述金属线。
在上述实施例的半导体装置的制造方法中，较好为：上述蚀刻停止层的上述底部包含氮化铝，上述蚀刻停止层的上述顶部包含氧化铝。
在上述实施例的半导体装置的制造方法中，较好为还包括在使用氮与氩移除上述聚合物之后，施行一湿蚀刻以进一步移除上述聚合物。
在上述实施例的半导体装置的制造方法中，较好为还包括在上述介电层的顶部形成一第二介层窗开口，其中上述第一介层窗开口与上述第二介层窗开口较好是在一双重图形化工艺(double-patterning process)形成。
在上述实施例的半导体装置的制造方法中，较好为：上述图形化的光致抗蚀剂还包括一第二部分，在蚀刻上述介电层以形成上述第一介层窗开口时，上述第二部分是填入上述第二介层窗开口。
在上述实施例的半导体装置的制造方法中，较好为还包括在上述掩模层形成一第二掩模沟槽，其中上述第一掩模沟槽与上述第二掩模沟槽是在一双重图形化工艺形成，且上述图形化的光致抗蚀剂还包括多个第三部分，在蚀刻上述介电层以形成上述第一介层窗开口时，上述第三部分是填入上述第一掩模沟槽与上述第二掩模沟槽。
在本公开的其他实施例中，提供一种半导体装置的制造方法，包含：在一金属线的上方，形成一蚀刻停止层；在上述蚀刻停止层的上方，形成一低介电常数介电层；以及蚀刻上述低介电常数介电层，以在上述低介电常数介电层的一上部形成一沟槽、在上述低介电常数介电层的一下部形成一介层窗开口。使用含氮(N2)与氩的一工艺气体进行处理，其中上述氮具有一第一流量，上述氩具有一第二流量，上述第一流量相对于上述第一流量与上述第二流量之和的比值为约0.2与约0.4之间。上述方法还包括蚀穿上述蚀刻停止层；以及填充上述第一沟槽与上述第一介层窗开口，以分别形成一金属线与一介层窗。
在上述实施例的半导体装置的制造方法中，较好为：形成上述蚀刻停止层包含沉积一第一层与在上述第一层的上方沉积一第二层，其中上述第一层与上述第二层是以不同材料形成，进行上述处理时，蚀穿上述第二层而未蚀穿上述第一层。
在上述实施例的半导体装置的制造方法中，沉积上述第一层较好是包含沉积氮化铝层，沉积上述第二层较好是包含沉积一掺杂氧的碳化硅(Oxygen-doped Siliconcarbide；ODC)层。
在上述实施例的半导体装置的制造方法中，形成上述蚀刻停止层较好是还包括在上述掺杂氧的碳化硅层的上方形成氧化铝层。
在上述实施例的半导体装置的制造方法中，较好为：进行上述处理时，将上述金属线曝露于上述工艺气体。
在上述实施例的半导体装置的制造方法中，较好是在为了真空而配置的一反应室进行上述处理。
在上述实施例的半导体装置的制造方法中，较好为：上述沟槽是使用一硬掩模层作为蚀刻掩模而形成，且进一步对上述硬掩模层进行上述处理。
在本公开的另外的实施例中，提供一种半导体装置的制造方法，包含：进行一第一光光刻工艺，以在一介电层形成一第一沟槽；进行一第二光光刻工艺，以在上述介电层形成一第二沟槽；以及使用上述介电层作为一第一蚀刻掩模而蚀刻一硬掩模层，将上述第一沟槽与上述第二沟槽延伸而进入上述硬掩模层。上述方法还包括进行一第三光光刻工艺，以在上述硬掩模层下的一低介电常数介电层的一上部形成一第一介层窗开口；进行一第四光光刻工艺，以在上述低介电常数介电层的上述上部形成一第二介层窗开口；以及使用上述硬掩模层作为一第二蚀刻掩模而蚀刻上述低介电常数介电层，以将上述第一沟槽与上述第二沟槽延伸而进入上述低介电常数介电层。上述第一介层窗开口与上述第二介层窗开口延伸而进入上述低介电常数介电层的一底部。上述方法还包括使用含氮(N2)与氩的一工艺气体进行处理，以移除在上述第一沟槽、上述第二沟槽、上述第一介层窗开口与上述第二介层窗开口内的聚合物。
在上述实施例的半导体装置的制造方法中，较好为：上述氮具有一第一流量，上述氩具有一第二流量，上述第一流量相对于上述第一流量与上述第二流量之和的比值为约0.2与约0.4之间。
在上述实施例的半导体装置的制造方法中，较好为还包括：在上述低介电常数介电层下形成一蚀刻停止层，其中上述处理是对上述蚀刻停止层的一下层的一上表面进行，且上述第一介层窗开口与上述第二介层窗开口穿透上述蚀刻停止层的一上层；以及移除上述蚀刻停止层的被处理后的上述下层。
在上述实施例的半导体装置的制造方法中，较好是还包括以导体材料填充上述第一沟槽、上述第二沟槽、上述第一介层窗开口与上述第二介层窗开口。
在上述实施例的半导体装置的制造方法中，上述处理较好是进一步对上述硬掩模层的一上表面进行。
前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本公开。本领域技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (10)

1.一种半导体装置的制造方法，包含：
在一介电层的上方，沉积一掩模层；
图形化该掩模层，以形成一第一掩模沟槽；
涂覆一图形化的光致抗蚀剂，该图形化的光致抗蚀剂具有一第一部分，该第一部分在该掩模层的上方；
蚀刻该介电层；
蚀刻该介电层以形成一第一沟槽与一第一介层窗开口，该第一介层窗开口在该第一沟槽下并连接该第一沟槽，其中使用该掩模层作为一附加的蚀刻掩模来蚀刻该介电层；
使用包含氮与氩的一工艺气体，移除形成于该第一沟槽与该第一介层窗开口的至少其中之一的一聚合物；以及
填充该第一沟槽与该第一介层窗开口，以分别形成一第一金属线与一第一介层窗。
2.如权利要求1所述的半导体装置的制造方法，其中在移除该聚合物的过程中，氮的流量(flow rate)相对于氮与氩的总流量的氮的比例，是在百分之二十与百分之四十之间。
3.如权利要求1所述的半导体装置的制造方法，还包括在该介电层的顶部形成一第二介层窗开口，其中该第一介层窗开口与该第二介层窗开口是在一双重图形化工艺(double-patterning process)形成。
4.如权利要求3所述的半导体装置的制造方法，其中该图形化的光致抗蚀剂还包括一第二部分，在蚀刻该介电层以形成该第一介层窗开口时，该第二部分是填入该第二介层窗开口。
5.如权利要求1所述的半导体装置的制造方法，还包括在该掩模层形成一第二掩模沟槽，其中该第一掩模沟槽与该第二掩模沟槽是在一双重图形化工艺形成，且该图形化的光致抗蚀剂还包括多个第三部分，在蚀刻该介电层以形成该第一介层窗开口时，该些第三部分是填入该第一掩模沟槽与该第二掩模沟槽。
6.一种半导体装置的制造方法，包含：
在一金属线的上方，形成一蚀刻停止层；
在该蚀刻停止层的上方，形成一低介电常数介电层；
蚀刻该低介电常数介电层，以在该低介电常数介电层的一上部形成一沟槽、在该低介电常数介电层的一下部形成一介层窗开口；
使用含氮与氩的一工艺气体进行处理，其中该氮具有一第一流量，该氩具有一第二流量，该第一流量相对于该第一流量与该第二流量之和的比值为0.2与0.4之间；
蚀穿该蚀刻停止层；以及
填充该第一沟槽与该第一介层窗开口，以分别形成一金属线与一介层窗。
7.如权利要求6所述的半导体装置的制造方法，其中该沟槽是使用一硬掩模层作为蚀刻掩模而形成，且进一步对该硬掩模层进行该处理。
8.一种半导体装置的制造方法，包含：
进行一第一光光刻工艺，以在一介电层形成一第一沟槽；
进行一第二光光刻工艺，以在该介电层形成一第二沟槽；
使用该介电层作为一第一蚀刻掩模而蚀刻一硬掩模层，将该第一沟槽与该第二沟槽延伸而进入该硬掩模层；
进行一第三光光刻工艺，以在该硬掩模层下的一低介电常数介电层的一上部形成一第一介层窗开口；
进行一第四光光刻工艺，以在该低介电常数介电层的该上部形成一第二介层窗开口；
使用该硬掩模层作为一第二蚀刻掩模而蚀刻该低介电常数介电层，以将该第一沟槽与该第二沟槽延伸而进入该低介电常数介电层，其中该第一介层窗开口与该第二介层窗开口延伸而进入该低介电常数介电层的一底部；以及
使用含氮与氩的一工艺气体进行处理，以移除在该第一沟槽、该第二沟槽、该第一介层窗开口与该第二介层窗开口内的聚合物。
9.如权利要求8所述的半导体装置的制造方法，其中该氮具有一第一流量，该氩具有一第二流量，该第一流量相对于该第一流量与该第二流量之和的比值为0.2与0.4之间。
10.如权利要求8所述的半导体装置的制造方法，还包括以导体材料填充该第一沟槽、该第二沟槽、该第一介层窗开口与该第二介层窗开口。
CN201710182629.6A 2016-03-24 2017-03-24 半导体装置的制造方法 Active CN107230660B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662312840P 2016-03-24 2016-03-24
US62/312,840 2016-03-24
US15/405,391 US10854505B2 (en) 2016-03-24 2017-01-13 Removing polymer through treatment
US15/405,391 2017-01-13

Publications (2)

Publication Number Publication Date
CN107230660A true CN107230660A (zh) 2017-10-03
CN107230660B CN107230660B (zh) 2021-06-29

Family

ID=59898959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710182629.6A Active CN107230660B (zh) 2016-03-24 2017-03-24 半导体装置的制造方法

Country Status (3)

Country Link
US (3) US10854505B2 (zh)
CN (1) CN107230660B (zh)
TW (1) TWI618147B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416184A (zh) * 2018-04-27 2019-11-05 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US10868116B2 (en) 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit structure and method for reducing electronic noises

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679891B2 (en) * 2017-06-30 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures using a vacuum environment
KR102356754B1 (ko) * 2017-08-02 2022-01-27 삼성전자주식회사 반도체 장치
US10727178B2 (en) * 2017-11-14 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure and methods thereof
CN115274616A (zh) 2017-11-14 2022-11-01 台湾积体电路制造股份有限公司 通孔结构及其方法
CN112435983B (zh) * 2018-08-16 2023-12-19 联华电子股份有限公司 金属内连线结构及其制作方法
US11133247B2 (en) 2018-09-28 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Vias with metal caps for underlying conductive lines
US11315829B2 (en) 2019-08-26 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous layers for reducing copper diffusion and method forming same
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자
US11658064B2 (en) 2020-09-29 2023-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric cap layer and etch stop layer stack
US11799001B2 (en) 2021-03-09 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back-end-of-line devices
WO2024111195A1 (ja) * 2022-11-21 2024-05-30 パナソニックＩｐマネジメント株式会社 撮像装置及び撮像装置の製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
US20040147100A1 (en) * 1999-10-14 2004-07-29 Taiwan Semiconductor Manufacturing Company Damascene method employing composite etch stop layer
US20060068592A1 (en) * 2004-09-29 2006-03-30 Texas Instruments, Inc. Method for etch-stop layer etching during damascene dielectric etching with low polymerization
CN101106066A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 可去除刻蚀后残留聚合物的半导体器件制造方法
US20080014739A1 (en) * 2006-06-28 2008-01-17 Texas Instruments Incorporated Silicon nitride/oxygen doped silicon carbide etch stop bi-layer for improved interconnect reliability
US20080280436A1 (en) * 2007-05-10 2008-11-13 Jeng-Ho Wang Method for fabricating an inductor structure or a dual damascene structure
US20090121353A1 (en) * 2007-11-13 2009-05-14 Ramappa Deepak A Dual damascene beol integration without dummy fill structures to reduce parasitic capacitance
CN102881641A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法
CN103531528A (zh) * 2012-07-03 2014-01-22 联华电子股份有限公司 双镶嵌结构的制作方法
US20140308810A1 (en) * 2013-04-10 2014-10-16 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
CN104377160A (zh) * 2013-08-14 2015-02-25 华邦电子股份有限公司 金属内连线结构及其工艺
US20150140827A1 (en) * 2013-11-20 2015-05-21 Applied Materials, Inc. Methods for barrier layer removal

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071809A (en) 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6514850B2 (en) * 2001-01-31 2003-02-04 Applied Materials, Inc. Interface with dielectric layer and method of making
US6696368B2 (en) * 2001-07-31 2004-02-24 Micron Technology, Inc. Titanium boronitride layer for high aspect ratio semiconductor devices
US7193325B2 (en) 2004-04-30 2007-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP2006019480A (ja) * 2004-07-01 2006-01-19 Nec Electronics Corp 半導体装置の製造方法
US7029992B2 (en) * 2004-08-17 2006-04-18 Taiwan Semiconductor Manufacturing Company Low oxygen content photoresist stripping process for low dielectric constant materials
DE102005057076A1 (de) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
JP2008258265A (ja) * 2007-04-02 2008-10-23 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
US8993435B2 (en) * 2010-03-15 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k Cu barriers in damascene interconnect structures
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US8785083B2 (en) * 2012-06-01 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for lithography masks
US8633108B1 (en) * 2012-10-31 2014-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
US9165822B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming same
US9041216B2 (en) * 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
US9941214B2 (en) * 2013-08-15 2018-04-10 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and inter-metal dielectric (IMD) structures
CN104377106B (zh) 2013-08-16 2016-12-28 中微半导体设备(上海)有限公司 等离子体反应腔室阻抗自动匹配方法
US8980745B1 (en) * 2013-09-05 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9343294B2 (en) * 2014-04-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having air gap and method of forming the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
US20040147100A1 (en) * 1999-10-14 2004-07-29 Taiwan Semiconductor Manufacturing Company Damascene method employing composite etch stop layer
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
US20060068592A1 (en) * 2004-09-29 2006-03-30 Texas Instruments, Inc. Method for etch-stop layer etching during damascene dielectric etching with low polymerization
US20080014739A1 (en) * 2006-06-28 2008-01-17 Texas Instruments Incorporated Silicon nitride/oxygen doped silicon carbide etch stop bi-layer for improved interconnect reliability
CN101106066A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 可去除刻蚀后残留聚合物的半导体器件制造方法
US20080280436A1 (en) * 2007-05-10 2008-11-13 Jeng-Ho Wang Method for fabricating an inductor structure or a dual damascene structure
US20090121353A1 (en) * 2007-11-13 2009-05-14 Ramappa Deepak A Dual damascene beol integration without dummy fill structures to reduce parasitic capacitance
CN103531528A (zh) * 2012-07-03 2014-01-22 联华电子股份有限公司 双镶嵌结构的制作方法
CN102881641A (zh) * 2012-09-17 2013-01-16 上海华力微电子有限公司 一种改善40nm双大马士革结构刻蚀通孔底部关键尺寸的方法
US20140308810A1 (en) * 2013-04-10 2014-10-16 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
CN104377160A (zh) * 2013-08-14 2015-02-25 华邦电子股份有限公司 金属内连线结构及其工艺
US20150140827A1 (en) * 2013-11-20 2015-05-21 Applied Materials, Inc. Methods for barrier layer removal

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868116B2 (en) 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit structure and method for reducing electronic noises
US11605709B2 (en) 2017-11-30 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit structure and method for reducing electronic noises
CN110416184A (zh) * 2018-04-27 2019-11-05 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US11004734B2 (en) 2018-04-27 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-based etch-stop layer
CN110416184B (zh) * 2018-04-27 2021-10-08 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US11769693B2 (en) 2018-04-27 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-based etch-stop layer

Also Published As

Publication number Publication date
CN107230660B (zh) 2021-06-29
TWI618147B (zh) 2018-03-11
US20190096747A1 (en) 2019-03-28
US11171040B2 (en) 2021-11-09
US10854505B2 (en) 2020-12-01
US20220059403A1 (en) 2022-02-24
US20170278742A1 (en) 2017-09-28
TW201801185A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
CN107230660A (zh) 半导体装置的制造方法
US10510584B2 (en) Via patterning using multiple photo multiple etch
TWI581326B (zh) 積體電路中的蝕刻停止層
CN107665857B (zh) 用于形成具有笔直轮廓的通孔的多重图案化
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US20090302480A1 (en) Through Substrate Via Semiconductor Components
CN107527798B (zh) 半导体装置的形成方法
US11495538B2 (en) Fully aligned via for interconnect
JP2003179135A (ja) 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法
US20220139833A1 (en) Interconnection structure lined by isolation layer
US6365327B1 (en) Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit
US8158520B2 (en) Method of forming a via structure dual damascene structure for the manufacture of semiconductor integrated circuit devices
US20230170254A1 (en) Double patterning approach by direct metal etch
US20020182853A1 (en) Method for removing hard-mask layer after metal-CMP in dual-damascene interconnect structure
US20060115981A1 (en) Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric
WO2023093676A1 (en) Beol top via wirings with dual damascene via and super via redundancy
US8772154B2 (en) Integrated circuits including barrier polish stop layers and methods for the manufacture thereof
CN115910759A (zh) 用于图案化的方法
JP2006294965A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant