CN102881602A

CN102881602A - 工作温度可控多芯片组件的集成方法

Info

Publication number: CN102881602A
Application number: CN2012103961923A
Authority: CN
Inventors: 杨成刚; 苏贵东; 刘俊
Original assignee: Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Current assignee: Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority date: 2012-10-18
Filing date: 2012-10-18
Publication date: 2013-01-16
Anticipated expiration: 2032-10-18
Also published as: CN102881602B

Abstract

本发明公开了温度可控多芯片组件的集成方法，该方法采用包括微型热电致冷、厚膜丝网印刷、厚膜激光调阻、多层低温共烧陶瓷、热信号采集的厚膜热敏电阻的一体化集成技术来制作；所用多层共烧陶瓷基片由多层陶瓷烧结而成，在每一层含有金属化通孔、导带和阻带；在多层共烧陶瓷基片的第二层陶瓷版上埋置厚膜热敏电阻，位置正对温度较敏感的集成电路芯片；在该基片正面集成导带、阻带、集成电路芯片、小容量电感、电容和微型元器件；在该基片背面集成半导体致冷器，并分别从N型半导体、P型半导体的两端通过通孔连接到表面键合区。本发明使器件长期工作在某一特定的工作温度范围内，能确保器件长期工作的温度稳定性，提高器件的长期可靠性。

Description

工作温度可控多芯片组件的集成方法

技术领域

本发明涉及多芯片组件（简称MCM），进一步来说，涉及厚膜多层低温共烧陶瓷多芯片组件（简称MCM-C），尤其涉及工作温度可控厚膜多层低温共烧陶瓷多芯片组件。

背景技术

在同一封装体内安装多个半导体芯片的器件为多芯片组件。原有的多芯片组件集成技术中，是将厚膜低温多层共烧陶瓷（简称LTCC）基片直接装贴在管壳基座上，然后在LTCC基片上丝网印刷、烧结厚膜导体浆料或厚膜电阻浆料，对烧结后的厚膜电阻进行激光修调，装贴半导体芯片、片式元器件，再采用键合丝（金丝或硅铝丝）进行键合，完成整个电路连接，最后在特定的气氛中将管基和管帽进行密封而成。

原有技术主要存在如下问题：由于MCM多芯片组件集成的集成密度高，集成容量大，因而产生的热量就相应增大，给使用过程中的散热设计、散热手段、散热环境等带来很多困难，使用环境要求较高，使用配套成本大幅增加，限制多芯片组件产品的广泛使用。

经检索，涉及多芯片组件的专利申请件有20件，但涉及温度可控的多芯片组件的仅有1件，即CN1489200号《多芯片组件和多芯片关闭方法》，该专利提供一个在第一设置温度时关闭自己的用于稳压的半导体芯片，和一个与用于稳压的半导体芯片位于同一封装体内，在第二设置温度时关闭自己的用于放大器的半导体芯片。显然，该技术方案与温度可控多芯片组件的集成没有关系。其它专利申请件更与温度可控多芯片组件的集成无关。

发明内容

本发明的目的是提供一种温度可控多芯片组件的集成方法，使器件长期工作在某一特定的工作温度范围内，能确保器件长期工作的温度稳定性，提高器件的长期可靠性。

为实现上述目标，发明人根据半导体PN结的致冷原理——帕尔贴效应（Peltier effect），采用包括微型热电致冷（TEC：Thermoelectric Cooler）、厚膜丝网印刷、厚膜激光调阻、多层低温共烧陶瓷（LTCC）、热信号采集的厚膜热敏电阻的一体化集成技术来制作温度可控多芯片组件；所用LTCC多层共烧陶瓷基片由多层陶瓷烧结而成，在每一层含有金属化通孔、导带、裕量较大的阻带；与原有技术不同的是，在LTCC多层共烧陶瓷基片的第二层陶瓷版上埋置厚膜热敏电阻，位置正对温度较敏感的集成电路芯片；在该基片正面进行多芯片三维平面集成，包括导带、阻带、集成电路芯片、小容量电感、电容和微型元器件；在该基片背面进行半导体致冷器的集成，并分别从N型半导体、P型半导体的两端通过通孔的形式连接到表面键合区。

上述陶瓷基片材料为氮化铝（Al₃N₄）陶瓷。

上述埋置厚膜热敏电阻的方法是采用丝网印刷的方式，将厚膜电子浆料按规定的图形印刷在陶瓷基片上。

上述阻带无需调阻。

上述半导体致冷器的集成方法，是先制备N型和P型半导体晶粒，再用专用不锈钢夹具将顶层氮化铝（Al₃N₄）陶瓷基片、N型和P型半导体晶粒、底层氮化铝（Al₃N₄）陶瓷基片、合金片按规定位置定位放置并固定，最后在真空合金炉中完成N型和P型半导体晶粒的合金焊接。

PN结的工作原理是：当PN结反偏工作时（即N型半导体引出端接正电源、P型半导体接负电源），混合集成面致冷，器件内部工作温度下降；当PN结正偏工作时（即N型半导体引出端接负电源、P型半导体接正电源），混合集成面致热，器件内部工作温度上升。

厚膜热敏电阻是器件内部的热敏电阻，用于检测器件内部工作环境温度，跟踪电阻的变化及两端电压的变化；用于控制可控双向开关电路，以控制半导体致冷器的电流方向，控制升温或降温频率，以达到温度控制的目的。

本发明方法生产的产品有以下特点：①器件内部工作温度可控，可起到“恒温室”的作用，在一定外界温度范围内，不受外界环境温度变化的影响，器件性能参数指标基本上不发生温度漂移，工作稳定可靠；② 能提升器件的长期可靠性；③ 可在125℃～180℃的高温环境中工作；④ 可在-80℃～-55℃以下的低温环境中工作；⑤ 在工作状态下，对温度敏感器件可起到良好的温度稳定和调节作用；⑥ 对功率集成电路芯片，可起到快速降温作用，对器件具有良好的温度保护功能。本发明方法生产的产品广泛应用于航天、航空、船舶、精密仪器、地质勘探、石油勘探、其他野外作业、通讯、工业控制等领域，具有广阔的市场前景。

附图说明

图1为原有温度可控多芯片组件的集成技术示意图，图2为本发明的集成方法示意图，图3为工作温度可控多芯片组件原理框图，图4为原有MCM多芯片组件陶瓷基片多层布线工艺流程图，图5为本发明的 MCM多芯片组件陶瓷基片多层布线工艺流程图。

图1－2中，1为管壳基座，2为管脚，3为LTCC多层低温共烧陶瓷基片，4为片式元件，5为集成电路芯片1，6为集成电路芯片2，7为阻带，8为导带/键合区，9为埋置厚膜热敏电阻，10为半导体热电致冷单元（TEC）。

LTCC多层低温共烧陶瓷基片中的虚线表示基片为多层，至少一层。

具体实施方式

实施例1：原有的集成工艺如图4所示，流程简述如下：

⑴ 流延：由于通过改变材料类型及配比，可获得预期设计要求（如热传导特性、介电常数、损耗因子、绝缘电阻、击穿电压等）的基板。按照设计要求，将浆料配比完成，并将浆料在流延机上沿衬底薄膜流延成薄片；此时成为生瓷料，经预烘干后卷成一卷，备用；

⑵ 裁片：将流延后的成卷的生瓷片，进行表面检查并裁成规定尺寸的陶瓷块，即巴块；

⑶ 冲孔：为制成LTCC各层的互联结构，需要在陶瓷片上冲制各种孔径、各种形状的过孔或定位孔，使用激光或机械方式冲孔；

⑷ 填孔及印刷：在LTCC陶瓷片上通过丝网印刷的方法，将通孔材料填充到过孔内，并在表面印刷出导电图形、介质浆料；

⑸ 叠片：将各层陶瓷片按照设计顺序进行精确叠放。为使得陶瓷片相互紧密粘连，需把流延时预置的衬底薄膜揭除；

⑹ 等静压：将已经精确叠放的多层陶瓷在机械高压下进行贴合，实现紧密接触；

⑺ 切割：将静压之后的陶瓷片，按照模块边界进行切割分离；

⑻ 烧结：陶瓷片切割分离后，在烧结炉中进行排胶和烧结，使瓷材硬化结构稳定；

⑼ 激光调阻：使用功率激光对通过丝网印刷制成的电阻进行精细调节，以消除丝网印刷误差、烧结过程中的材料收缩，并适配外围器件个体差异；

⑽ 测试：为保证成品质量，使用各种检测手段对全程质量进行监控;

⑾ 图形转移：采用丝网印刷的方式，将厚膜电子浆料按规定的图形印刷取陶瓷基片上;

⑿ LTCC一体化基片的组装：将合金焊接后的一体化基片按图1示意图的位置，采用合金焊的方式组装到基座上

⒀ 键合：采用硅铝丝或金丝进行键合，整个电路连接;

⒁ 烘烤：在高纯氮的保护下、在150℃左右的炉子中进行8小时以上的高温烘烤，将水汽彻底烘干;

⒂ 封帽：在特定的环境中进行封帽，完成整个器件的集成与生产工作;

⒃ 测试、筛选、打印与包装：按产品工艺文件与检验文件，完成器件的测试、筛选、打印与包装工作。

制得的产品如图1所示。

实施例2 本发明的工艺流程如图5所示；本发明在原有流程的基础上，增加厚膜热敏电阻浆料丝网印刷和烧结、LTCC基片背面厚膜导体浆料丝网印刷与固化、TEC衬底陶瓷基片的准备与厚膜导带的印刷和烧结、TEC所需N型和P型半导体晶粒的制备、PTCC与TEC的一体化集成等工艺，整体工艺流程简述如下：

⑴ 流延：由于通过改变材料类型及配比，可获得设计要求（如热传导特性、介电常数、损耗因子、绝缘电阻、击穿电压等）的基板。按照设计要求，将浆料配比完成，并将浆料在流延机上沿衬底薄膜流延成薄片；此时成为生瓷料，经预烘干后卷成一卷，备用；

⑸ 叠片：将各层陶瓷片按照设计顺序进行精确叠放，为使陶瓷片相互紧密粘连，需将流延时预置的衬底薄膜揭除；

⑽ 测试：为保证成品质量，使用各种检测手段对全程质量进行监控；

⑾ TEC陶瓷基片的选取：为便于热量的快速传递，以及与半导体芯片在热膨胀方面的匹配性，采用氮化铝陶瓷基片（Al₃N₄）作衬底；

⑿ 图形转移：采用丝网印刷的方式，将厚膜电子浆料按规定的图形印刷在陶瓷基片上；

⒀ N型和P型半导体晶粒的制备：采用以碲化铋为基体的三元固溶晶体材料，其中P型半导体材料为：Bi₂Te₃-Sb₂Te₃，N型半导体材料为：Bi₂Te₃-Bi₂Se₃，半导体晶园厚度为0.5mm左右，对晶园的正反面进行金金属化（厚度1.5μm左右），并进行充分的合金；再在划片机上，按规定的尺寸进行划片，分离出所需的N型和P型半导体晶粒；

⒁ 晶粒定位放置与固定：在专用不锈钢夹具中，将顶层氮化铝（Al₃N₄）陶瓷基片、N型和P型半导体晶粒、底层氮化铝（Al₃N₄）陶瓷基片、合金片按规定的位置定位放置，并固定；

⒂ 合金焊接：在真空合金炉中完成N型和P型半导体晶粒的合金焊接；

⒃ LTCC、TEC一体化基片的组装：将合金焊接后的一体化基片按图2示意图的位置，采用合金焊的方式组装到基座上；

⒄ 键合：采用硅铝丝或金丝进行键合，整个电路连接；

⒅ 烘烤：在高纯氮的保护下、在炉子中150℃下进行8小时以上的高温烘烤，将水汽彻底烘干；

⒆ 封帽：在特定的环境中进行封帽，完成整个器件的集成与生产工作；

⒇ 测试、筛选、打印与包装：按产品工艺文件与检验文件，完成器件的测试、筛选、打印与包装工作。

制得的产品如图2所示。

Claims

1. 一种温度可控多芯片组件的集成方法，它是采用包括微型热电致冷、厚膜丝网印刷、厚膜激光调阻、多层低温共烧陶瓷、热信号采集的厚膜热敏电阻的一体化集成技术来制作温度可控多芯片组件；所用多层共烧陶瓷基片由多层陶瓷烧结而成，在每一层含有金属化通孔、导带、裕量较大的阻带；其特征在于：在多层共烧陶瓷基片的第二层陶瓷版上埋置厚膜热敏电阻，其位置正对温度较敏感的集成电路芯片；在该基片正面进行多芯片三维平面集成，包括导带、阻带、集成电路芯片、小容量电感、电容和微型元器件；在该基片背面进行半导体致冷器的集成，并分别从N型半导体、P型半导体的两端通过通孔的形式连接到表面键合区。

2.如权利要求1所述的方法，其特征在于所述陶瓷基片材料为氮化铝陶瓷。

3.如权利要求1所述的方法，其特征在于所述埋置厚膜热敏电阻的方法是采用丝网印刷的方式，将厚膜电子浆料按规定的图形印刷在陶瓷基片上。

4. 如权利要求1所述的方法，其特征在于所述半导体致冷器的集成，是先制备N型和P型半导体晶粒，再用专用不锈钢夹具将顶层氮化铝陶瓷基片、N型和P型半导体晶粒、底层氮化铝陶瓷基片、合金片按规定位置定位放置并固定，最后在真空合金炉中完成N型和P型半导体晶粒的合金焊接。