CN102867096A - 一种增强半导体金属层可靠性的版图生成方法及系统 - Google Patents

一种增强半导体金属层可靠性的版图生成方法及系统 Download PDF

Info

Publication number
CN102867096A
CN102867096A CN2012103597316A CN201210359731A CN102867096A CN 102867096 A CN102867096 A CN 102867096A CN 2012103597316 A CN2012103597316 A CN 2012103597316A CN 201210359731 A CN201210359731 A CN 201210359731A CN 102867096 A CN102867096 A CN 102867096A
Authority
CN
China
Prior art keywords
metal
metal aperture
aperture
area
described metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103597316A
Other languages
English (en)
Other versions
CN102867096B (zh
Inventor
尹明会
陈岚
赵劼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210359731.6A priority Critical patent/CN102867096B/zh
Publication of CN102867096A publication Critical patent/CN102867096A/zh
Application granted granted Critical
Publication of CN102867096B publication Critical patent/CN102867096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种增强半导体金属层可靠性的版图生成方法及系统。其中,方法包括:接收大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据;根据大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定金属孔的行数和列数;根据金属孔的行数和列数,以及大面积金属及金属孔的尺寸数据,获得金属孔的行间距修正值及列间距修正值,修正金属孔的行间距、列间距数据;根据大面积金属及金属孔的尺寸数据,以及金属孔的行间距修正值及列间距修正值,生成金属打孔模板;按照金属打孔模板对大面积金属进行打孔。本发明能够克服金属打孔过程中产生的电流分布不均等问题。

Description

一种增强半导体金属层可靠性的版图生成方法及系统
技术领域
本发明涉及半导体技术领域,尤其涉及一种增强半导体金属层可靠性的版图生成方法及系统。
背景技术
集成电路版图设计中,经常会有大面积金属的出现,即大面积金属的长度较长和宽度较宽(30um×30um以上)。例如,芯片中的总电源互连线、地线互连线等有大电流的路径都必须采用宽金属布线;为了保证芯片的平坦性而在芯片空余区域插入的大面积的冗余金属等。
然而,使用大面积金属的同时,也伴随着一些问题出现:一方面大面积金属带来较大的寄生电容,容易导致电荷过度累积;另一方面大片金属掩模板会造成刻蚀的浮胶显现,再者,由于金属与介电质的膨胀系数相差很大,在热胀冷缩时会出现挤压断裂,造成不可靠的问题。目前,解决上述问题的方法就是在大面积金属上打孔(SLOT,也叫割缝),即先制作大面积金属版图,然后在大面积金属上顺着电流方向打孔。
现有技术中,模拟电路版图设计的自动化程度较低,大片金属打孔的实现主要依靠设计者手工打孔,逐块依次切割(CHOP)金属。首先,这种方法效率极低,影响芯片产品的上市时间;其次,这种方法不能准确控制切割区域的大小,导致金属面积浪费或者设计规则违规;再次,该方法无法精确控制几个切割区域的均匀性,造成电流分布不均匀影响芯片整体性能。
发明内容
本发明实施例提供一种增强半导体金属层可靠性的版图生成方法及系统,能够克服金属打孔过程中产生的电流分布不均等问题。
为了解决上述技术问题,本发明实施例的技术方案如下:
一种增强半导体金属层可靠性的版图生成方法,包括:
接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据;
根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,修正所述金属孔的行间距、列间距数据;
根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板;
按照所述金属打孔模板对所述大面积金属进行打孔。
优选的,在所述接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据之后,还包括:
判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;
若是,则根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;若否,则对不满足所述预设条件的数据进行调整,再根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
优选的,所述对不满足所述预设条件的数据进行调整包括:
若所述预设条件为预设尺寸范围,则当所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值时,将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。
优选的,所述对不满足所述预设条件的数据进行调整包括:
若所述预设条件为预设几何规则,则当所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和时,将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;
当所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和时,将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
优选的,所述根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数,包括:
将第一宽度与第二宽度的比值向下取整,获得所述金属孔的行数,其中,所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值,所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和;
将第一长度与第二长度的比值向下取整,获得所述金属孔的列数,其中,所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值,所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。
优选的,所述根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,包括:
根据第一差值与第一和值的倍数关系,确定所述金属孔的行间距修正值,其中,所述第一差值为所述大面积金属的长度与所述金属孔的长度和所述金属孔列数的乘积的差,所述第一和值为所述金属孔的列数加一;
根据第二差值与第二和值的倍数关系,确定所述金属孔的列间距修正值,其中,所述第二差值为所述大面积金属的宽度与所述金属孔的宽度和所述金属孔的行数的乘积的差,所述第二和值为所述金属孔的行数加一。
一种增强半导体金属层可靠性的版图生成系统,包括:
接收单元,用于接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据;
确定单元,用于根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
修正单元,用于根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,修正所述金属孔的行间距、列间距数据;
生成单元,用于根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板;
打孔单元,用于按照所述金属打孔模板对所述大面积金属进行打孔。
优选的,还包括:
判断单元,用于在所述接收单元接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据之后,判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;
调整单元,用于当所述判断单元的判断结果为否时,对不满足所述预设条件的数据进行调整;再由所述确定单元根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
所述确定单元,还用于当所述判断单元的判断结果为是时,根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;当所述判断单元的判断结果为否时,根据所述调整单元调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
优选的,
所述调整单元,具体用于当所述预设条件为预设尺寸范围时,若所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值,则将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。
优选的,
所述调整单元,具体用于当所述预设条件为预设几何规则时,若所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和,则将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;若所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和,则将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
优选的,所述确定单元包括:
第一确定子单元,用于将第一宽度与第二宽度的比值向下取整,获得所述金属孔的行数,其中,所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值,所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和;
第二确定子单元,用于将第一长度与第二长度的比值向下取整,获得所述金属孔的列数,其中,所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值,所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。
优选的,所述修正单元包括:
第一修正子单元,用于根据第一差值与第一和值的倍数关系,确定所述金属孔的行间距修正值,其中,所述第一差值为所述大面积金属的长度与所述金属孔的长度和所述金属孔列数的乘积的差,所述第一和值为所述金属孔的列数加一;
第二修正子单元,用于根据第二差值与第二和值的倍数关系,确定所述金属孔的列间距修正值,其中,所述第二差值为所述大面积金属的宽度与所述金属孔的宽度和所述金属孔的行数的乘积的差,所述第二和值为所述金属孔的行数加一。
本发明技术方案中,能够根据大面积金属、金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,得到尺寸满足预先设定范围的大片金属打孔模板,进而按照金属打孔模板对大面积金属进行打孔,通过金属打孔模板,可以准确获得金属孔的大小并控制金属打孔模板上金属孔分布的均匀性,避免金属孔尺寸过大或过小导致的金属面积浪费或无法达到整体的打孔要求,避免金属孔之间出现互连线设计规则违规,从而提高大片金属打孔的准确度和均匀性,能够克服金属打孔过程中大面积金属上产生的电流分布不均的问题,从而增强了半导体金属层的可靠性,提高芯片的良品率和性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一种增强半导体金属层可靠性的版图生成方法实施例流程图;
图2是本发明另一种增强半导体金属层可靠性的版图生成方法实施例流程图;
图3是本发明实施例中未打孔的大面积金属版图示意图;
图4是本发明实施例中生成的金属打孔模板示意图;
图5是本发明一种增强半导体金属层可靠性的版图生成系统实施例结构示意图;
图6是本发明另一种增强半导体金属层可靠性的版图生成系统实施例结构示意图。
具体实施方式
为了使本领域技术人员能进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,附图仅提供参考与说明,并非用来限制本发明。
下面结合附图和实施例,对本发明的技术方案进行描述。
参见图1,为本发明实施例一种增强半导体金属层可靠性的版图生成方法实施例。
该方法可以包括:
步骤101,接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据。
首先,系统接收预设的大面积金属和金属孔的尺寸数据,该尺寸数据可以是长度和宽度,以及金属孔的行间距和列间距。
步骤102,根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
该步骤中,根据预设的大面积金属和金属孔的尺寸数据,以及预设的金属孔的行间距、列间距数据,可以获得大面积金属上能够容纳的金属孔的行数和列数。
步骤103,根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,修正所述金属孔的行间距、列间距数据,获得所述金属孔的行间距修正值及列间距修正值。
该步骤中,根据获得的金属孔的行数和列数,可以得到金属孔的行间距修正值及列间距修正值,进而,根据金属孔的行间距修正值及列间距修正值,对预设的金属孔的行间距、列间距数据进行修正。
步骤104,根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板。
该步骤中,根据大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,可以精确获得金属打孔模板的特征尺寸。
步骤105,按照所述金属打孔模板对所述大面积金属进行打孔。
本发明技术方案中,能够根据大面积金属、金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,得到尺寸满足预先设定范围的大片金属打孔模板,进而按照金属打孔模板对大面积金属进行打孔,通过金属打孔模板,可以准确获得金属孔的大小并控制金属打孔模板上金属孔分布的均匀性,避免金属孔尺寸过大或过小导致的金属面积浪费或无法达到整体的打孔要求,避免金属孔之间出现互连线设计规则违规,从而提高大片金属打孔的准确度和均匀性,能够克服金属打孔过程中大面积金属上产生的电流分布不均的问题,提高芯片的良品率和性能。
参见图2,为本发明实施例另一种增强半导体金属层可靠性的版图生成方法流程图。同图1所示实施例相比,该实施例中,在执行步骤101之后,增加执行下面的操作:
步骤106、判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;若是,则执行步骤107;若否,则执行步骤108;
步骤107、根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
步骤108、对不满足所述预设条件的数据进行调整,再根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
具体地,所述对不满足所述预设条件的数据进行调整包括以下两种情形:
(1)若所述预设条件为预设尺寸范围,则当所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值时,将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。
(2)若所述预设条件为预设几何规则,则当所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和时,将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;
当所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和时,将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
需要说明的是,上述步骤102中,根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数的实现方式可以为:
将第一宽度与第二宽度的比值向下取整,获得所述金属孔的行数,其中,所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值,所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和;
将第一长度与第二长度的比值向下取整,获得所述金属孔的列数,其中,所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值,所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。
此外,上述步骤104中,根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值的实现方式可以为:
根据第一差值与第一和值的倍数关系,确定所述金属孔的行间距修正值,其中,所述第一差值为所述大面积金属的长度与所述金属孔的长度和所述金属孔列数的乘积的差,所述第一和值为所述金属孔的列数加一;
根据第二差值与第二和值的倍数关系,确定所述金属孔的列间距修正值,其中,所述第二差值为所述大面积金属的宽度与所述金属孔的宽度和所述金属孔的行数的乘积的差,所述第二和值为所述金属孔的行数加一。
为了便于对本发明进一步的理解,下面结合本发明的具体实施方式对本发明进行详细描述。
如图3所示,是本发明实施例未打孔的大片金属版图示意图。其中,301为大片金属,302为金属孔,ML为大片金属的长度,MW为大片金属的宽度,SL为金属孔的长度,SW为金属孔的宽度。
具体地,本发明实施例中大片金属的长度和宽度、金属孔的长度和宽度,以及金属孔的行间距和列间距可以根据不同尺寸的版图而确定,也可以由代工厂的设计要求而确定。
首先,接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据;
然后,判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;若是,则根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;若否,则对不满足所述预设条件的数据进行调整,再根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
其中,对不满足所述预设条件的数据进行调整的具体操作包括:
若所述预设条件为预设尺寸范围,则当所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值时,将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内;
或者,若所述预设条件为预设几何规则,则当所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和时,将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;当所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和时,将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
具体地,可以通过以下公式计算金属孔的行数和列数:
Figure BDA00002185336000101
向下取整得到所述金属孔的行数(Row);
向下取整得到所述金属孔的列数(Col);
其中,DY为金属孔行间距,DX为金属孔列间距。
需要说明的是,通过对数值进行向下取整得到金属孔的行数和列数,能够使金属孔的尺寸满足预先设定的长度和宽度的范围,避免金属孔的尺寸出现设计规则违规。
此外,利用以下公式计算相邻两列所述金属孔的行间距修正值DRow以及相邻两行金属孔的行间距修正值DCol
D Row = ML - SL × Col Col + 1 ;
D Col = MW - SW × Row Row + 1
最终,根据上述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板,如图4所示。
通过上述实施例技术方案,能够得到一种尺寸满足预先设定范围的大面积金属打孔模板,便于准确控制金属孔的大小和分布均匀性。
具体地,可以将大面积金属打孔模板集成到包括二极管、三极管、MOS管、电阻以及电容等器件的工艺设计包中。之后,模拟电路版图设计者可以通过调用工艺设计包中的大面积金属打孔模板,快速有效的实现对大面积金属的均匀打孔。
相应上述增强半导体金属层可靠性的版图生成方法实施例,本发明还提供一种增强半导体金属层可靠性的版图生成系统实施例,如图5所示,该系统可以包括:
接收单元501,用于接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据;
确定单元502,用于根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
修正单元503,用于根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,修正所述金属孔的行间距、列间距数据;
生成单元504,用于根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板;
打孔单元505,用于按照所述金属打孔模板对所述大面积金属进行打孔。
本发明技术方案中,能够根据大面积金属、金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,得到尺寸满足预先设定范围的大片金属打孔模板,进而按照金属打孔模板对大面积金属进行打孔,通过金属打孔模板,可以准确获得金属孔的大小并控制金属打孔模板上金属孔分布的均匀性,避免金属孔尺寸过大或过小导致的金属面积浪费或无法达到整体的打孔要求,避免金属孔之间出现互连线设计规则违规,从而提高大片金属打孔的准确度和均匀性,能够克服金属打孔过程中大面积金属上产生的电流分布不均的问题,提高芯片的良品率和性能。
在本发明提供的另一种系统实施例中,如图6所示,上述增强半导体金属层可靠性的版图生成系统还可以包括:
判断单元506,用于在所述接收单元接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据之后,判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;
调整单元507,用于当所述判断单元的判断结果为否时,对不满足所述预设条件的数据进行调整;再由所述确定单元502根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
则所述确定单元502,还用于当所述判断单元506的判断结果为是时,根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;当所述判断单元506的判断结果为否时,根据所述调整单元507调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
需要说明的是,所述调整单元,具体用于当所述预设条件为预设尺寸范围时,若所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值,则将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。
此外,所述调整单元,还具体用于当所述预设条件为预设几何规则时,若所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和,则将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;若所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和,则将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
具体应用中,所述确定单元可以具体包括:
第一确定子单元,用于将第一宽度与第二宽度的比值向下取整,获得所述金属孔的行数,其中,所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值,所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和;
第二确定子单元,用于将第一长度与第二长度的比值向下取整,获得所述金属孔的列数,其中,所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值,所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。
此外,所述修正单元具体可以包括:
第一修正子单元,用于根据第一差值与第一和值的倍数关系,确定所述金属孔的行间距修正值,其中,所述第一差值为所述大面积金属的长度与所述金属孔的长度和所述金属孔列数的乘积的差,所述第一和值为所述金属孔的列数加一;
第二修正子单元,用于根据第二差值与第二和值的倍数关系,确定所述金属孔的列间距修正值,其中,所述第二差值为所述大面积金属的宽度与所述金属孔的宽度和所述金属孔的行数的乘积的差,所述第二和值为所述金属孔的行数加一。
对于系统实施例而言,由于其基本相应于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的系统实施例仅仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下,在其它实施例中实现。因此,本发明实施例将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种增强半导体金属层可靠性的版图生成方法,其特征在于,包括:
接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据;
根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,修正所述金属孔的行间距、列间距数据;
根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板;
按照所述金属打孔模板对所述大面积金属进行打孔。
2.根据权利要求1所述的方法,其特征在于,在所述接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据之后,还包括:
判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;
若是,则根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;若否,则对不满足所述预设条件的数据进行调整,再根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
3.根据权利要求2所述的方法,其特征在于,所述对不满足所述预设条件的数据进行调整包括:
若所述预设条件为预设尺寸范围,则当所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值时,将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。
4.根据权利要求2所述的方法,其特征在于,所述对不满足所述预设条件的数据进行调整包括:
若所述预设条件为预设几何规则,则当所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和时,将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;
当所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和时,将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
5.根据权利要求1所述的方法,其特征在于,所述根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数,包括:
将第一宽度与第二宽度的比值向下取整,获得所述金属孔的行数,其中,所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值,所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和;
将第一长度与第二长度的比值向下取整,获得所述金属孔的列数,其中,所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值,所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。
6.根据权利要求1所述的方法,其特征在于,所述根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,包括:
根据第一差值与第一和值的倍数关系,确定所述金属孔的行间距修正值,其中,所述第一差值为所述大面积金属的长度与所述金属孔的长度和所述金属孔列数的乘积的差,所述第一和值为所述金属孔的列数加一;
根据第二差值与第二和值的倍数关系,确定所述金属孔的列间距修正值,其中,所述第二差值为所述大面积金属的宽度与所述金属孔的宽度和所述金属孔的行数的乘积的差,所述第二和值为所述金属孔的行数加一。
7.一种增强半导体金属层可靠性的版图生成系统,其特征在于,包括:
接收单元,用于接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据;
确定单元,用于根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
修正单元,用于根据所述金属孔的行数和列数,以及所述大面积金属及金属孔的尺寸数据,获得所述金属孔的行间距修正值及列间距修正值,修正所述金属孔的行间距、列间距数据;
生成单元,用于根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距修正值及列间距修正值,生成金属打孔模板;
打孔单元,用于按照所述金属打孔模板对所述大面积金属进行打孔。
8.根据权利要求7所述的系统,其特征在于,还包括:
判断单元,用于在所述接收单元接收大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据之后,判断所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据是否满足预设条件,所述预设条件包括预设尺寸范围和/或预设几何规则;其中,所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围;
调整单元,用于当所述判断单元的判断结果为否时,对不满足所述预设条件的数据进行调整;再由所述确定单元根据调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;
所述确定单元,还用于当所述判断单元的判断结果为是时,根据所述大面积金属及金属孔的尺寸数据,以及所述金属孔的行间距、列间距数据,确定所述金属孔的行数和列数;当所述判断单元的判断结果为否时,根据所述调整单元调整后的大面积金属及金属孔的尺寸数据,以及金属孔的行间距、列间距数据,确定所述金属孔的行数和列数。
9.根据权利要求8所述的系统,其特征在于,
所述调整单元,具体用于当所述预设条件为预设尺寸范围时,若所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值,或者大于其对应的预设尺寸范围的最大值,则将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。
10.根据权利要求8所述的系统,其特征在于,
所述调整单元,具体用于当所述预设条件为预设几何规则时,若所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和,则将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和;若所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和,则将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。
11.根据权利要求7所述的系统,其特征在于,所述确定单元包括:
第一确定子单元,用于将第一宽度与第二宽度的比值向下取整,获得所述金属孔的行数,其中,所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值,所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和;
第二确定子单元,用于将第一长度与第二长度的比值向下取整,获得所述金属孔的列数,其中,所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值,所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。
12.根据权利要求7所述的系统,其特征在于,所述修正单元包括:
第一修正子单元,用于根据第一差值与第一和值的倍数关系,确定所述金属孔的行间距修正值,其中,所述第一差值为所述大面积金属的长度与所述金属孔的长度和所述金属孔列数的乘积的差,所述第一和值为所述金属孔的列数加一;
第二修正子单元,用于根据第二差值与第二和值的倍数关系,确定所述金属孔的列间距修正值,其中,所述第二差值为所述大面积金属的宽度与所述金属孔的宽度和所述金属孔的行数的乘积的差,所述第二和值为所述金属孔的行数加一。
CN201210359731.6A 2012-09-24 2012-09-24 一种增强半导体金属层可靠性的版图生成方法及系统 Active CN102867096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210359731.6A CN102867096B (zh) 2012-09-24 2012-09-24 一种增强半导体金属层可靠性的版图生成方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210359731.6A CN102867096B (zh) 2012-09-24 2012-09-24 一种增强半导体金属层可靠性的版图生成方法及系统

Publications (2)

Publication Number Publication Date
CN102867096A true CN102867096A (zh) 2013-01-09
CN102867096B CN102867096B (zh) 2015-03-04

Family

ID=47445964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210359731.6A Active CN102867096B (zh) 2012-09-24 2012-09-24 一种增强半导体金属层可靠性的版图生成方法及系统

Country Status (1)

Country Link
CN (1) CN102867096B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109492273A (zh) * 2018-10-22 2019-03-19 珠海市微半导体有限公司 一种基于通孔的自动打孔方法
CN110929469A (zh) * 2019-11-19 2020-03-27 南京九芯电子科技有限公司 一种填充过孔阵列的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314526A (zh) * 2010-07-02 2012-01-11 中国科学院微电子研究所 一种优化集成电路版图热分布的方法
CN102437146A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种通孔关键尺寸检测版图的优化方法
CN102495925A (zh) * 2011-11-30 2012-06-13 中国科学院微电子研究所 一种实现冗余金属填充模板的方法及其系统
CN102629600A (zh) * 2011-02-02 2012-08-08 拉碧斯半导体株式会社 半导体装置的布线构造以及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314526A (zh) * 2010-07-02 2012-01-11 中国科学院微电子研究所 一种优化集成电路版图热分布的方法
CN102629600A (zh) * 2011-02-02 2012-08-08 拉碧斯半导体株式会社 半导体装置的布线构造以及其制造方法
CN102437146A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种通孔关键尺寸检测版图的优化方法
CN102495925A (zh) * 2011-11-30 2012-06-13 中国科学院微电子研究所 一种实现冗余金属填充模板的方法及其系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109492273A (zh) * 2018-10-22 2019-03-19 珠海市微半导体有限公司 一种基于通孔的自动打孔方法
CN109492273B (zh) * 2018-10-22 2022-11-15 珠海一微半导体股份有限公司 一种基于通孔的自动打孔方法
CN110929469A (zh) * 2019-11-19 2020-03-27 南京九芯电子科技有限公司 一种填充过孔阵列的方法

Also Published As

Publication number Publication date
CN102867096B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
US9053279B2 (en) Pattern modification with a preferred position function
US20170011160A1 (en) Methods of generating integrated circuit layout using standard cell library
US20110304052A1 (en) Power grid optimization
US10522637B2 (en) Circuits using gate-all-around technology
US20190251224A1 (en) Method for legalizing mixed-cell height standard cells of ic
US9898569B2 (en) Semiconductor layout structure and designing method thereof
US10964639B2 (en) Integrated circuits including via array and methods of manufacturing the same
KR20150058062A (ko) Feol/mol/beol의 상이한 스케일링 비
CN102867096B (zh) 一种增强半导体金属层可靠性的版图生成方法及系统
KR102521029B1 (ko) 감소된 영역을 위한 최소 트랙 표준 셀 회로들
US9449136B2 (en) Integrated circuit layout structure and method having different cell row heights with different row ratios for area optimization
CN102006761A (zh) 散热器
CN103048873A (zh) 孔的光学临近效应修正方法
Liu et al. Primal–dual hybrid gradient method for distributionally robust optimization problems
US11556237B2 (en) Picture presentation method and device
US10088878B2 (en) Flexible heat spreader with differential thermal conductivity
CN108762548B (zh) 触控面板及其触控图形设计方法、触控显示板及显示装置
US20070245556A1 (en) A method and system for plated thru hole placement in a substrate
US20150330715A1 (en) Manufacturing method of thermal module
US20130193554A1 (en) Cell Array with Density Features
Chang et al. Design of multi-finger HBTs with a thermal–electrical model
US10755019B2 (en) Method of designing an integrated circuit
US11264160B2 (en) Extended package air core inductor
US20080295995A1 (en) Heat sink and manufacturing method thereof
CN101203093B (zh) 电路板金属层修正方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant