CN102857218B - 用于锁相环型频率合成器的自动调谐电路 - Google Patents

用于锁相环型频率合成器的自动调谐电路 Download PDF

Info

Publication number
CN102857218B
CN102857218B CN201210305419.9A CN201210305419A CN102857218B CN 102857218 B CN102857218 B CN 102857218B CN 201210305419 A CN201210305419 A CN 201210305419A CN 102857218 B CN102857218 B CN 102857218B
Authority
CN
China
Prior art keywords
transistor
drain electrode
connects
grid
hysteresis comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210305419.9A
Other languages
English (en)
Other versions
CN102857218A (zh
Inventor
张为
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201210305419.9A priority Critical patent/CN102857218B/zh
Publication of CN102857218A publication Critical patent/CN102857218A/zh
Application granted granted Critical
Publication of CN102857218B publication Critical patent/CN102857218B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用于锁相环型频率合成器的自动调谐电路，有频率合成器、第一迟滞比较器、第二迟滞比较器、第三迟滞比较器、开关电容控制电路、复位控制电路和复位电荷泵电路，第一迟滞比较器的一输入端连接参考电压Vmax，第二迟滞比较器的一输入端连接参考电压Vmin，第三迟滞比较器的一输入端连接参考电压Vrst，第一迟滞比较器、第二迟滞比较器和第三迟滞比较器的另一输入端连接振荡器的控制电压Vctrl，第一迟滞比较器、第二迟滞比较器的输出均分别连接开关电容控制电路和复位控制电路，第三迟滞比较器的输出连接复位控制电路，开关电容控制电路的输出连接频率合成器中的数控电容开关，复位电荷泵电路还连接滤波器。本发明结构简单、易于实现且可靠性高。

Description

用于锁相环型频率合成器的自动调谐电路
技术领域
本发明涉及一种调谐电路。特别是涉及一种集成电路中的用于锁相环型频率合成器的自动调谐电路
背景技术
在无线通信领域中，高性能的频率源是通信设备、雷达、电子侦察和对抗设备、紧密测量仪器的核心部件。基于锁相技术的锁相环型频率合成器以其结构简单、性能优良等诸多优势，成为频率合成领域中最活跃的技术主流。
现代通信系统对频率源的锁定时间、调谐范围、频谱纯度等提出了越来越高的要求。为了能在有限的控制电压的范围内，覆盖足够宽的输出频率范围，一种方法是增大振荡器增益KVCO，如图2(a)所示。但是增大KVCO会导致振荡频率易受到控制电压的干扰，恶化相位噪声性能。因此多带VCO成为了设计者的首选。多带VCO采用二进制开关电容阵列扩展VCO的频率覆盖范围，其结构如图1。VCO的压控特性曲线由多条平型曲线并列组成，并保证相邻的压控曲线有一定的重叠范围，如图2(b)所示。这样，较宽的频率范围被划分为多个窄带调谐范围。对于相同的频率覆盖范围，多带VCO可明显降低VCO的增益，有利于提高系统的噪声特性。
由于引入了多带VCO就需要一种自动调谐电路，在PLL的锁定过程中自动控制VCO的工作频带，并且能在每次跳带后，将控制电压复位到调谐范围内。
传统的自动调谐电路如图3所示，是由数字逻辑和开关构成。
该方案有两个缺点：
首先，利用电压源直接对滤波器电容复位所需时间很长，这大大增大了频率合成器的锁定时间。例如，假设电源电压为1.8V，滤波器第一电容C1为500PF，第一电阻R1为20KΩ。将滤波器复位到0.9V，则至少需要5倍时间常数才认为完成复位，即t≈5τ=5*R1*C1=50μs。完成一次跳带所需的复位时间远远大于频率合成器相位捕捉的时间，这往往是无法接受的。
其次，上述方案在复位完成后，选带电路才进行跳带，调制VCO频率。在复位完成后，VCO还需要一段时间建立振荡，等其达到稳定之后，环路才可以进行正常的相位跟踪与锁定，这也延长了PLL的锁定时间。
发明内容
本发明所要解决的技术问题是，提供一种新型的应用于锁相环型频率合成器的自动调谐电路。
本发明所采用的技术方案是：一种用于锁相环型频率合成器的自动调谐电路，包括有频率合成器，所述的频率合成器有依次连接的鉴频鉴相器、电荷泵、滤波器和振荡器，所述的振荡器包括有数控电容开关，所述的振荡器的输出还通过分频器连接鉴频鉴相器，还设置有第一迟滞比较器、第二迟滞比较器、第三迟滞比较器、开关电容控制电路、复位控制电路和复位电荷泵电路，其中，所述的第一迟滞比较器的一输入端连接参考电压Vmax，第二迟滞比较器的一输入端连接参考电压Vmin，第三迟滞比较器的一输入端连接参考电压Vrst，第一迟滞比较器、第二迟滞比较器和第三迟滞比较器的另一输入端连接振荡器的控制电压Vctrl，所述的第一迟滞比较器、第二迟滞比较器的输出均分别连接开关电容控制电路和复位控制电路，所述的第三迟滞比较器的输出连接复位控制电路，所述的开关电容控制电路的输出连接频率合成器中的数控电容开关，所述的复位电荷泵电路还连接滤波器。
所述的第一迟滞比较器包括有晶体管M1～M9，其中，所述的晶体管M1的栅极连接振荡器的控制电压Vctrl，晶体管M1的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vmax，晶体管M2的漏极连接晶体管M5的漏极；晶体管M1和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vb1，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD；晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管M1的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第一迟滞比较器的输出VH。
所述的第二迟滞比较器包括有晶体管M10～M18，其中，所述的晶体管M10的栅极连接振荡器的控制电压Vctrl，晶体管M10的漏极连接晶体管M13的漏极，晶体管M10和晶体管M11的源极连接晶体管M12的漏极，晶体管M11的栅极连接参考电压Vmin，晶体管M11的漏极连接晶体管M14的漏极，晶体管M12的栅极和晶体管M18的栅极均连接偏置电压Vb2，晶体管M12的源极和晶体管M18的源极均连接电源电压VDD，晶体管M18的漏极和晶体管M17的漏极相连共同构成第二迟滞比较器的输出VL，晶体管M17的栅极连接晶体管M14的漏极，晶体管M13的源极、晶体管M14的源极、晶体管M15的源极、晶体管M16的源极和晶体管M17的源极均连接电源电压VCC，晶体管M13的栅极与漏极短接，晶体管M14的栅极与漏极短接，晶体管M15的栅极连接晶体管M14的漏极，晶体管M15的漏极连接晶体管M10的漏极；晶体管M16的栅极连接晶体管M13的漏极，晶体管M16的漏极连接晶体管M11的漏极。
所述的第三迟滞比较器与所述的第一迟滞比较器结构相同，包括有晶体管M1～M9，其中，所述的晶体管M1的栅极连接振荡器的控制电压Vctrl，晶体管M1的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vrst，晶体管M2的漏极连接晶体管M5的漏极；晶体管M1和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vb1，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD；晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管M1的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第三迟滞比较器输出Vr。
所述的复位电荷泵电路包括晶体管M19～M32，其中，所述的晶体管M19、晶体管M30、晶体管M31和晶体管M32的栅极均连接复位控制电路的输出SN，晶体管M20、晶体管M23、晶体管M26、晶体管M27和晶体管M28的栅极均连接复位控制电路的输出SP，晶体管M19的漏极和晶体管M20的源极均连接电流源Idc的输出，晶体管M19的源极和晶体管M20的栅极连接晶体管M21的漏极，晶体管M21的栅极与漏极短接，晶体管M21的源极、晶体管M22的源极和晶体管M29的源极均连接电源VCC，晶体管M22的栅极连接晶体管M21的栅极，晶体管M29的栅极连接M21的栅极，晶体管M22的漏极连接晶体管M23的漏极，晶体管M29的漏极连接晶体管M30的源极，晶体管M30的漏极和晶体管M31的源极共同连接滤波器的第一电容C1，晶体管M31的漏极和晶体管M32的源极共同连接滤波器的第二电容C2，晶体管M32的漏极连接滤波器的第三电容C3，即接振荡器的控制电压Vctrl，晶体管M28的漏极连接滤波器的第三电容C3，晶体管M28的源极和晶体管M27的漏极共同连接滤波器的第二电容C2，晶体管M27的源极和晶体管漏极共同连接滤波器的第一电容C1，晶体管M26的源极连接晶体管M25的漏极，晶体管M25的源极和晶体管M24的源极连接电源VDD，晶体管M24的漏极连接晶体管M23的源极，晶体管M24的栅极与漏极短接，晶体管M25的栅极连接晶体管M24的栅极。
所述的开关电容控制电路和复位控制电路控制方法包括如下阶段：
1）对开关电容控制电路和复位控制电路中的计数器SW进行复位，即，赋初始值；
2）设定复位控制电路的输出SN为0，复位控制电路的输出SP为1；
3）分别对第一迟滞比较器的输出VH和第二迟滞比较器的输出VL进行判断，其中，对第一迟滞比较器的输出VH判断包括如下步骤：
（1）判断第一迟滞比较器的输出VH是否等于1，是进入下一步骤，否则继续判断；
（2）设定复位控制电路的输出SN为1，复位控制电路的输出SP为1，开启复位电路；
（3）判断第一迟滞比较器的输出VH是否处于下降状态，是进入下一步骤，否则继续判断；
（4）设定计数器SW为SW－1；
（5）判断复位控制电路的输出SN是否为1，并且第三迟滞比较器输出Vr是否为0，是返回第2）阶段继续循环，否则，继续判断；
对第二迟滞比较器的输出VL进行判断包括如下步骤：
（1）判断第二迟滞比较器的输出VL是否等于1，是进入下一步骤，否则继续判断；
（2）设定复位控制电路的输出SN为0，复位控制电路的输出SP为0，开启复位电路；
（3）判断第二迟滞比较器的输出VL是否处于下降状态，是进入下一步骤，否则继续判断；
（4）设定计数器SW为SW＋1；
（5）判断复位控制电路的输出SP是否为0，并且第三迟滞比较器输出Vr是否为1，是返回第2）阶段继续循环，否则，继续判断。
阶段1）所述的赋初始值是，将N位二进制计数器SW的初始值取为2N-1，其中N代表二进制开关电容的位数，取N为大于1的整数。
本发明的用于锁相环型频率合成器的自动调谐电路，结构简单、易于实现且可靠性高。采用本发明所提出的自动调谐电路的锁相环频率合成器具有快速自动调谐锁定功能。
附图说明
图1是带开关电容阵列的多带VCO电路结构；
图2是单带VCO和多带VCO的压控曲线，其中
图2(a)是单带VCO压控曲线，图2(b)是多带VCO压控曲线；
图3是传统带自动调谐功能的频率合成器结构示意图；
图4是本发明的用于锁相环型频率合成器的自动调谐电路结构示意；
图5是第一、第二和第三迟滞比较器电路结构，其中
图5(a)是第一迟滞比较器电路结构，图5(b)是第二迟滞比较器电路结构，
图5（c）第三迟滞比较器电路结构；
图6是复位电荷泵电路结构；
图7是自动调谐电路流程图；
图8是带自动调谐电路的频率合成器的锁定过程；
图9是图8在10～12us波形的局部放大图。
图中
1：频率合成器        11：鉴频鉴相器
12：电荷泵           13：滤波器
14：振荡器           15：分频器
16：数控电容开关     2：第一迟滞比较器
3：第二迟滞比较器    4：第三迟滞比较器
5：开关电容控制电路  6：复位控制电路
7：复位电荷泵电路
具体实施方式
下面结合实施例和附图对本发明的用于锁相环型频率合成器的自动调谐电路做出详细说明。
如图4所示，本发明的用于锁相环型频率合成器的自动调谐电路，包括有频率合成器1，所述的频率合成器1有依次连接的鉴频鉴相器11、电荷泵12、滤波器13和振荡器14，所述的振荡器VCO14包括有数控电容开关16，所述的振荡器14的输出还通过分频器15连接鉴频鉴相器11，还设置有第一迟滞比较器2、第二迟滞比较器3、第三迟滞比较器4、开关电容控制电路5、复位控制电路6和复位电荷泵电路7其中，所述的第一迟滞比较器2的一输入端连接参考电压Vmax，第二迟滞比较器3的一输入端连接参考电压Vmin，第三迟滞比较器4的一输入端连接参考电压Vrst，第一迟滞比较器2、第二迟滞比较器3和第三迟滞比较器4的另一输入端连接振荡器14的控制电压Vctrl，所述的第一迟滞比较器2、第二迟滞比较器3的输出均分别连接开关电容控制电路5和复位控制电路6，所述的第三迟滞比较器4的输出连接复位控制电路6，所述的开关电容控制电路5的输出连接频率合成器1中的数控电容开关16，所述的复位电荷泵电路7还连接滤波器13。
如图5（a）所示，所述的第一迟滞比较器2包括有晶体管M1～M9，其中，所述的晶体管M1的栅极连接振荡器14的控制电压Vctrl，晶体管M1的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vmax，晶体管M2的漏极连接晶体管M5的漏极；晶体管M1和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vb1，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD；晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管M1的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第一迟滞比较器2的输出VH。
如图5（b）所示，所述的第二迟滞比较器3包括有晶体管M10～M18，其中，所述的晶体管M10的栅极连接振荡器14的控制电压Vctrl，晶体管M10的漏极连接晶体管M13的漏极，晶体管M10和晶体管M11的源极连接晶体管M12的漏极，晶体管M11的栅极连接参考电压Vmin，晶体管M11的漏极连接晶体管M14的漏极，晶体管M12的栅极和晶体管M18的栅极均连接偏置电压Vb2，晶体管M12的源极和晶体管M18的源极均连接电源电压VDD，晶体管M18的漏极和晶体管M17的漏极相连共同构成第二迟滞比较器3的输出VL，晶体管M17的栅极连接晶体管M14的漏极，晶体管M13的源极、晶体管M14的源极、晶体管M15的源极、晶体管M16的源极和晶体管M17的源极均连接电源电压VCC，晶体管M13的栅极与漏极短接，晶体管M14的栅极与漏极短接，晶体管M15的栅极连接晶体管M14的漏极，晶体管M15的漏极连接晶体管M10的漏极；晶体管M16的栅极连接晶体管M13的漏极，晶体管M16的漏极连接晶体管M11的漏极。
第一迟滞比较器2和第二迟滞比较器3两个迟滞比较器，用于设置振荡器VCO控制电压的有效调谐范围，并监测振荡器VCO调谐电压的变化。其中第一迟滞比较器设置振荡器VCO调谐电压的上限Vmax，第二迟滞比较器设置振荡器VCO调谐电压的下限Vmin。
当振荡器VCO控制电压在Vmax、Vmin之间时，两迟滞比较器都输出低电平，开关电容控制电路不作任何回应，振荡器VCO保持在该频带上正常振荡，锁相环路进行正常的相位跟踪与锁定。
当振荡器VCO的控制电压超出调谐范围时第一迟滞比较器2和第二迟滞比较器3会产生相应的控制信号，用于控制开关电容控制电路。
当振荡器VCO的控制电压高于有效调谐电压的上限Vmax时，第一迟滞比较器输出高电平，开关电容控制电路的计数器减一，从而减少多带振荡器VCO的负载电容，提高振荡器VCO的振荡频率。
当振荡器VCO的控制电压低于有效调谐电压的下限Vmin时，第二迟滞比较器输出高电平，开关电容控制电路的计数器加一，从而增加多带振荡器VCO的负载电容，降低振荡器VCO的振荡频率。
如图5（c）所示，所述的第三迟滞比较器4与所述的第一迟滞比较器2结构相同，包括有晶体管M1～M9，其中，所述的晶体管M1的栅极连接振荡器14的控制电压Vctrl，晶体管M1的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vrst，晶体管M2的漏极连接晶体管M5的漏极；晶体管M1和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vb1，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD；晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管M1的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第三迟滞比较器4输出Vr。
如图6所示，所述的复位电荷泵电路7包括晶体管M19～M32，其中，所述的晶体管M19、晶体管M30、晶体管M31和晶体管M32的栅极均连接复位控制电路6的输出SN，晶体管M20、晶体管M23、晶体管M26、晶体管M27和晶体管M28的栅极均连接复位控制电路6的输出SP，晶体管M19的漏极和晶体管M20的源极均连接电流源Idc的输出，晶体管M19的源极和晶体管M20的栅极连接晶体管M21的漏极，晶体管M21的栅极与漏极短接，晶体管M21的源极、晶体管M22的源极和晶体管M29的源极均连接电源VCC，晶体管M22的栅极连接晶体管M21的栅极，晶体管M29的栅极连接M21的栅极，晶体管M22的漏极连接晶体管M23的漏极，晶体管M29的漏极连接晶体管M30的源极，晶体管M30的漏极和晶体管M31的源极共同连接滤波器13的第一电容C1，晶体管M31的漏极和晶体管M32的源极共同连接滤波器13的第二电容C2，晶体管M32的漏极连接滤波器的第三电容C3，即接振荡器14的控制电压Vctrl，晶体管M28的漏极连接滤波器的第三电容C3，晶体管M28的源极和晶体管M27的漏极共同连接滤波器13的第二电容C2，晶体管M27的源极和晶体管漏极共同连接滤波器13的第一电容C1，晶体管M26的源极连接晶体管M25的漏极，晶体管M25的源极和晶体管M24的源极连接电源VDD，晶体管M24的漏极连接晶体管M23的源极，晶体管M24的栅极与漏极短接，晶体管M25的栅极连接晶体管M24的栅极。
当振荡器VCO的控制电压高于有效调谐电压的上限Vmax时，第一迟滞比较器输出高电平，传递给数字控制电路，复位控制电路的输出SN和SP为高电平，电荷泵对滤波器进行放电。当控制电压低于(Vmax+Vmin)/2（即Vrst）时，第三迟滞比较器输出低电平，传递给复位控制电路，复位控制电路的输出SN为低电平，输出SP为高电平，停止对滤波器的放电，滤波器复位到(Vmax+Vmin)/2。
当振荡器VCO的控制电压低于有效调谐电压的下限Vmin时，第二迟滞比较器输出高电平，传递给复位控制电路，复位控制电路的输出SN和SP为低电平，电荷泵对滤波器进行充电。当控制电压高于(Vmax+Vmin)/2时，第三迟滞比较器输出高电平，传递给复位控制电路，复位控制电路的输出SN为低电平，输出SP为高电平，停止对滤波器的充电，滤波器复位到(Vmax+Vmin)/2。
本发明通过检测振荡器VCO控制电压的变化，由开关电容控制电路自动调节振荡器VCO的中心频率，从而实现了对多带振荡器VCO的自动选带。选带结束后，通过电荷泵电路，对滤波器进行快速复位，大大缩短了系统的锁定时间。
如图7所示，所述的开关电容控制电路5和复位控制电路6控制方法包括如下阶段：
1）对开关电容控制电路和复位控制电路中的计数器SW进行复位，即，赋初始值，所述的赋初始值是，将N位二进制计数器SW的初始值取为2N-1，其中N代表二进制开关电容的位数，取N为大于1的整数；
2）设定复位控制电路的输出SN为0，复位控制电路的输出SP为1；
3）分别对第一迟滞比较器的输出VH和第二迟滞比较器的输出VL进行判断，其中，对第一迟滞比较器的输出VH判断包括如下步骤：
（1）判断第一迟滞比较器的输出VH是否等于1，是进入下一步骤，否则继续判断；
（2）设定复位控制电路的输出SN为1，复位控制电路的输出SP为1，开启复位电路；
（3）判断第一迟滞比较器的输出VH是否处于下降状态，是进入下一步骤，否则继续判断；
（4）设定计数器SW为SW－1；
（5）判断复位控制电路的输出SN是否为1，并且第三迟滞比较器输出Vr是否为0，是返回第2）阶段继续循环，否则，继续判断；
对第二迟滞比较器的输出VL进行判断包括如下步骤：
（1）判断第二迟滞比较器的输出VL是否等于1，是进入下一步骤，否则继续判断；
（2）设定复位控制电路的输出SN为0，复位控制电路的输出SP为0，开启复位电路；
（3）判断第二迟滞比较器的输出VL是否处于下降状态，是进入下一步骤，否则继续判断；
（4）设定计数器SW为SW＋1；
（5）判断复位控制电路的输出SP是否为0，并且第三迟滞比较器输出Vr是否为1，是返回第2）阶段继续循环，否则，继续判断。
本发明的用于锁相环型频率合成器的自动调谐电路整体工作过程是：
首先通过复位开关对开关电容控制电路和复位控制电路中的计数器SW进行复位，赋初始值，将SW的初始值取为2N-1。以N=3为例，即二进制电容阵列的电容值分别取为C、2C和4C，则SW=2N-1=4，对应二进制码为100。通过该种方法设定计数器SW的初始值，可以将振荡器VCO的振荡频率设定在中间频带上。如果目标频率高于该频带所对应的频率，则向上搜索；如果目标频率低于该频带所对应的频率；则向下搜索。这样的初始值有利于快速确定振荡器VCO的正确频带，缩短频率合成器的锁定时间。
设定复位控制电路的输出SN为1，复位控制电路的输出SP为1，复位电荷泵的充、放电支路默认关闭，不对滤波器进行充放电。
初始值设定完毕，频率合成器进行正常的频率跟踪与锁定。
同时开关电容控制电路和复位控制电路开始工作，监测控制电压Vctrl的变化，当控制电压Vctrl超出调谐范围时，开关电容控制电路和复位控制电路进行相应的操作，自动完成选带和复位操作。
第一迟滞比较器设定调谐范围的上限Vmax。当Vctrl高于调谐范围的上限时，第一迟滞比较器输出高电平。复位控制电路开启，复位控制电路的输出SN和SP都输出高电平，这样电荷泵放电支路开启，充电支路关闭，对滤波器进行放电。
值得注意的是，考虑到滤波器设计中电容C1，C2，C3的电容大小，将电容C1连接到最靠近电流源的位置，其次是电容C2和C3。滤波器电容C1的电容值往往是最大的，大小可达到几百匹法，在其上储存的电荷最多，对电容C1充放电的快慢直接决定了复位时间的长短。由于开关状态的MOS管存在一定的电阻，三个电容在放电时会存在一定的RC延迟。因此将电容C1连接到最靠近电流源的位置，有利于加快对电容C1的放电，缩短复位时间。
由于复位电荷泵对滤波器放电，振荡器控制电压Vctrl下降。当Vctrl降低到Vmax-Δ时，第一迟滞比较器输出低电平，其中Δ为迟滞比较器的迟滞电压。选带电路判断第一迟滞比较器输出的下降沿。当其出现时，SW减一，减少振荡器VCO的负载电容，振荡器VCO的振荡频率增大，完成跳带。
此时，复位操作还没完成，振荡器VCO有足够的时间建立振荡，并达到稳定的输出。
振荡器控制电压Vctrl继续下降，当振荡器控制电压Vctrl低于(Vmax+Vmin)/2时，第三迟滞比较器输出低电平。当复位控制电路的输出SN=1且复位控制电路的输出Vr=0的条件同时满足时，证明滤波器已经被复位到(Vmax+Vmin)/2，控制复位控制电路的输出SN输出低电平，关闭放电支路，完成复位。
第二迟滞比较器设定调谐范围的下限Vmin。当Vctrl低于调谐范围的下限时，第二迟滞比较器输出高电平。复位控制电路开启，复位控制电路的输出SN和SP都输出低电平，这样电荷泵充电支路开启，放电支路关闭，对滤波器进行充电。
同样，考虑到滤波器设计中电容C1，C2，C3的电容值的大小，及充放电过程中的延迟，将电容C1连接到最靠近电流源的位置，其次是电容C2和电容C3，有利于加快对电容C1的充电，缩短复位时间。
由于复位电荷泵对滤波器充电，振荡器控制电压Vctrl上升。当Vctrl升高到Vmin+Δ时，第二迟滞比较器输出低电平。选带电路判断第二迟滞比较器的下降沿。当其出现时，计数器SW加一，增加振荡器VCO的负载电容，振荡器VCO的振荡频率降低，完成跳带。
此时，复位操作还没完成，振荡器VCO有足够的时间建立振荡，并达到稳定的输出。
振荡器控制电压Vctrl继续升高，当Vctrl高于(Vmax+Vmin)/2时，第三迟滞比较器输出高电平。当复位控制电路的输出SP=0且复位控制电路的输出Vr=1的条件同时满足时，证明滤波器已经被复位到(Vmax+Vmin)/2，控制SP输出高电平，关闭充电支路，完成复位。
本发明的用于锁相环型频率合成器的自动调谐电路克服了传统选带和复位电路的缺点：
首先，选带操作先于复位操作完成，振荡器VCO有足够的时间建立振荡，并稳定输出，有助于缩短频率合成器的锁定时间。
其次，复位电荷泵可以对滤波器进行快速的充放电。例如，仍假设电源电压为1.8V，滤波器第一电容C1为500PF，第一电阻R1为20KΩ，复位电荷泵电流Idc取为500μA。
将电压从1.8V复位到0.9V，ΔV=0.9V。即电荷泵需从电容上抽取ΔQ=ΔV*C1=0.9V*500PF的电量。又由于Q=Idc*t，其中Idc为电荷泵电流大小，t即为复位时间，可得t=0.9μs。复位时间较传统复位电路的复位时间(50μs)显著缩短。实际上Vmax＜1.8V,ΔV<0.9V，理论上该自动调谐电路所需的复位时间还会缩短。
最后，考虑到电荷泵电流Idc较大，引入晶体管M19、M20和M23作开关管，使电荷泵没有工作的支路完全关闭，降低电荷泵的功耗。
当PLL正常工作时，复位控制电路的输出SN=0，复位控制电路的输出SP=1，晶体管M19，M20和M23同时关闭，电荷泵不工作，充电和放电支路完全关闭，没有任何静态功耗。
当复位电荷泵对滤波器放电时，复位控制电路的输出SN=1，SP=1，晶体管M19开启，晶体管M20和M23关闭。此时只有放电支路开启，充电支路完全关闭。
当复位电荷泵对滤波器充电时，复位控制电路的输出SN=0，SP=0，晶体管M20和M23开启。此时只有充电支路开启，放电支路完全关闭。

Claims (6)

1.一种用于锁相环型频率合成器的自动调谐电路，包括有频率合成器（1），所述的频率合成器（1）有依次连接的鉴频鉴相器（11）、电荷泵（12）、滤波器（13）和振荡器（14），所述的振荡器（14）包括有数控电容开关（16），所述的振荡器（14）的输出还通过分频器（15）连接鉴频鉴相器（11），还设置有第一迟滞比较器（2）、第二迟滞比较器（3）、第三迟滞比较器（4）、开关电容控制电路（5）、复位控制电路（6）和复位电荷泵电路（7），其中，所述的第一迟滞比较器（2）的一输入端连接参考电压Vmax，第二迟滞比较器（3）的一输入端连接参考电压Vmin，第三迟滞比较器（4）的一输入端连接参考电压Vrst，第一迟滞比较器（2）、第二迟滞比较器（3）和第三迟滞比较器（4）的另一输入端连接振荡器（14）的控制电压Vctrl，所述的第一迟滞比较器（2）、第二迟滞比较器（3）的输出均分别连接开关电容控制电路（5）和复位控制电路（6），所述的第三迟滞比较器（4）的输出连接复位控制电路（6），所述的开关电容控制电路（5）的输出连接频率合成器（1）中的数控电容开关（16），所述的复位电荷泵电路（7）还连接滤波器（13），其特征在于，所述的第一迟滞比较器（2）包括有晶体管M1～M9，其中，所述的晶体管M1的栅极连接振荡器（14）的控制电压Vctrl，晶体管M1的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vmax，晶体管M2的漏极连接晶体管M5的漏极；晶体管M1和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vb1，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD；晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管M1的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第一迟滞比较器（2）的输出VH。
2.根据权利要求1所述的用于锁相环型频率合成器的自动调谐电路，其特征在于，所述的第二迟滞比较器（3）包括有晶体管M10～M18，其中，所述的晶体管M10的栅极连接振荡器（14）的控制电压Vctrl，晶体管M10的漏极连接晶体管M13的漏极，晶体管M10和晶体管M11的源极连接晶体管M12的漏极，晶体管M11的栅极连接参考电压Vmin，晶体管M11的漏极连接晶体管M14的漏极，晶体管M12的栅极和晶体管M18的栅极均连接偏置电压Vb2，晶体管M12的源极和晶体管M18的源极均连接电源电压VDD，晶体管M18的漏极和晶体管M17的漏极相连共同构成第二迟滞比较器（3）的输出VL，晶体管M17的栅极连接晶体管M14的漏极，晶体管M13的源极、晶体管M14的源极、晶体管M15的源极、晶体管M16的源极和晶体管M17的源极均连接电源电压VCC，晶体管M13的栅极与漏极短接，晶体管M14的栅极与漏极短接，晶体管M15的栅极连接晶体管M14的漏极，晶体管M15的漏极连接晶体管M10的漏极；晶体管M16的栅极连接晶体管M13的漏极，晶体管M16的漏极连接晶体管M11的漏极。
3.根据权利要求1所述的用于锁相环型频率合成器的自动调谐电路，其特征在于，所述的第三迟滞比较器（4）与所述的第一迟滞比较器（2）结构相同，包括有晶体管M1～M9，其中，所述的晶体管M1的栅极连接振荡器（14）的控制电压Vctrl，晶体管M1的漏极连接晶体管M4的漏极；晶体管M2的栅极连接参考电压Vrst，晶体管M2的漏极连接晶体管M5的漏极；晶体管M1和晶体管M2的源极连接晶体管M3的漏极；晶体管M3的栅极和晶体管M9的栅极均连接偏置电压Vb1，晶体管M3的源极和晶体管M9的源极均连接电源电压VCC，晶体管M9的漏极连接晶体管M8的漏极；晶体管M4的源极、晶体管M5的源极、晶体管M6的源极、晶体管M7和晶体管M8的源极均连接电源电压VDD；晶体管M4的栅极与漏极短接，晶体管M5的栅极与漏极短接，晶体管M6的栅极连接晶体管M5的漏极，晶体管M6的漏极连接晶体管M1的漏极，晶体管M7的栅极连接晶体管M4的漏极，晶体管M7的漏极连接晶体管M2的漏极；晶体管M8的栅极连接晶体管M4的漏极，晶体管M8的漏极和晶体管M9的漏极共同构成第三迟滞比较器（4）输出Vr。
4.根据权利要求1所述的用于锁相环型频率合成器的自动调谐电路，其特征在于，所述的复位电荷泵电路（7）包括晶体管M19～M32，其中，所述的晶体管M19、晶体管M30、晶体管M31和晶体管M32的栅极均连接复位控制电路（6）的输出SN，晶体管M20、晶体管M23、晶体管M26、晶体管M27和晶体管M28的栅极均连接复位控制电路（6）的输出SP，晶体管M19的漏极和晶体管M20的源极均连接电流源I-dc的输出，晶体管M19的源极和晶体管M20的漏极连接晶体管M21的漏极，晶体管M21的栅极与漏极短接，晶体管M21的源极、晶体管M22的源极和晶体管M29的源极均连接电源电压VCC，晶体管M22的栅极连接晶体管M21的栅极，晶体管M29的栅极连接M21的栅极，晶体管M22的漏极连接晶体管M23的漏极，晶体管M29的漏极连接晶体管M30的源极，晶体管M30的漏极和晶体管M31的源极共同连接滤波器（13）的第一电容C1，晶体管M31的漏极和晶体管M32的源极共同连接滤波器（13）的第二电容C2，晶体管M32的漏极连接滤波器的第三电容C，即接振荡器（14）的控制电压Vctrl，晶体管M28的漏极连接滤波器的第三电容C，晶体管M28的源极和晶体管M27的漏极共同连接滤波器（13）的第二电容C2，晶体管M27的源极和晶体管M26的漏极共同连接滤波器（13）的第一电容C1，晶体管M26的源极连接晶体管M25的漏极，晶体管M25的源极和晶体管M24的源极连接电源电压VDD，晶体管M24的漏极连接晶体管M23的源极，晶体管M24的栅极与漏极短接，晶体管M25的栅极连接晶体管M24的栅极。
5.根据权利要求1所述的用于锁相环型频率合成器的自动调谐电路，其特征在于，所述的开关电容控制电路（5）和复位控制电路（6）控制方法包括如下阶段：
1）对开关电容控制电路和复位控制电路中的计数器SW进行复位，即，赋初始值；
2）设定复位控制电路的输出SN为0，复位控制电路的输出SP为1；
3）分别对第一迟滞比较器的输出VH和第二迟滞比较器的输出VL进行判断，其中，
对第一迟滞比较器的输出VH判断包括如下步骤：
（1）判断第一迟滞比较器的输出VH是否等于1，是进入下一步骤，否则继续判断；
（2）设定复位控制电路的输出SN为1，复位控制电路的输出SP为1，开启复位电路；
（3）判断第一迟滞比较器的输出VH是否处于下降状态，是进入下一步骤，否则继续判断；
（4）设定计数器SW为SW－1；
（5）判断复位控制电路的输出SN是否为1，并且第三迟滞比较器输出Vr是否为0，是返回第2）阶段继续循环，否则，继续判断；
对第二迟滞比较器的输出VL进行判断包括如下步骤：
（1）判断第二迟滞比较器的输出VL是否等于1，是进入下一步骤，否则继续判断；
（2）设定复位控制电路的输出SN为0，复位控制电路的输出SP为0，开启复位电路；
（3）判断第二迟滞比较器的输出VL是否处于下降状态，是进入下一步骤，否则继续判断；
（4）设定计数器SW为SW＋1；
（5）判断复位控制电路的输出SP是否为0，并且第三迟滞比较器输出Vr是否为1，是返回第2）阶段继续循环，否则，继续判断。
6.根据权利要求5所述的用于锁相环型频率合成器的自动调谐电路，其特征在于，阶段1）所述的赋初始值是，将N位二进制计数器SW的初始值取为2N-1，其中N代表二进制开关电容的位数，取N为大于1的整数。
CN201210305419.9A 2012-08-24 2012-08-24 用于锁相环型频率合成器的自动调谐电路 Expired - Fee Related CN102857218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210305419.9A CN102857218B (zh) 2012-08-24 2012-08-24 用于锁相环型频率合成器的自动调谐电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210305419.9A CN102857218B (zh) 2012-08-24 2012-08-24 用于锁相环型频率合成器的自动调谐电路

Publications (2)

Publication Number Publication Date
CN102857218A CN102857218A (zh) 2013-01-02
CN102857218B true CN102857218B (zh) 2015-04-22

Family

ID=47403466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210305419.9A Expired - Fee Related CN102857218B (zh) 2012-08-24 2012-08-24 用于锁相环型频率合成器的自动调谐电路

Country Status (1)

Country Link
CN (1) CN102857218B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346790B (zh) * 2013-07-19 2016-01-13 苏州磐启微电子有限公司 一种快速锁定的频率综合器
CN104506186A (zh) * 2014-12-12 2015-04-08 苏州文芯微电子科技有限公司 一种高速锁相环电荷泵电路
CN105162462B (zh) * 2015-08-24 2018-01-02 广西师范大学 一种频率自适应的可变电容电路
CN115765727B (zh) * 2023-01-03 2023-09-19 杭州地芯科技有限公司 一种实现快速锁定的锁相环、收发机和通信设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952124B2 (en) * 2003-09-15 2005-10-04 Silicon Bridge, Inc. Phase locked loop circuit with self adjusted tuning hiep the pham
US6933789B2 (en) * 2003-11-13 2005-08-23 Skyworks Solutions, Inc. On-chip VCO calibration
EP1583221A1 (en) * 2004-03-31 2005-10-05 NEC Compound Semiconductor Devices, Ltd. PLL frequency synthesizer circuit and frequency tuning method thereof
CN101807914B (zh) * 2009-07-21 2011-12-28 清华大学 采用键合线作为振荡器电感的频率自校正锁相环

Also Published As

Publication number Publication date
CN102857218A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102868397B (zh) 可优化压控振荡器性能的自校正频率综合器及其优化方法
US5942949A (en) Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
CN101814917B (zh) 可实现频段选择的自校正锁相环频率综合器
CN102857218B (zh) 用于锁相环型频率合成器的自动调谐电路
CN101783677A (zh) 一种锁相环的锁定方法及锁定电路
US7902929B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
CN102223147B (zh) 一种用于频率综合器的在线快速自动频率校准电路和方法
CN103746688B (zh) 一种自动频率调谐锁相环及其自动频率调谐方法
CN109547019B (zh) 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN101951259A (zh) 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN106209087B (zh) 锁相环路中压控振荡器的校准系统及方法
CN104038215A (zh) 一种∑-△分数频率综合器用自动频率校准电路
CN108712169A (zh) 低功耗锁相环频率综合器
CN101436859A (zh) 一种快速锁定的频率发生器
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
US7742893B2 (en) Calibration circuit for calibrating an adjustable capacitance of an integrated circuit having a time constant depending on said capacitance
CN104242930B (zh) 一种应用于无线收发系统的频率综合器
US7738618B2 (en) Multiband PLL arrangement and a method of controlling such arrangement
CN104579330A (zh) 一种锁相环的两步自动频率校准电路和方法
CN103312323B (zh) 一种快速优化自动频率校准电路及算法
CN105610436A (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
CN109120262A (zh) 一种快速锁定锁相环频率综合装置
CN109787621A (zh) 亚采样数字锁相环
US10615746B2 (en) Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection
CN106301360B (zh) 鉴频鉴相器、电荷泵和锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20210824