CN102856489A - 磁阻元件和磁存储器 - Google Patents

磁阻元件和磁存储器 Download PDF

Info

Publication number
CN102856489A
CN102856489A CN201210097760XA CN201210097760A CN102856489A CN 102856489 A CN102856489 A CN 102856489A CN 201210097760X A CN201210097760X A CN 201210097760XA CN 201210097760 A CN201210097760 A CN 201210097760A CN 102856489 A CN102856489 A CN 102856489A
Authority
CN
China
Prior art keywords
layer
reference layer
magnetization
accumulation layer
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210097760XA
Other languages
English (en)
Other versions
CN102856489B (zh
Inventor
西山胜哉
相川尚德
甲斐正
永濑俊彦
上田公二
与田博明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102856489A publication Critical patent/CN102856489A/zh
Application granted granted Critical
Publication of CN102856489B publication Critical patent/CN102856489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及磁阻元件和磁存储器。根据一个实施例,一种磁阻元件包括:存储层(2),其具有垂直且可变的磁化;参考层(4),其具有垂直且恒定的磁化;偏移调整层(6),其具有沿与所述参考层(4)的磁化相反的方向的垂直且恒定的磁化;第一非磁性层(3),其在所述存储层(2)与所述参考层(4)之间;以及第二非磁性层(5),其在所述参考层(4)与所述偏移调整层(6)之间。所述参考层(4)的切换磁场等于或小于所述存储层(2)的切换磁场,且所述参考层(4)的磁弛豫常数大于所述存储层(2)的磁弛豫常数。

Description

磁阻元件和磁存储器
相关申请的交叉引用
本发明基于并要求在2011年6月30日提交的在先的日本专利申请2011-146718的优先权,通过引用将其全部内容并入到这里。
技术领域
本文中描述的实施例一般而言涉及磁阻元件和磁存储器。
背景技术
磁阻元件具有包括具有恒定磁化的磁性层(参考层)、具有可变磁化的磁性能(存储层)以及在这两个磁性层之间的非磁性层的叠层结构作为基本结构,并被用于磁随机存取存储器的存储器基元(memory cell)或可重构的逻辑电路的自旋场效应晶体管(FET)的LSI等等。在该情况下,以柱状来构图磁阻元件。
此外,作为磁阻元件中固有的问题,存在这样的问题:存储层的磁滞曲线因受由参考层的磁化导致的磁场(杂散磁场)的影响而从不存在杂散磁场时的曲线沿预定方向偏移(shift)。为了使该曲线返回到原始状态,需要将用于抵消杂散磁场的偏移调整层添加到磁阻元件。
然而,近年来,已经开发了通过自旋注入的写入系统、垂直磁化型磁阻元件等等。相应地,磁阻元件的小型化迅速进展。因此,即使最终形成了厚的偏移调整层,也难以使存储层的磁滞曲线返回到不存在杂散磁场时的原始状态。
发明内容
概括而言,根据一个实施例,一种磁阻元件,包括:存储层,其具有垂直且可变的磁化;参考层,其具有垂直且恒定的磁化;偏移调整层,其具有沿与所述参考层的磁化相反的方向的垂直且恒定的磁化;第一非磁性层,其在所述存储层与所述参考层之间;以及第二非磁性层,其在所述参考层与所述偏移调整层之间;其中,所述参考层的切换磁场等于或小于所述存储层的切换磁场,且所述参考层的磁弛豫常数大于所述存储层的磁弛豫常数。
附图说明
图1到3为示出了磁阻元件的图;
图4为用于解释当参考层被制造为很薄时的问题的图;
图5为示出了当参考层的矫顽力等于存储层的矫顽力时的MH回线的图;
图6和7为示出了存储层和参考层的磁化反转(magnetizationreversal)概率分布的图;
图8为示出了MRAM的主要部分的图;
图9为示出了MRAM的存储器基元的图;
图10为示出了作为应用实例的DSL数据路径部分的图;
图11为示出了作为另一应用实例的蜂窝电话终端的图;
图12为示出了作为又一应用实例的MRAM卡的图;以及
图13到16为示出了将数据转写(transfer)到MRAM卡的转写装置的图。
具体实施方式
将描述磁阻元件和磁存储器的实施例。
在以下描述中,具有基本上相同的功能和构成的构成要素用相同的符号表示,且将仅在必要时重复描述。此外,附图是示意性的,且厚度与平面尺寸之间的关系、层的厚度的比例等等有时与实际情况不同。因此,应考虑下面的描述来判断具体的厚度或尺寸。同样,在附图中,相互的尺寸关系、比率等等有时会改变。
此外,以下实施例是用于具体化技术构思的装置和方法的示例。在该技术构思中,构成部件的材料、形状、结构、设置等等并未被限制为下述情况。各种变更可在专利权利要求中被添加到该技术构思中。
在下面的描述中,有时会使用根据该技术构思的磁阻元件和磁存储器所特有的表示法,因此其表示法将被定义如下。此外,在实施例的描述中将适当地定义未被如下定义的表示法。
下文中描述的磁阻元件包括作为基本构成要素的具有垂直且可变的磁化的存储层、具有垂直且恒定的磁化的参考层、具有沿与参考层的磁化相反的方向的垂直且可变的磁化的偏移调整层、在存储层与参考层之间的非磁性层以及在参考层与偏移调整层之间的非磁性层。
这里,存储层为具有可变的磁化的磁性层,参考层为具有恒定的磁化的磁性层。可变意味着磁性层的剩余磁化可沿彼此相反的第一和第二方向反转,而恒定意味着磁性层的剩余磁化恒定地指向第一和第二方向中的一个。
彼此相反的方向包括以下情况:由第一和第二方向形成的角θ在90°<θ≤180°的范围内。然而,存储层的剩余磁化的磁化方向可以优选地基本上反转180°。
偏移调整层为具有沿与参考层的磁化相反的方向的磁化的磁性层。该偏移调整层具有调整存储层的磁滞曲线的偏移的目的。
垂直磁化意味着磁性层的剩余磁化的磁化方向变为垂直或基本上垂直于磁性层的膜表面(上表面/下表面)。在本说明书中,基本上垂直意味着磁性层的剩余磁化的磁化方向在相对于磁性层的膜表面的45°<θ≤90°的范围内。
(磁阻元件)
(1)磁阻元件的结构
图1到图3示出了磁阻元件。
在图中,箭头表示磁化方向。磁阻元件MTJ为产生例如隧穿磁阻效应(TMR效应)的元件。下文中,将描述磁阻元件的主要部分。当该主要部分包括示出的元件时,除了所示出的元件之外还可以包括其他元件。
磁阻元件MTJ具有其中参考层4被设置在存储层2上方的顶钉扎结构(top pin structure)。在本实例中,描述了顶钉扎结构,但磁阻元件MTJ可具有其中参考层4被设置在存储层2下方的底钉扎结构。
设置底基层(underlayer)1以用于控制在存储层2上方存在的各层的诸如晶体取向和晶粒尺寸的结晶特性。
存储层2被设置在底基层1上。磁性层3被设置在存储层2上。磁性层3通常为绝缘层(例如,氧化物层)。在该情况下,非磁性层3称为隧道势垒层。参考层4被设置在非磁性层3上。
存储层2和参考层4具有垂直的磁化。也就是,存储层2和参考层4具有沿与膜表面垂直的方向的磁化的易轴。通常,参考层4的矫顽力大于存储层2的矫顽力。在附图中,参考层4的磁化方向从模表面向上,但也可以相对于膜表面向下。
非磁性层5被设置在参考层4上。偏移调整层6被设置在非磁性层5上。偏移调整层6具有沿与参考层4的磁化相反的方向的恒定的磁化。帽层7被设置在偏移调整层6上。帽层7用作对磁阻元件MTJ构图时的硬掩模,且该帽层还用作保护层以防止存储层2、参考层4以及偏移调整层6的氧化。
应注意,在图2的结构中,在非磁性层3与参考层4之间还插入界面层8。界面层8为用于弛豫非磁性层3与参考层4之间的界面中的晶格失配的磁性层。此外,当界面层8为具有高极化比率的材料时,可以实现高TMR比率和高自旋注入效率。
此外,在图3的结构中,在非磁性层3与参考层4之间还插入界面层8,且在存储层2与非磁性层3之间还插入界面层9。界面层8和9都是用于弛豫非磁性层3与参考层4之间的界面以及存储层2与非磁性层3之间的界面中的晶格失配的磁性层。此外,当界面层8和9为具有高极化比率的材料时,可以实现高TMR比率和高自旋注入效率。
在图3中,可以略去界面层8。在该情况下,界面层9仅被设置在存储层2与非磁性层3之间的界面上。
通过例如自旋注入磁化反转系统在磁阻元件MTJ中进行写入。也就是,通过允许自旋极化电流(双向电流)沿与磁阻元件MTJ中的各层的膜表面垂直的方向流过各层,来进行写入。
例如,当自旋极化电流从存储层2流动到参考层4时,其中积累自旋信息的参考层4的电子从参考层4注入到存储层2。根据自旋角动量的守恒定律,该电子的自旋角动量对存储层2的电子具有影响,由此,存储层2的磁化改变为平行的。
此外,当自旋极化电流从参考层4流动到存储层2时,其中积累了通过使存储层2的自旋信息反转而获得的自旋信息的电子从参考层4注入到存储层2。根据自旋角动量的守恒定律,该电子的自旋角动量对存储层2的电子具有影响,由此,存储层2的磁化改变为反平行的。
根据该原理,存储层2和参考层4的剩余磁化的磁化方向的相对角可以被改变为平行的(其中相对角为0°或基本上0°的状态)或反平行的(其中相对角为180°或基本上180°的状态)。
应注意,平行为其中存储层2和参考层4的剩余磁化具有相同方向的状态。例如,在该情况下,磁阻元件MTJ的电阻值变为最小值。另一方面,反平行为其中存储层2和参考层4的剩余磁化具有相反的方向的状态。例如,在该情况下,磁阻元件MTJ的电阻值变为最大值。
因此,当磁阻元件MTJ的电阻值的改变(最小值/最大值)与二进制数据的“0”/“1”相关联时,则二进制数据可被存储在磁阻元件MTJ中。
(2)参考层
下文中将描述参考层的特性和材料。
(2-1)参考层的特性
图1到图3的磁阻元件MTJ的参考层4的条件在于,磁化方向与存储层2相比不易改变,且到存储层2的杂散磁场小。因此,参考层4优选由这样的材料构成,在该材料中,有效磁各向异性Ku eff、矫顽力Hc和磁弛豫常数α是大的,且饱和磁化Ms是小的。
然而,随着磁阻元件MTJ的尺寸变小,从参考层4到存储层2的杂散磁场变大。当通过偏移调整层6抵消由该杂散磁场导致的存储层2的磁滞曲线的偏移时,需要使参考层4尽可能地薄。这是因为:参考层4的厚度越大,存储层2与偏移调整层6之间的距离就变得越大。因此,变得难以通过偏移调整层6来调整存储层2的磁滞曲线。
然而,当参考层4被制造为很薄时,有效磁各向异性Ku eff通常由于以下原因而变小。
例如,具有垂直的磁化的磁性层的有效磁各向异性Ku eff被表示为如下
                Ku eff(∝Ms·Hc/2)=Ku int-Kd
其中,Ku int为材料的本征磁各向异性,Kd为由材料形状导致的磁各向异性。
也就是,当参考层被制造为薄时,Ku int因膜质的劣化而降低,且Kd增加。因此,有效磁各向异性Ku eff以及矫顽力(切换磁场)Hc降低。
结果,如图4所示,参考层4接收来自存储层2和偏移调整层6的杂散磁场。因此,出现以下问题:当参考层4薄时,变得难以使参考层4的磁化恒定。
具体而言,在将存储层2从平行磁化改变到反平行磁化的写入中,正确的写入为仅仅使存储层2的磁化方向反转的操作,但却易于出现其中存储层2和参考层4的磁化方向都反转的误写入。
这是因为:当参考层4变薄时,参考层4的能量势垒变低,并且不能在存储层2的能量势垒与参考层4的能量势垒之间充分获得写入裕量。
特别地,由于参考层4是薄的,参考层4的切换磁场有时会变为等于或小于存储层2的切换磁场。在该情况下,同样在自旋注入写入系统中,当存储层2的磁化被指向为与参考层4的磁化相反时(平行→反平行),参考层4的磁化也同时反转。结果,存储层2的磁化不能被指向为与参考层4的磁化相反。
已经提出了一种用于形成作为薄膜的参考层4而不会导致这样的误写入问题的技术,即,一种通过偏移调整层更可靠地抵消根据磁阻元件的小型化而增加的杂散磁场的技术,如下所述。
总之,从存储层2和参考层4的磁弛豫常数的观点已提出了即使当参考层4薄时也不会导致上述误写入的条件。也就是,在实施例的磁阻元件中,参考层4的磁弛豫常数大于存储层2的磁弛豫参数。在该情况下,例如,即使参考层4被形成为薄膜并且参考层4的切换磁场变为等于或小于存储层2的切换磁场时,也可以在存储层2的能量势垒与参考层4的能量势垒之间充分获得写入裕量。因此,不会发生上述误写入。结果,通过偏移调整层可以可靠地抵消来自参考层4的杂散磁场。
下文中,将通过Landaw-Lifshitz-Gilbert(LLG)公式验证存储层2和参考层4的磁弛豫常数。
一般而言,在对具有垂直磁化的磁阻元件进行通过自旋注入写入的磁化反转时的临界电流Ic被表示为如下。
                Ic∝α/η·Δ...(式1)
其中,α:磁弛豫常数,以及
η:自旋注入效率系数。
Δ为热扰动指数,并通过获得有效各向异性能量Ku eff·V与热能kBT之间的比率而被表示为如下:
    Δ=Kueff·V/kBT
    ∝Ms·Hc/2·Va/kBT    ...(式2),
其中,Ku eff:垂直磁各向异性常数;
Hc:矫顽力;
Ms:饱和磁化;
N:去磁系数;以及
Va:磁化反转的单位体积。
当参考层4被形成为上述薄膜时,矫顽力Hc因磁各向异性的劣化而降低。此外,当来自存储层2和偏移调整层6的杂散磁场将存储层2的磁化从平行方向改变为反平行方向时,参考层4的磁化方向也会反转。也就是,当参考层4的切换磁场降低并且存储层2的磁弛豫常数等于或大于参考层4的磁弛豫常数时,存储层2与参考层4之间的切换电流差变小。结果,写入裕量减小,且发生误写入。
为了避免这样的问题,参考层4的磁弛豫常数可以大于存储层2的磁弛豫常数。此外,即使当杂散磁场随磁阻元件的小型化而逐渐变大时,参考层4与存储层2之间的磁弛豫常数的差也逐渐增加,从而可以充分应对磁阻元件的小型化。
图5示出了MH曲线。
在图中,假设参考层的矫顽力(切换磁场)等于或小于存储层的切换磁场。此时,通过偏移调整层而抵消从参考层施加到存储层的杂散磁场,但在参考层中,切换磁场因来自存储层和偏移调整层的杂散磁场而偏移。
当参考层的切换磁场偏移且存储层的磁化从平行方向改变到反平行方向时,参考层的磁化方向可能会反转。
因此,将参考图6和7来验证如何将存储层和参考层的磁弛豫常数设定为使得不发生参考层的磁化反转。
图6示出了磁性层的反转概率分布的第一实例。
该实例为当存储层的磁弛豫常数为0.05且参考层的磁弛豫常数为0.02时,即,当存储层的磁弛豫常数大于参考层的磁弛豫常数时的磁化反转概率分布。
根据该图,在最差位(worst bit)W1处看出当存储层从平行方向改变到反平行方向(P→AP)时的反转概率。在该情况下,当流过存储层的电流I为约90(μA)时,概率为100%。因此,考虑到裕量,当存储层从平行方向改变到反平行方向时的写入电流I写入(P→AP)被设定为例如约100(μA)。
然而,在最差位W2处看出当参考层反转(AP→P)时的反转概率。在该情况下,当流过参考层的电流I为约100(μA)时,概率为约50%。因此,为了将存储层从平行方向改变到反平行方向,例如,作为写入电流I写入(P→AP)的约100(μA)电流通过磁阻元件。在该情况下,参考层的磁化有时也反转。
可以看出,当存储层的磁弛豫常数以该方式大于参考层的磁弛豫常数时,不能获得写入裕量。
图7示出了磁性层的反转概率分布的第二实例。
该实例为当存储层的磁弛豫常数为0.05且参考层的磁弛豫常数为0.05时,即,当参考层的磁弛豫常数等于存储层的磁弛豫常数时的磁化反转概率分布。
根据该图,在最差位W1处看出当存储层从平行方向改变到反平行方向(P→AP)时的反转概率。在该情况下,当流过存储层的电流I为约30(μA)时,概率为0%。当电流为约45(μA)时,概率为100%。因此,考虑到裕量,当存储层从平行方向改变到反平行方向时的写入电流I写入(P→AP)被设定为例如约50(μA)。
另一方面,在最差位W2处看出当参考层反转(AP→P)时的反转概率。在该情况下,当流过参考层的电流I为约90(μA)时,概率为0%。因此,为了将存储层从平行方向改变到反平行方向,例如,作为写入电流I写入(P→AP)的约50(μA)电流通过磁阻元件。然而,参考层的磁化不反转。
应注意,当参考层的磁弛豫常数大于存储层的磁弛豫常数时,写入电流I写入(P→AP)与参考层(最差位)的反转概率为0%时的最大电流之间的写入裕量变大。磁弛豫常数之间的差越大,裕量变为越大。然而,磁阻元件的结构(每层的厚度等等)是预定的。
可以看出,当参考层的磁弛豫常数以该方式等于或大于存储层的磁弛豫常数时,可以充分地获得写入裕量。
(2-2)参考层的材料
参考层优选由这样的材料构成,在该材料中,有效磁各向异性Ku eff、矫顽力Hc以及磁弛豫常数α大并且饱和磁化Ms小,如上所述。这样的材料可以适当地从以下材料中选择。
(2-2-1)人工晶格系列(Artificial Lattice Series)
人工晶格系列为在其中交替层叠包含Fe、Co和Ni中的至少一种元素的合金(磁性层)与包含Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au和Cu中的至少一种元素的合金(非磁性层)的结构。
人工晶格系列的实例包括Co/Pt人工晶格、Co/Pd人工晶格、CoCr/Pt人工晶格、Co/Ru人工晶格、Co/Os、Co/Au以及Ni/Cu人工晶格。此外,使用两种磁性层的人工晶格系列的实例可包括Co/Ni人工晶格和Fe/Ni人工晶格。
在这些人工晶格系列中,当磁性层对非磁性层(例如,隧道势垒层)的膜厚度比率小时,有效磁各向异性Ku eff可以变大,且饱和磁化Ms变小。此外,当增大磁性层的层叠周期时,因形状导致的磁各向异性减小,因此,有效磁各向异性Ku eff可以变大。
例如,为了增大磁弛豫常数α,可以使用其中组合有磁性层/非磁性层以使d-轨道的电子数目大且自旋轨道相互作用变大的参考层,或者可以使用其中d-轨道的电子数目大且自旋轨道相互作用变大的帽层。可以构成这样的帽层的材料的实例包括Pt和Pd。
(2-2-2)稀土金属(RE)-过渡金属(TM)合金系列
RE-TM合金系列为稀土金属和过渡金属的合金。根据稀土金属的材料,RE-TM合金系列成为亚铁磁材料和铁磁材料中的一种。
亚铁磁材料的实例包括包含铽(Tb)、镝(Dy)、钆(Gd)中的至少一种以及Fe、Co、Ni中的至少一种的合金。
亚铁磁材料的实例可包括TbFe、TbCo、TbFeCo、DyTbFeCo以及GdTbCo。
在这些合金中,稀土金属和过渡金属的磁化方向以反铁磁方式组合,并且存在其中饱和磁化变为0的组成(补偿点组成)(例如,在TbCoFe中,在Tb=80(vol%)附近)。在补偿点组成附近,矫顽力Hc随饱和磁化的减小而增加。因此,当在补偿点附近调整该组成时,可以调整有效磁各向异性Ku eff、饱和磁化Ms以及磁弛豫常数α。
铁磁材料的实例包括包含钐(Sm)、钕(Nd)、钬(Ho)中的至少一种且包含Fe、Co、Ni中的至少一种的合金。
铁磁材料的实例可包括SmCo5和NdFeB。
当调整这些合金的组成比时,可以调整有效磁各向异性Ku eff、饱和磁化Ms以及磁弛豫常数α。
当使用上述材料系列作为参考层时,参考层具有与非磁性层(例如,隧道势垒层)的大晶格失配,从实现高TMR比率的观点,这不是优选的。因此,在这样的情况下,界面层被插入在参考层与非磁性层之间,如上所述。
(3)存储层
下文中,将描述存储层的特性和材料。
图1到图3的磁阻元件MTJ的存储层2的条件在于,元件尺寸小,而通过大的垂直磁各向异性可以保持对热扰动的抵抗力。结果,磁阻元件MTJ的小型化不易于与用低电流的写入相兼容。
(3-1)存储层的特性
当存储层具有垂直磁化时,存储层的热扰动指数Δ通常具有Δ>60的必要条件,以避免因热能导致的磁化波动(热扰动)的问题。
然而,当磁阻元件MTJ的尺寸变小且存储层变薄时,磁化反转的单位体积Va变小。因此,当热被施加到存储层时,不能保持存储层的剩余磁化的状态。通过存储层的存储操作变得不稳定(热扰动)。
因此,存储层优选由有效磁各向异性Ku eff大的材料构成。此外,在存储层中,饱和磁化Ms优选是小的。
(3-2)存储层的材料
存储层可适当地选自以下材料。
(3-2-1)CoFe-X系列
CoFe-X系列为添加有B、C、N等等的CoFe(非晶合金)。也就是,X为B、C、N中的至少一种。
CoFe-X系列在热处理后具有优良的与具有NaCl结构的非磁性层(例如,隧道势垒层)的晶格匹配特性,且可以实现高TMR比率。
特别地,从具有(100)面的择优取向的观点,存储层优选地为包含Co、Fe、B的合金,即,(Co100-xFex)100-yBy(x≥25at%且0≤y≤30at%)。此外,CoFe-X系列可以进一步包含具有高熔点的Ta、W、Hf、Zr、Nb、Mo、Ti、V和Cr中的至少一种。
例如,当在非磁性层中使用Ta时,在磁性层中使用CoFeB,并且使这两个层彼此接触,在热处理之后CoFeB中的B被Ta吸引,因此促进了在非磁性层附近的磁性层的结晶化。
(3-2-2)有序合金(ordered alloy)系列
有序合金系列为包含Fe、Co、Ni中的至少一种以及Pt和Pd中的至少一种的合金。有序合金系列的晶体结构优选为L10型。有序合金系列的实例可包括Fe50Pt50、Fe50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50以及Co30Ni20Pt50。有序合金系列不限于上述组成比率。
此外,当诸如铜(Cu)、铬(Cr)和银(Ag)或其合金或其绝缘体的杂质被添加到有序合金系列时,可以调整存储层的有效磁各向异性Ku eff和饱和磁化Ms。
当使用有序合金作为存储层且存储层与非磁性层(例如,隧道势垒层)之间的晶格失配大时,优选将界面层插入在存储层与非磁性层之间。
(3-2-3)人工晶格系列
人工晶格系列为在其中使包含Fe、Co、Ni中的至少一种的合金与包含Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au、Cu中的至少一种的合金(非磁性层)交替层叠的结构。人工晶格系列的实例可包括Co/Pt人工晶格、Co/Pd人工晶格、CoCr/Pt人工晶格、Co/Ru人工晶格、Co/Os、Co/Au以及Ni/Cu人工晶格。
在这些人工晶格系列中,当向磁性层添加元素以使磁性层对非磁性层(例如,隧道势垒层)的膜厚度比率减小时,有效磁各向异性Ku eff可变大,饱和磁化Ms可变小。
此外,当使用人工晶格系列作为存储层时,与非磁性层(例如,隧道势垒层)的晶格失配大,从保持高TMR比率的观点,这不是优选的。因此,在这样的情况下,优选将界面层插入在非磁性层与存储层之间。
(3-2-4)无序合金(disordered alloy)系列
无序合金系列为包含钴(Co)作为主要成分并包含铬(Cr)、钽(Ta)、铌(Nb)、钒(V)、钨(W)、铪(Hf)、钛(Ti)、锆(Zr)、铂(Pt)、钯(Pd)、铁(Fe)和镍(Ni)中的至少一种的金属。
无序合金系列的实例可包括CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金以及CoCrNb合金。
在无序合金系列中,当非磁性元素的百分比增加时,有效磁各向异性Ku eff可变大,并且饱和磁化Ms可变小。
此外,当无序合金系列被用作存储层时,与非磁性层(例如,隧道势垒层)的晶格失配大,从保持高TMR比率的观点,这不是优选的。因此,在这样的情况下,优选将界面层插入在非磁性层与存储层之间。
(4)底基层
对于其中存储层和参考层具有垂直磁化的结构(具有沿垂直于膜面的方向的磁化易轴的磁性膜),通常需要底基层。
例如,当存储层由有序合金系列、人工晶格系列或无序合金系列构成时,需要采用其中存储层的原子致密面易于被定向的结构。也就是,需要控制存储层的晶体取向以便定向fcc(111)面或hcp(001)面。因此,选择底基层是重要的。
应注意,当存储层由CoFe-X(非晶合金)系列构成时,CoFe-X具有与非磁性层(例如,隧道势垒层)的界面磁各向异性作为垂直磁各向异性的起源。因此,不需要必须在底基层中定向致密面。
(4-1)底基层的材料
作为底基层,在存储层被形成在底基层上时以及参考层被形成在底基层上时,都可以选择以下材料。
当采用诸如Co/Pt、Co/Pd或Co/Ni、fcc或hcp CoPd合金或CoPt合金、或RE-TM有序合金(例如,Sm-Co等等)的人工晶格系列作为在底基层上的磁性层(存储层或参考层)时,底基层优选由具有致密结构的金属构成。
具有致密结构的金属的实例可包括Pt、Pd、Ir和Ru。此外,底基层不仅为仅一种元素金属,而且可以是包含两种或更多元素的合金,例如,Pt-Pd或Pt-Ir。
然而,这些金属倾向于通过自旋泵浦效应而使存储层的磁弛豫常数α增大,因此,作为底基层,优选使用(a)作为上述金属和诸如Cu、Au或Al的fcc金属的合金的Pt-Cu、Pd-Cu、Ir-Cu、Pt-Au、Ru-Au、Pt-Al或Ir-Al,(b)作为上述金属和诸如Re、Ti、Zr或Hf的合金的Pt-Re、Pt-Ti、Ru-Re、Ru-Ti、Ru-Zr、Ru-Hf、Al-Ti或Cu-Ti,或(c)上述(a)和(b)的氧化物或氮化物。
也就是,底基层优选由其中d-轨道的电子的数目小并且自旋轨道相互作用小的材料构成。当使用这样的材料作为底基层时,其中d-轨道的电子的数目大的诸如Pt或Ir的金属的比率可被尽可能地降低,同时保持致密结构。结果,可以降低存储层的磁弛豫常数α。
此外,当底基层过度厚时,磁阻元件MTJ的平滑度(smoothness)劣化。因此,底基层的厚度的上限优选为30nm。
应注意,底基层可以具有层的层叠结构。该层叠结构的目的是层叠具有不同晶格常数的材料以调整晶格常数。
例如,当底基层具有Ru层和Pt层的层叠结构时,Pt层受Ru层影响并具有不同于体晶格常数的晶格常数。
当底基层具有层叠结构时,底基层的最下层可包括例如Ta层,用于提高底基层的其他层(致密结构)的平滑度和晶体取向性的目的。此外,当考虑到形成底基层所需的时间(即,生产率的提高)时,底基层的厚度的上限为10nm。此外,当考虑到晶体取向性的提高时,底基层的厚度的下限为1nm。
因此,底基层的厚度优选在1到10nm的范围内。
应注意,当在底基层上的磁性层(存储层或参考层)为诸如FePt或FePd的L10规则合金时,优选采用诸如Cr的bcc金属、具有NaCl结构的诸如TiN或MgO的化合物、或者(100)面取向的诸如Pt或Pd的fcc金属作为底基层。
此外,当在底基层上的磁性层(存储层或参考层)为CoFe-X(非晶合金)系列时,底基层优选含有还作为紧密接触层的诸如Ta、W等等的材料。
(5)非磁性层
当非磁性层被插入在存储层和参考层之间时,具有NaCl结构的氧化物是优选的。具体而言,非磁性层包括MgO、CaO、SrO、TiO、VO以及NbO中的一种。
当存储层的磁化方向反平行于参考层的磁化方向时,自旋极化的Δ1带变为隧穿导电的载体(bearer),因此,仅仅多数自旋(majority spin)电子对电传导有贡献。结果,磁阻元件MTJ的电导率降低,并且磁阻元件MTJ的电阻值变大。
另一方面,当存储层的磁化方向平行于参考层的磁化方向时,未自旋极化的Δ5带在电传导中占优势。因此,磁阻元件MTJ的电导率升高,并且磁阻元件MTJ的电阻值变小。因而,Δ1带的形成变为发展高TMR比率的点。
当Δ1带形成时,包含NaCl结构的氧化物的非磁性层的(100)面与其中存储层接触非磁性层的面和其中参考层接触非磁性层的面的匹配特性必须是优良的。
因此,当进一步改善非磁性层(例如,具有NaCl结构的氧化物)在(100)面中的晶格匹配特性时,可将界面层分别插入在非磁性层与存储层之间以及非磁性层与参考层之间。
从形成Δ1带的观点,优选选择这样的材料作为界面层,在该材料中,非磁性层的在(100)面中的晶格失配变为5%或更小。
(6)界面层
当界面层被插入在磁阻元件MTJ中的存储层与非磁性层之间以及参考层与非磁性层之间以增强磁阻比率(TMR比率)时,界面层优选由具有高极化比率的诸如包含Co、Fe和B的合金的材料构成。作为这样的材料,存在(Co100-xFex)100-yBy(其中x≥50at%且0≤y≤30at%)。(Co100-xFex)100-yBy为高极化比率材料,其使存储层与非磁性层之间以及参考层与非磁性层之间的晶格失配弛豫,因此该材料具有可以实现高TMR比率和高自旋注入效率的特性。
(7)偏移调整层
偏移调整层具有沿与参考层的磁化相反方向的磁化,以便调整存储层的磁滞曲线的偏移。因此,偏移调整层可含有与参考层相同的材料。
(7-1)人工晶格系列
人工晶格系列为这样的结构,其中,包含Fe、Co、Ni中的至少一种的合金(磁性层)与包含Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au、Cu中的至少一种的合金(非磁性层)交替层叠。
人工晶格系列的实例可包括Co/Pt人工晶格、Co/Pd人工晶格、CoCr/Pt人工晶格、Co/Ru人工晶格、Co/Os、Co/Au和Ni/Cu人工晶格。此外,使用两个磁性层的人工晶格系列的实例可包括Co/Ni人工晶格和Fe/Ni人工晶格。
(7-2)稀土金属(RE)-过渡金属(TM)合金系列
RE-TM合金系列为稀土金属和过渡金属的合金。根据稀土金属的材料,RE-TM合金系列成为亚铁磁材料和铁磁材料中的一种。
亚铁磁材料的实例包括包含铽(Tb)、镝(Dy)、钆(Gd)中的至少一种以及Fe、Co、Ni中的至少一种的合金。
亚铁磁材料的实例可包括TbFe、TbCo、TbFeCo、DyTbFeCo以及GdTbCo。
铁磁材料的实例包括包含钐(Sm)、钕(Nd)、钬(Ho)中的至少一种以及包含Fe、Co、Ni中的至少一种的合金。
铁磁材料的实例可包括SmCo5和NdFeB。
(磁存储器)
近年来,对利用铁磁材料的磁阻效应的磁随机存取存储器(MRAM)作为能够实现高速读/写、大容量且以小功率消耗操作的下一代非易失性半导体存储器的兴趣增加。特别地,已经发现,包括铁磁隧道结的磁阻元件显示了大的磁阻改变比率,因而该元件自那时起受到关注。
铁磁隧道结包括作为基本结构的具有可变的磁化的存储层、具有恒定磁化的参考层以及在这些层之间的隧道势垒层(绝缘层)。当电流流过该铁磁隧道结时,隧道电流流过该隧道势垒层。此时,铁磁隧道结的电阻根据存储层和参考层的磁化方向的相对角度而改变。
例如,当存储层和参考层的磁化方向平行时,铁磁隧道结的电阻具有最小值。当存储层和参考层的磁化方向反平行时,铁磁隧道结的电阻具有最大值。该电阻改变称为隧穿磁阻效应(TMR效应)。当包括该铁磁隧道结的磁阻元件被用作存储器基元时,存储层和参考层的平行/反平行磁化方向与二进制数据的“0”/“1”相关联。
作为磁阻元件中的写入操作,公知所谓的磁写入系统,其中,写入线被设置在元件的附近,并且通过流过写入线的电流产生的磁场来仅仅反转存储层的磁化方向。然而,在该系统中,当使元件尺寸小以实现高容量存储器时,构成存储层的磁性材料的矫顽力Hc原则上变大。因此,当元件被小型化时,写入所需的电流倾向于变得较大。
另一方面,原则上,来自写入线的磁场根据元件尺寸的减小而变小。因此,在磁写入系统中,元件尺寸的减小不易于与大容器设计所需的写入电流的降低相兼容。
近年来,使用自旋动量转移(SMT)的写入(自旋注入写入)系统已经被提议作为解决该问题的写入系统。在该系统中,自旋极化电流流过磁阻元件以使存储层的磁化方向反转。此外,在该系统中,存储层的体积越小,将注入到该层中的自旋极化电子变得越少。因此,该系统已被预期作为其中元件的小型化与电流的降低相兼容的写入系统。
然而,当元件被小型化以实现大容量时,用于沿一个方向保持存储层的磁化方向的能量势垒,即,磁各向异性能量,变为小于热能。结果,出现存储层的磁化方向波动(热扰动的产生)和不能保持数据的问题。
通常,通过磁各向异性(每单位体积的磁各向异性能量)和磁化反转的单位体积的乘积来表示用于使磁化方向反转所需的能量势垒。因此,当以微元件尺寸获得对热扰动的抵抗时,存储层优选由具有大的磁各向异性的材料构成。
在主要被调查的面内磁化类型中,通常利用形状磁各向异性。在该情况下,为了提高磁各向异性能量,需要诸如增大磁阻元件的纵横比、增大存储层的厚度以及增加存储层的饱和磁化的对策。然而,当考虑到自旋注入系统的特性时,这些对策会导致反转电流的增大,并且不适合于小型化。
另一方面,可以考虑利用不具有形状磁各向异性但却具有大的晶体磁各向异性的材料。在该情况下,沿面内方向的磁化的易轴显著地分散在膜面中。因此,磁阻比率(MR比率)降低,且导致非相关进动(incoherentprecession)。因此,该对策是不希望的。
此外,面内磁化类型利用根据元件形状产生的磁各向异性,因此反转电流的值受该形状影响。结果,担忧反转电流的散射会随着元件的小型化而增加。
另一方面,已经提出了这样的技术,其中,在构成磁阻元件的铁磁材料中使用包括在沿与膜面垂直的方向的磁化的易轴的所谓的垂直磁化膜。当由垂直磁化类型产生晶体磁各向异性时,不利用形状磁各向异性。因此,与面内磁化类型相比,元件的形状可以极小。此外,易磁化方向的分散小。因此,当采用具有大的晶体磁各向异性的材料时,可以使小型化与低电流兼容,同时保持对热扰动的抵抗。
图8示出了MRAM。
MRM包括存储器基元阵列40,该存储器基元阵列40包括以矩阵方式设置的存储器基元MC。存储器基元阵列40包括沿列方向延伸的位线对BL和bBL以及沿行方向延伸的字线WL。
在位线对BL和bBL与字线WL的交叉部分中,设置存储器基元MC。每个存储器基元MC包括串联连接的磁阻元件MTJ和开关元件(例如,N沟道MOS晶体管)41。
存储器基元MC的第一端子被连接到位线BL,第二端子被连接到位线bBL。确定开关元件41的开/关状态的控制端子(例如,N沟道MOS晶体管的栅极)被连接到字线WL。
字线WL的一端被连接到行解码器42。位线对BL和bBL的一端被连接到写入电路44和读出电路45。写入电路44和读出电路45被连接到列解码器43。通过行解码器42和列解码器43选择每个存储器基元MC。
如下执行在存储器基元MC中的数据写入。
首先,连接到成为数据写入目标的所选择的存储器基元MC的字线WL被激活以开启所选择的存储器基元MC中的开关元件41。
这里,根据写入数据来确定流过磁阻元件MTJ的写入电流(双向电流)Iw的方向。
例如,当数据“0”被写入时,从位线BL导引到位线bBL的写入电流Iw被供给到磁阻元件MTJ。在该情况下,写入电路44可以将正电压施加到位线BL并将接地电压施加到位线bBL。
此外,当数据“1”被写入时,从位线bBL导引到位线BL的写入电流Iw被供给到磁阻元件MTJ。在该情况下,写入电路44可以将正电压施加到位线bBL并将接地电压施加到位线BL。
以该方式,数据“0”或数据“1”可被写入所选择的存储器基元MC。
接下来,如下从存储器基元MC读取数据。
首先,在所选择的存储器基元MC中的开关元件41被开启。读出电路45允许读出电流Ir流过磁阻元件MTJ。然后,读出电路45基于读出电流Ir而检测在所选择的存储器基元MC中的磁阻元件MTJ的电阻值。以该方式,可以读出在磁阻元件MTJ中存储的数据。
应注意,对读出电流Ir的方向没有任何特定限制,但是为了防止在读取期间的误写入,读出电流Ir的值需要充分小于写入电流1w的值。
接下来,将描述MRAM的存储器基元的器件结构。
图9示出了存储器基元的器件结构。
在半导体衬底51的表面区域中,设置元件隔离区域(元件隔离绝缘层STI)。在该元件隔离区域所围绕的有源区域中,设置开关元件41。元件隔离区域包括例如具有浅沟槽隔离(STI)结构的氧化硅。
在该有源区域中,设置源极区域S和漏极区域D。源极区域S和漏极区域D为例如在P型半导体衬底51中的N+型杂质扩散区域。在源极区域S和漏极区域D之间的半导体衬底51上,经由栅极绝缘膜41A设置栅极电极41B。栅极电极41B用作字线WL。
在源极区域S上,经由接触插塞52而设置导线53。导线53作为位线bBL。在漏极区域D上,经由接触插塞54而设置下电极55。在下电极55上,例如,设置图1到图3的磁阻元件MTJ。
在本实例中,在磁阻元件MTJ上设置帽层56。帽层56在磁阻元件MTJ的构图期间用作硬掩模层,且还用作保护层以保护磁阻元件MTJ。在帽层56上,设置导线58。导线58用作位线BL。
此外,半导体衬底51与导线58之间的空间填充有例如氧化硅等等的层间绝缘层57。
如上面所详细描述的,通过使用实施例的磁阻元件MTJ可以构成诸如MRAM的磁存储器。注意,除了自旋注入型磁存储器之外,磁阻元件MTJ还可被用作磁壁转移型磁存储器。
(应用实例)
上述磁存储器可被应用于各种电子装置。下文中,将描述磁存储器的应用实例。
(1)DSL的调制解调器的DSL数据路径部
图10示出了用于数字用户线路(DSL)的调制解器的抽出的(extracted)DSL数据路径部。
该调制解调器包括可编程数字信号处理器(可编程DSP)100、模拟-数字(A/D)转换器110、数字-模拟(D/A)转换器120、发送驱动器130以及接收放大器140。
在该图中,带路径滤波器被略去,并且替代该滤波器,设置MRAM 170和EEPROM 180。这些存储器作为用于保持电路代码程序的可选存储器。这里,电路代码程序为由DSP执行的程序,以根据编码的用户电路信息、发送条件等等(电路代码:QAM、CAP、RSK、FM、AM、PAM、DWMT等等)选择或操作调制解调器。
在该应用实例中,使用MRAM 170和EEPROM 180作为用于保持电路代码程序的存储器,但可用MRAM取代EEPROM 180。也就是,可以仅由MRAM构成用于保持电路代码程序的存储器。
(2)蜂窝电话终端
图11示出了蜂窝电话终端。
该蜂窝电话终端被实现为其中通过总线225连接通信部和控制器的微计算机。
通信部包括发送/接收天线201、天线共用器202、接收器203、基带处理器204、用作话音编解码器的DSP 205、扬声器206、麦克风207、发送器208以及频率合成器209。此外,控制器包括CPU 221、ROM 222以及本实施例的MRAM 223和闪速存储器224。
在ROM 222中,预先存储诸如在CPU 221中执行的程序和用于显示的字体的数据。MRAM 223主要用作工作区。在CPU 22正在执行程序时,MRAM 223存储正被计算的数据,并暂时存储在控制器与通信部之间发送/接收的数据。
闪速存储器224用于立即存储例如早先的设定条件,即使蜂窝电话终端的电源被关闭也是如此,且使用该存储器存储用于当电源下次被开启时实现获得相同的设定的使用方法的设定参数。结果,即使当蜂窝电话终端的电源被关断时,存储的设定数据也不会消失。
此外,音频数据再现处理器211、外部输出端子212、LCD控制器213、显示液晶显示器(LCD)214以及用于产生呼叫音响的振铃器215被添加到该蜂窝电话终端。
音频数据再现处理器211再现输入到蜂窝电话终端中的音频信息(或在外部存储器240中存储的音频信息)。所再现的音频信息通过外部输出端子212而被发送到耳机、便携扬声器等等。结果,话音被输出到外部。
当以该方式设置音频数据再现处理器211时,可以再现音频信息。LCD控制器213通过总线225从CPU 225接收例如显示信息,将该信息转换为用于控制LCD 214的LCD控制信息,并进一步驱动LCD 214以进行LCD显示。
接口电路(I/F)231、233和235、外部存储器240、外部存储器插槽232、按键操作单元234以及外部输入/输出端子236被进一步添加到蜂窝电话终端。
诸如存储卡的外部存储器240被插入到外部存储器插槽232中。外部存储器插槽232经由接口电路(I/F)231而被连接到总线225。
当蜂窝电话终端以该方式设置有插槽232时,蜂窝电话终端的内部信息可被写入在外部存储器240中,或者在外部存储器240中存储的信息(例如,音频信息)可被输入到蜂窝电话终端300中。
按键操作单元234经由接口电路(I/F)233而被连接到总线225。通过按键操作单元234输入的按键输入信息被发送到例如CPU 221。外部输入/输出端子236经由接口电路(I/F)233而被连接到总线225,并被用于将信息从外部输入到蜂窝电话终端或用于将信息从蜂窝电话终端输出到外部。
注意,在本应用实例中,使用三个存储器:ROM 222、MRAM 223以及闪速存储器224,但ROM 22和闪速存储器224中的至少一个可以被MRAM取代。例如,可以略去ROM 222和闪速存储器224。
(3)MRAM卡
这里,将描述实施例的MRAM在用于存储智能媒体(smart media)的媒体内容等等的卡中的应用。
图12示出了MRAM卡。图13到图16示出了MRAM卡系统。
在MRAM卡主体400中,包含MRAM芯片401。在MRAM卡主体400中,在对应于MRAM芯片401的位置处设置开口402,从而露出MRAM芯片401。开口402被设置有闸门(shutter)403。当MRAM卡被携带时,通过闸门403保护MRAM芯片401。闸门403优选由具有将芯片从外部磁场屏蔽的效果的材料(例如,陶瓷)制成。
当执行数据转写时,打开闸门以露出MRAM芯片401。通过外部端子404,取出在MRAM卡中存储的内容数据。
图13和图14示出了将数据转写(transfer)到MRAM卡的转写装置。
转写装置500为卡插入类型。转写装置500包括存储部500a。在存储部500a中,第一MRAM卡550被存储。存储部500a具有被电连接到第一MRAM卡550的外部端子530,并通过使用外部端子530而重写第一MRAM卡550的数据。
由最终用户(end user)使用的第二MRAM卡450被插入通过转写装置500的插入部510,如箭头所示,并被推入该装置种,直到该卡停止在止动器(stopper)520处。止动器520还作为用于定位第一MRAM卡550和第二MRAM卡450的构件。当第二MRAM卡450被设置在预定位置处时,在第一MRAM卡550中的控制器向外部端子530提供控制信号,在第一MRAM卡550中存储的数据被转写到第二MRAM卡450。
图15示出了装配型(fitting type)转写装置。
转写装置500为这样的类型:通过使用止动器520将第二MRAM卡450装配到作为目标的第一MRAM卡550上,如箭头所示。转写方法与卡插入型相同,因此略去对其的描述。
图16示出了滑动型转写装置。
转写装置500以与CD-ROM驱动器或DVD驱动器相同的方式设置有用于转写装置500的托盘滑座(tray slide)560,且托盘滑座560如箭头所示移动。当托盘滑座560移动到虚线的位置时,第二MRAM卡450被设置在托盘滑座560上,将第二MRAM卡450传送到转写装置500中。
第二MRAM卡450被传送以使卡的先端部(tip portion)接触止动器520,并以与卡插入型相同的方式转写数据,因此略去对其的描述。
(结论)
根据实施例,可以通过偏移调整层而可靠地抵消随磁阻元件的小型化而增加的杂散磁场。
实施例在高速随机可写文件存储器、高速可下载便携终端、高速可下载便携播放器、用于广播装置的半导体存储器、行车记录器(driverecorder)、家庭录像系统、用于通信的大容量缓冲存储器、用于安全摄像机(security camera)的半导体存储器等等中产生了大的工业价值。
虽然已经描述了特定实施例,但这些实施例仅仅以实例的方式给出,并且不旨在限制本发明的范围。实际上,本文中描述的新颖实施例可以以各种其他形式被实施;此外,可以对本文中描述的实施例在形式上做出各种省略、替换和改变而不背离本发明的精神。所附权利要求及其等价物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。

Claims (10)

1.一种磁阻元件,包括:
存储层,其具有垂直且可变的磁化;
参考层,其具有垂直且恒定的磁化;
偏移调整层,其具有沿与所述参考层的磁化相反的方向的垂直且恒定的磁化;
第一非磁性层,其在所述存储层与所述参考层之间;以及
第二非磁性层,其在所述参考层与所述偏移调整层之间,
该磁阻元件的特征在于,所述参考层的切换磁场等于或小于所述存储层的切换磁场,且所述参考层的磁弛豫常数大于所述存储层的磁弛豫常数。
2.根据权利要求1的元件,
其特征在于,所述参考层的有效磁各向异性等于或小于所述存储层的有效磁各向异性。
3.根据权利要求1的元件,
其特征在于,所述参考层被设置在所述存储层上方,且所述偏移调整层被设置在所述参考层上方。
4.根据权利要求1的元件,
其特征在于,所述参考层包括人工晶格系列和RE-TM合金系列中的一种。
5.根据权利要求1的元件,
其特征在于,所述存储层包括CoFe-X系列(X为B、C、N中的至少一种)、有序合金系列、人工晶格系列和无序合金系列中的一种。
6.根据权利要求1的元件,
其特征在于,在所述存储层与所述第一非磁层之间的空间和所述参考层与所述第一非磁性层之间的空间中的至少一个中插入界面层。
7.根据权利要求1的元件,
其特征在于,所述界面层包括(Co100-xFeX)100-yBy(其中x≥50at%且0≤y≤30at%)。
8.一种磁存储器,其特征在于包括:
权利要求1的元件;以及
写入电路,其允许双向电流流过所述磁阻元件,以使所述存储层与所述参考层之间的磁化方向的关系变为平行或反平行。
9.根据权利要求8的存储器,其特征在于还包括:
开关元件,其被设置在所述磁阻元件正下方,并被配置为选择性地允许所述双向电流流过所述磁阻元件。
10.根据权利要求9的存储器,
其特征在于,所述磁阻元件和所述开关元件被串联连接,以构成包括第一和第二端子以及控制端子的串联连接器,所述控制端子决定所述开关元件的开/关状态,
所述第一端子被连接到第一位线,所述第二端子被连接到第二位线,且所述控制端子被连接到字线。
CN201210097760.XA 2011-06-30 2012-04-05 磁阻元件和磁存储器 Active CN102856489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP146718/2011 2011-06-30
JP2011146718A JP5722137B2 (ja) 2011-06-30 2011-06-30 磁気抵抗素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
CN102856489A true CN102856489A (zh) 2013-01-02
CN102856489B CN102856489B (zh) 2015-02-11

Family

ID=47389727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210097760.XA Active CN102856489B (zh) 2011-06-30 2012-04-05 磁阻元件和磁存储器

Country Status (3)

Country Link
US (1) US9018719B2 (zh)
JP (1) JP5722137B2 (zh)
CN (1) CN102856489B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518785A (zh) * 2013-09-04 2016-04-20 株式会社东芝 磁存储器及其控制方法
CN106816527A (zh) * 2015-11-30 2017-06-09 爱思开海力士有限公司 电子设备
CN108630262A (zh) * 2017-03-24 2018-10-09 东芝存储器株式会社 半导体存储装置
CN112599556A (zh) * 2019-09-17 2021-04-02 铠侠股份有限公司 磁性存储器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012182217A (ja) 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP5722140B2 (ja) * 2011-07-04 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
KR20160019253A (ko) * 2014-08-11 2016-02-19 에스케이하이닉스 주식회사 전자 장치
US10003017B2 (en) * 2014-09-18 2018-06-19 Toshiba Memory Corporation Etching apparatus and etching method
WO2016054489A1 (en) * 2014-10-02 2016-04-07 Carnegie Mellon University L1o-ORDERED MnAI THIN FILMS WITH HIGH PERPENDICULAR MAGNETIC ANISOTROPY, AND STRUCTURES AND DEVICES MADE THEREWITH
JP6427396B2 (ja) 2014-11-19 2018-11-21 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9461240B2 (en) * 2015-02-26 2016-10-04 Kabushiki Kaisha Toshiba Magnetoresistive memory device
JP2017183560A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 メモリ素子、及びメモリ素子の製造方法
JP7018652B2 (ja) * 2017-01-18 2022-02-14 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
WO2018179961A1 (ja) * 2017-03-30 2018-10-04 国立研究開発法人産業技術総合研究所 磁気素子、磁気記憶装置及び磁気センサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086121A1 (en) * 2005-10-19 2007-04-19 Toshihiko Nagase Magnetoresistive element
CN101399312A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁性存储器
US20100080050A1 (en) * 2008-09-26 2010-04-01 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5203871B2 (ja) 2008-09-26 2013-06-05 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP2010232447A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP5072120B2 (ja) * 2009-09-25 2012-11-14 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5725735B2 (ja) 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086121A1 (en) * 2005-10-19 2007-04-19 Toshihiko Nagase Magnetoresistive element
CN101399312A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁性存储器
US20100080050A1 (en) * 2008-09-26 2010-04-01 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518785A (zh) * 2013-09-04 2016-04-20 株式会社东芝 磁存储器及其控制方法
CN105518785B (zh) * 2013-09-04 2018-01-02 东芝存储器株式会社 磁存储器及其控制方法
CN106816527A (zh) * 2015-11-30 2017-06-09 爱思开海力士有限公司 电子设备
CN108630262A (zh) * 2017-03-24 2018-10-09 东芝存储器株式会社 半导体存储装置
CN112599556A (zh) * 2019-09-17 2021-04-02 铠侠股份有限公司 磁性存储器
CN112599556B (zh) * 2019-09-17 2023-12-19 铠侠股份有限公司 磁性存储器

Also Published As

Publication number Publication date
JP5722137B2 (ja) 2015-05-20
CN102856489B (zh) 2015-02-11
US9018719B2 (en) 2015-04-28
US20130001714A1 (en) 2013-01-03
JP2013016560A (ja) 2013-01-24

Similar Documents

Publication Publication Date Title
CN102856489B (zh) 磁阻元件和磁存储器
JP5093910B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5722140B2 (ja) 磁気抵抗素子及び磁気メモリ
US8208292B2 (en) Magnetoresistive element and magnetic memory
US9153770B2 (en) Magnetoresistive element and magnetic memory
US8665639B2 (en) Magnetoresistive element and magnetic memory
US8218355B2 (en) Magnetoresistive element and magnetic memory
JP5728311B2 (ja) 磁気抵抗素子及び磁気メモリ
US9312477B2 (en) Semiconductor storage device with magnetoresistive element
JP5010565B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5558425B2 (ja) 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
JP5701701B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ
US9385307B2 (en) Magnetoresistive element and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20200214

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Effective date of registration: 20200214

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right