CN102856441B - X射线探测器背板的制造方法及pin光电二极管的制造方法 - Google Patents

X射线探测器背板的制造方法及pin光电二极管的制造方法 Download PDF

Info

Publication number
CN102856441B
CN102856441B CN201210343082.0A CN201210343082A CN102856441B CN 102856441 B CN102856441 B CN 102856441B CN 201210343082 A CN201210343082 A CN 201210343082A CN 102856441 B CN102856441 B CN 102856441B
Authority
CN
China
Prior art keywords
layer
amorphous silicon
type
pin photodiode
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210343082.0A
Other languages
English (en)
Other versions
CN102856441A (zh
Inventor
郭炜
任庆荣
赵磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210343082.0A priority Critical patent/CN102856441B/zh
Publication of CN102856441A publication Critical patent/CN102856441A/zh
Application granted granted Critical
Publication of CN102856441B publication Critical patent/CN102856441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种X射线探测器背板的制造方法及PIN光电二极管的制造方法。所述PIN光电二极管的制造方法包括：在基板上沉积N型非晶硅薄膜；在N型非晶硅薄膜上沉积本征非晶硅薄膜；采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；进行掩模光刻工艺，得到PIN光电二极管的P型层、I型层和N型层。本发明采用离子注入和活化工艺来形成PIN光电二极管，能够避免在PECVD上增加B2H6气体进行PIN光电二极管和X射线探测器背板的制造时，所带来的气体交叉污染问题。

Description

X射线探测器背板的制造方法及PIN光电二极管的制造方法
技术领域
本发明属于半导体器件的制造领域，特别涉及一种X射线探测器背板的制造方法及PIN光电二极管的制造方法。
背景技术
X射线检测广泛应用于医疗、安全、无损检测、科研等领域，在国计民生中日益发挥着重要作用。目前，比较常见的X射线检测技术是20世纪90年代末出现的X射线数字照相（Digital Radiography，DR）检测技术。X射线数字照相系统中使用了平板探测器（flat panel detector），其像元尺寸可小于0.1mm，因而其成像质量及分辨率几乎可与胶片照相媲美，同时还克服了胶片照相中表现出来的缺点，也为图像的计算机处理提供了方便。根据电子转换模式的不同，数字化X射线照相检测可分为直接转换型(Direct DR)和间接转换型（Indirect DR）两种类型。
其中，间接转换型X射线探测器包括X射线转换层与非晶硅光电二极管、薄膜晶体管、信号存储基本像素单元及信号放大与信号读取等。间接转换型X射线探测器的结构主要是由闪烁体（碘化铯）或荧光体（硫氧化钆）层加具有光电二极管作用的非晶硅层，再加薄膜晶体管（TFT）阵列构成。此类的间接转换型探测器的闪烁体或荧光体层经X射线曝光后可以将X射线转换为电信号，通过TFT阵列将每个像素的电荷信号读出并转化为数字信号，并传送到计算机图像处理系统集成为X射线影像。
PIN光电二极管是间接转换型X射线探测器的背板的关键组成，其决定了可见光的吸收效率，对于X射线剂量、X射线成像的分辨率、图像的响应速度等关键指标有很大影响。PIN光电二极管是在掺杂浓度很高的P型（Positive）半导体和N型（Negative）半导体之间生成一层掺杂浓度很低的本征半导体层，即I型（Intrinsic）层。由于I型层吸收系数很小，入射光可以很容易的进入材料内部，被充分吸收后产生大量的电子-空穴对，因此有较高的光电转换效率。此外，I型层两侧的P型层和N型层很薄，光生载流子漂移时间很短，使PIN器件的响应速度较高。当PIN光电二极管加有反向偏压时，则外加电场和内部电场区内的电场方向相同。当有光照射二极管时，并且此外加光电子能量大于禁带宽度Eg，那么价带上的电子就会吸收光子能量跃迁到导带上，从而形成电子-空穴对；在耗尽层即本征层内的电子空穴对，在强电场作用下，电子向N型区漂移，空穴向P型区漂移，从而形成光电流，光功率变化时电流也随之线性变化，从而将光信号转变为电信号。
PIN光电二极管广泛应用于激光通讯测量、电子断层摄影、太阳能电池等领域，在太阳能生产线上使用等离子体增强化学气相沉积（PECVD）来制作，而采用PECVD来制作PIN光电二极管时，需要有B2H6气体供应。具体来说，N型a-Si使用SiH4、H2、PH3三种工艺气体；本征a-Si使用SiH4、H2两种工艺气体；P型a-Si使用SiH4、H2、B2H6三种工艺气体。但是，在TFT-LCD工厂中，等离子体增强化学气相沉积（PECVD）设备通常只有SiH4、NH3、N2O、PH3、H2和N2等工艺气体供应，但没有B2H6气体供应。如果要在TFT-LCD工厂中利用PECVD设备来进行PIN光电二极管和X射线探测器背板的制造，则需要增加B2H6气体的供应，这会带来相应的气体交叉污染问题。
发明内容
本发明的目的是提供一种X射线探测器背板的制造方法及PIN光电二极管的制造方法，能够避免在PECVD设备上增加B2H6气体带来的气体交叉污染问题。
为实现上述目的，本发明提供技术方案如下：
一种PIN光电二级管的制造方法，所述制造方法采用离子注入和活化工艺来形成PIN光电二极管。
上述的制造方法，具体包括：
在基板上沉积N型非晶硅薄膜；
在N型非晶硅薄膜上沉积本征非晶硅薄膜；
采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
进行掩模光刻工艺，得到PIN光电二极管的P型层、I型层和N型层。
上述的制造方法，其中，所述P型层、I型层和N型层的厚度分别为：
和
一种X射线探测器背板的制造方法，所述制造方法采用离子注入和活化工艺来形成X射线探测器背板中的PIN光电二极管。
上述的制造方法，具体包括：
在基板上依次形成栅电极、栅绝缘层、有源层和源漏金属层；
在源漏金属层上沉积N型非晶硅薄膜；
在N型非晶硅薄膜上沉积本征非晶硅薄膜；
采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
在P型非晶硅薄膜上沉积第一透明电极层；
进行掩模光刻工艺，形成第一透明电极层、PIN光电二极管、源电极和漏电极的图形，其中，PIN光电二极管的N型层与漏电极电连接；
沉积钝化层和第一树脂层，并在钝化层和第一树脂层上形成过孔；
形成第二透明电极层、电极引线和第二树脂层，所述电极引线通过过孔与PIN光电二极管的P型层电连接。
上述的制造方法，具体包括：
在基板上依次形成栅电极、栅绝缘层、有源层、源电极和漏电极；
在形成有源电极和漏电极的基板上沉积N型非晶硅薄膜；
在N型非晶硅薄膜上沉积本征非晶硅薄膜；
采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
在P型非晶硅薄膜上沉积第一透明电极层；
进行掩模光刻工艺，形成第一透明电极层和PIN光电二极管的图形，其中，PIN光电二极管的N型层与漏电极电连接；
沉积钝化层和第一树脂层，并在钝化层和第一树脂层上形成过孔；
形成第二透明电极层、电极引线和第二树脂层，所述电极引线通过过孔与PIN光电二极管的P型层电连接。
上述的制造方法，其中，所述PIN光电二极管的P型层、I型层和N型层的厚度分别为：
和
上述的制造方法，其中，所述电极引线通过过孔与PIN光电二极管的P型层电连接为：所述电极引线在所述过孔区域通过所述第一透明电极层和所述第二透明电极层与PIN光电二极管的P型层电连接。
本发明实施例中提供的方案可以在低温多晶硅（LTPS）工厂直接进行开发和制作，采用离子注入和活化工艺来形成PIN光电二极管，能够避免在PECVD设备上增加B2H6气体进行PIN光电二极管和X射线探测器背板的制造时所带来的气体交叉污染问题。
附图说明
图1为PIN光电二极管的结构示意图；
图2为本发明实施例的PIN光电二极管的制造方法流程图；
图3为本发明实施例的间接型X射线探测器背板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。
在低温多晶硅（LTPS）工艺中，因器件制作通常会使用到离子注入设备及B2H6工艺气体，这为PIN光电二极管的制作提供了条件。离子注入的方法就是在真空中、低温下，把杂质离子加速，获得很大动能的杂质离子即可以直接进入半导体中。
基于此，本发明实施例提供一种在LTPS工厂中，利用离子注入和活化工艺来制作间接型X射线探测基板及PIN光电二极管的方法。使用离子注入工艺目的是为了掺杂硼离子，在离子注入工艺结束后进行活化工艺，目的是消除晶格损伤，并使杂质原子占据晶格位置而被激活。
图1为PIN光电二极管的结构示意图。参照图1，所述PIN光电二极管包括：基板；位于基板上的N型层；位于N型层上的I型层；位于I型层上的P型层。
图2为本发明实施例的PIN光电二极管的制造方法流程图。参照图2，所述制造方法可以包括如下步骤：
步骤201：在基板上沉积N型非晶硅薄膜；
可以采用PECVD等方法，在所述基板上沉积N型非晶硅薄膜。
步骤202：在N型非晶硅薄膜上沉积本征非晶硅薄膜；
可以采用PECVD等方法，在所述本征非晶硅薄膜上沉积本征非晶硅薄膜。
步骤203：采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
离子注入的方式可以是离子淋浴掺杂（Ion shower doping）或离子注入掺杂（Ion implantation doping）；活化工艺可以采用退火炉退火（OVEN），或者采用快速热退火(rapid thermal anneal，RTA)。
步骤204：对已形成的N型非晶硅薄膜、本征非晶硅薄膜和P型非晶硅薄膜进行掩模光刻工艺，得到PIN光电二极管的P型层、I型层和N型层。
在P型非晶硅薄膜上涂覆一层光刻胶，采用掩模板对光刻胶进行曝光和显影后，进行刻蚀，得到PIN光电二极管的图形。在所述PIN光电二极管中，所述P型层、I型层和N型层的厚度分别为：和
在本发明实施例中所提及到的掩模光刻工艺，至少包括光刻胶涂覆、曝光、显影、刻蚀及光刻胶剥离等一系列工艺过程。
图3为本发明实施例的间接型X射线探测器背板的结构示意图。参照图3，所述X射线探测器背板可以包括：
基板20；
形成在基板上的栅电极1；
形成在形成有栅电极1的基板上的栅绝缘层2；
形成在栅绝缘层2上的有源层、源电极51和漏电极52，所述有源层包括非晶硅层3和N型非晶硅层4，N型非晶硅层4即为欧姆接触层；
形成在漏电极52上的PIN光电二极管7，PIN光电二极管7的N型层与漏电极52电连接；
形成在PIN光电二极管7上的第一透明电极层9，第一透明电极层9可以采用铟锡氧化物（ITO）或铟锌氧化物（IZO）；
形成在源电极51、漏电极52、第一透明电极层9之上的钝化层6；
形成在钝化层6上的第一树脂层8，钝化层6和第一树脂层8上形成有过孔，该过孔位于所述PIN光电二极管7的上方；
形成在第一树脂层8上的第二透明电极层10，第二透明电极层10可以采用ITO或IZO；
形成在第二透明电极层10上的电极引线11；所述电极引线11通过所述过孔与PIN光电二极管7的P型层连接。具体地，在所述过孔区域，所述电极引线11通过所述第一透明电极层9和所述第二透明电极层10与PIN光电二极管7的P型层进行电性连接。
形成在第二透明电极层10和电极引线11上的第二树脂层12。
以下给出上述X射线探测器背板的制造方法的两个实施例。
实施例1
实施例1的X射线探测器背板的制造方法可以包括如下步骤：
步骤S11，在基板上依次形成栅电极、栅绝缘层、有源层和源漏金属层；
首先，提供一基板，在基板上沉积栅金属，之后在栅金属层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成栅电极的图形；
然后，在形成有栅电极的基板上沉积栅绝缘层；
其次，在栅绝缘层上依次沉积非晶硅层和N型非晶硅层，之后在N型非晶硅层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成有源层的图形；
最后，在形成有有源层的基板上沉积源漏金属层。
在形成栅电极的过程中，还可以同时形成与栅电极相连的栅线；这一过程为成熟技术，此处不再赘述。
其中，栅金属可以是单层金属，也可以是金属复合层，比如AlNd/Cr/CrNx、AlNd/Mo、Mo/AlNd/Mo、Al、Al/Mo或Mo/Al/Mo，或者还可以是由Cu和其它缓冲金属组成，例如Mo、Nb和Ti等。源漏金属可以是Cr、Mo或Mo/AlNd/Mo，也可以是由Cu和其它缓冲金属组成，例如Mo、Nb和Ti等。
步骤S12，在源漏金属层上沉积N型非晶硅薄膜；
可以采用PECVD等方法，在所述源漏金属层上沉积N型非晶硅薄膜。
步骤S13，在N型非晶硅薄膜上沉积本征非晶硅薄膜；
可以采用PECVD等方法，在所述本征非晶硅薄膜上沉积本征非晶硅薄膜。
步骤S14，采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
离子注入的方式可以是离子淋浴掺杂（Ion shower doping）或离子注入掺杂（Ion implantation doping），活化工艺可以采用退火炉退火（OVEN），或者，采用快速热退火(rapid thermal anneal，RTA)。
步骤S15，在P型非晶硅薄膜上沉积第一透明电极层；
第一透明电极层可以采用ITO或IZO。
步骤S16，进行掩模光刻工艺，形成第一透明电极层、PIN光电二极管、源电极和漏电极的图形，其中，PIN光电二极管的N型层与漏电极电连接；
首先，在第一透明电极层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成第一透明电极层的图形；
然后，在第一透明电极层的图形之上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成PIN光电二极管的图形；
最后，在PIN光电二级管的图形之上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成源电极和漏电极的图形。
在所述PIN光电二极管中，所述P型层、I型层和N型层的厚度分别为：和
在形成源电极和漏电极的过程中，还可以同时形成与源电极相连的数据线；这一过程为成熟技术，此处不再赘述。
步骤S17，沉积钝化层和第一树脂层，并在钝化层和第一树脂层上形成过孔；该过孔位于PIN光电二极管的上方。
沉积完钝化层和第一树脂层后，采用掩模板对第一树脂层进行曝光、显影，然后对暴露的钝化层进行刻蚀，得到所述过孔。
其中，钝化层材料可以是以下的一种或多种的组合：SiNx（氮化硅）、SiOx（氧化硅）、SiOxNy（氮氧化硅）。
步骤S18，形成第二透明电极层、电极引线和第二树脂层；在所述过孔区域，所述电极引线通过第一透明电极层和第二透明电极层与PIN光电二极管的P型层电连接。
首先，在第一树脂层上沉积第二透明电极层；为避免对第一树脂层造成破坏，所述第二透明电极层可以采用低温沉积；
然后，在第二透明电极层上沉积引线金属，在引线金属上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成电极引线的图形；
最后，在电极引线的图形之上沉积第二树脂层，根据需要，还可以在第二树脂层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成第二树脂层的图形。
其中，第二透明电极层可以采用ITO或IZO。引线金属的材料可以是Mo、AlNd/Mo、Mo/AlNd/Mo、Al、Al/Mo或Mo/Al/Mo，或者还可以是由Cu和其它缓冲金属组成，例如Mo、Nb和Ti等。
实施例2
实施例2与实施例1的主要区别在于，在实施例1中，先形成PIN光电二极管的图形之后，再形成源电极和漏电极的图形，而在实施例2中，先形成源电极和漏电极的图形，然后再形成PIN光电二极管的图形。
实施例2的X射线探测器背板的制造方法可以包括如下步骤：
步骤S21，在基板上依次形成栅电极、栅绝缘层、有源层和源电极和漏电极；
首先，提供一基板，在基板上沉积栅金属，之后在栅金属层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成栅电极的图形；
然后，在形成有栅电极的基板上沉积栅绝缘层；
其次，在栅绝缘层上依次沉积非晶硅层和N型非晶硅层，之后在N型非晶硅层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成有源层的图形；
最后，在形成有有源层的基板上沉积源漏金属层，之后在源漏金属层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成源电极和漏电极的图形。
在形成栅电极的过程中，还可以同时形成与栅电极相连的栅线；在形成源电极和漏电极的过程中，还可以同时形成与源电极相连的数据线；这一过程为成熟技术，此处不再赘述。
其中，栅金属可以是单层金属，也可以是金属复合层，比如AlNd/Cr/CrNx、AlNd/Mo、Mo/AlNd/Mo、Al、Al/Mo或Mo/Al/Mo，或者还可以是由Cu和其它缓冲金属组成，例如Mo、Nb和Ti等。源漏金属可以是Cr、Mo或Mo/AlNd/Mo，也可以是由Cu和其它缓冲金属组成，例如Mo、Nb和Ti等。
步骤S22，在形成有源电极和漏电极的基板上沉积N型非晶硅薄膜；
可以采用PECVD等方法，在所述源漏金属层上沉积N型非晶硅薄膜
步骤S23，在N型非晶硅薄膜上沉积本征非晶硅薄膜；
可以采用PECVD等方法，在所述本征非晶硅薄膜上沉积本征非晶硅薄膜。
步骤S24，采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
离子注入的方式可以是离子淋浴掺杂（Ion shower doping）或离子注入掺杂（Ion implantation doping），活化工艺可以采用退火炉退火（OVEN），或者，采用快速热退火(rapid thermal anneal，RTA)。
步骤S25，在P型非晶硅薄膜上沉积第一透明电极层；
第一透明电极层可以采用ITO或IZO。
步骤S26，进行掩模光刻工艺，形成第一透明电极层和PIN光电二极管的图形，其中，PIN光电二极管的N型层与漏电极电连接；
首先，在第一透明电极层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成第一透明电极层的图形；
然后，在第一透明电极层的图形之上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影、刻蚀以及剥离形成PIN光电二极管的图形。
在所述PIN光电二极管中，所述P型层、I型层和N型层的厚度分别为：和
步骤S27，沉积钝化层和第一树脂层，并在钝化层和第一树脂层上形成过孔；该过孔位于PIN光电二极管的上方。
沉积完钝化层和第一树脂层后，采用掩模板对第一树脂层进行曝光、显影，然后对暴露的钝化层进行刻蚀，得到所述过孔。
其中，钝化层材料可以是以下的一种或多种的组合：SiNx（氮化硅）、SiOx（氧化硅）、SiOxNy（氮氧化硅）。
步骤S28，形成第二透明电极层、电极引线和第二树脂层，所述电极引线通过第一透明电极层和第二透明电极层与PIN光电二极管的P型层电连接。
首先，在第一树脂层上沉积第二透明电极层；为避免对第一树脂层造成破坏，所述第二透明电极层可以采用低温沉积；
然后，在第二透明电极层上沉积引线金属，在引线金属上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成电极引线的图形；
最后，在电极引线的图形之上沉积第二树脂层，根据需要，还可以在第二树脂层上涂覆光刻胶，利用掩模板对光刻胶进行曝光、显影以及刻蚀形成第二树脂层的图形。
其中，第二透明电极层可以采用ITO或IZO。引线金属的材料可以是Mo、AlNd/Mo、Mo/AlNd/Mo、Al、Al/Mo或Mo/Al/Mo，也可以是由Cu和其它缓冲金属组成，例如Mo、Nb和Ti等。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种PIN光电二极管的制造方法，其特征在于，所述制造方法采用离子注入和活化工艺来形成PIN光电二极管；
所述的制造方法包括：
在基板上沉积N型非晶硅薄膜；
在N型非晶硅薄膜上沉积本征非晶硅薄膜；
采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
进行掩模光刻工艺，得到PIN光电二极管的P型层、I型层和N型层。
2.如权利要求1所述的制造方法，其特征在于，所述P型层、I型层和N型层的厚度分别为：
和
3.一种X射线探测器背板的制造方法，其特征在于，所述制造方法采用离子注入和活化工艺来形成X射线探测器背板中的PIN光电二极管；
所述的制造方法包括：
在基板上依次形成栅电极、栅绝缘层、有源层和源漏金属层；
在源漏金属层上沉积N型非晶硅薄膜；
在N型非晶硅薄膜上沉积本征非晶硅薄膜；
采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
在P型非晶硅薄膜上沉积第一透明电极层；
进行掩模光刻工艺，形成第一透明电极层、PIN光电二极管、源电极和漏电极的图形，其中，PIN光电二极管的N型层与漏电极电连接；
沉积钝化层和第一树脂层，并在钝化层和第一树脂层上形成过孔；
形成第二透明电极层、电极引线和第二树脂层，所述电极引线通过过孔与PIN光电二极管的P型层电连接。
4.如权利要求3所述的制造方法，其特征在于，所述PIN光电二极管的P型层、I型层和N型层的厚度分别为：
和
5.如权利要求3所述的制造方法，其特征在于，所述电极引线通过过孔与PIN光电二极管的P型层电连接为：所述电极引线在所述过孔区域通过所述第一透明电极层和所述第二透明电极层与PIN光电二极管的P型层电连接。
6.一种X射线探测器背板的制造方法，其特征在于，
所述制造方法采用离子注入和活化工艺来形成X射线探测器背板中的PIN光电二极管；
所述制造方法包括：
在基板上依次形成栅电极、栅绝缘层、有源层、源电极和漏电极；
在形成有源电极和漏电极的基板上沉积N型非晶硅薄膜；
在N型非晶硅薄膜上沉积本征非晶硅薄膜；
采用B2H6对本征非晶硅薄膜进行离子注入，并对离子注入后的本征非晶硅薄膜进行活化工艺，从而在本征非晶硅薄膜的上层形成P型非晶硅薄膜；
在P型非晶硅薄膜上沉积第一透明电极层；
进行掩模光刻工艺，形成第一透明电极层和PIN光电二极管的图形，其中，PIN光电二极管的N型层与漏电极电连接；
沉积钝化层和第一树脂层，并在钝化层和第一树脂层上形成过孔；
形成第二透明电极层、电极引线和第二树脂层，所述电极引线通过过孔与PIN光电二极管的P型层电连接。
7.如权利要求6所述的制造方法，其特征在于，所述PIN光电二极管的P型层、I型层和N型层的厚度分别为：
和
8.如权利要求6所述的制造方法，其特征在于，所述电极引线通过过孔与PIN光电二极管的P型层电连接为：所述电极引线在所述过孔区域通过所述第一透明电极层和所述第二透明电极层与PIN光电二极管的P型层电连接。
CN201210343082.0A 2012-09-14 2012-09-14 X射线探测器背板的制造方法及pin光电二极管的制造方法 Active CN102856441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210343082.0A CN102856441B (zh) 2012-09-14 2012-09-14 X射线探测器背板的制造方法及pin光电二极管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210343082.0A CN102856441B (zh) 2012-09-14 2012-09-14 X射线探测器背板的制造方法及pin光电二极管的制造方法

Publications (2)

Publication Number Publication Date
CN102856441A CN102856441A (zh) 2013-01-02
CN102856441B true CN102856441B (zh) 2015-03-11

Family

ID=47402835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210343082.0A Active CN102856441B (zh) 2012-09-14 2012-09-14 X射线探测器背板的制造方法及pin光电二极管的制造方法

Country Status (1)

Country Link
CN (1) CN102856441B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219431A (zh) * 2013-04-19 2013-07-24 京东方科技集团股份有限公司 光电二极管及其制造方法、x射线探测器基板及其制造方法
RU2544869C1 (ru) * 2013-11-13 2015-03-20 Открытое акционерное общество "Швабе-Фотосистемы" СПОСОБ ИЗГОТОВЛЕНИЯ ПЛАНАРНЫХ pin-ФОТОДИОДОВ БОЛЬШОЙ ПЛОЩАДИ НА ВЫСОКООМНОМ p-КРЕМНИИ
CN104393092A (zh) 2014-11-26 2015-03-04 京东方科技集团股份有限公司 光电二极管及其制备方法、x射线探测器基板及其制备方法
CN108735834B (zh) 2017-04-18 2021-01-22 京东方科技集团股份有限公司 一种光电二极管、x射线探测基板及其制作方法
CN107240611B (zh) 2017-06-02 2019-11-12 京东方科技集团股份有限公司 一种光电探测器件及其制备方法、触控基板及显示面板
CN108766989B (zh) 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
CN109920809A (zh) * 2019-03-14 2019-06-21 上海交通大学 一种x射线平板探测器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254798A (zh) * 2011-06-28 2011-11-23 中国科学院半导体研究所 碳化硅pin微结构的制作方法
CN102629610A (zh) * 2012-03-27 2012-08-08 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185013B2 (ja) * 2008-01-29 2013-04-17 富士フイルム株式会社 電磁波検出素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254798A (zh) * 2011-06-28 2011-11-23 中国科学院半导体研究所 碳化硅pin微结构的制作方法
CN102629610A (zh) * 2012-03-27 2012-08-08 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法

Also Published As

Publication number Publication date
CN102856441A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
US10475824B2 (en) Display panel, its manufacturing method, and display device
CN102856441B (zh) X射线探测器背板的制造方法及pin光电二极管的制造方法
US20150340511A1 (en) Thin film transistor, amorphous silicon flat detection substrate and manufacturing method
EP3267483B1 (en) Array substrate and manufacturing method thereof, x-ray flat panel detector and camera system
US20150221801A1 (en) Photoelectric conversion element and method of manufacturing photoelectric conversion element
US20090084439A1 (en) TCO-based hybrid solar photovoltaic energy conversion apparatus
CN103474474B (zh) Tft及其制作方法、阵列基板及其制作方法、x射线探测器
US10553638B2 (en) Ray detection substrate, manufacturing method thereof and ray detection device
JP5131993B2 (ja) マルチバンドギャップを備えるナノ結晶シリコン光電池及びその製造方法
CN105140250A (zh) 光电转换阵列基板及其制作方法、光电转换装置
US9570645B2 (en) Photodiode and method of manufacturing the same, and X-ray detector and method of manufacturing the same
TWI672544B (zh) 紅外光偵測薄膜、紅外光偵測器件、紅外光偵測顯示裝置及紅外光偵測薄膜的製備方法
CN104681655A (zh) 一种探测基板及其制备方法、探测器
CN105453269B (zh) X射线图像传感器用基板
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
US20210210535A1 (en) Array substrate, manufacturing method thereof, flat panel detector and image apparatus
CN103219431A (zh) 光电二极管及其制造方法、x射线探测器基板及其制造方法
Li et al. High-performance solar-blind UV phototransistors based on ZnO/Ga2O3 heterojunction channels
KR101686676B1 (ko) 엑스레이 검출기의 어레이 기판 및 그 제조방법
CN111370525B (zh) 光电探测器、其制备方法及光电探测装置
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
CN109935605A (zh) 图像传感器及其制作方法
CN111384140B (zh) 一种显示面板及其制作方法和显示装置
WO2023230751A1 (zh) 射线探测器及制备方法、电子设备
KR20200078028A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant