CN102856205B - 多栅器件的形成方法 - Google Patents
多栅器件的形成方法 Download PDFInfo
- Publication number
- CN102856205B CN102856205B CN201110182408.1A CN201110182408A CN102856205B CN 102856205 B CN102856205 B CN 102856205B CN 201110182408 A CN201110182408 A CN 201110182408A CN 102856205 B CN102856205 B CN 102856205B
- Authority
- CN
- China
- Prior art keywords
- fin
- etching
- semiconductor substrate
- dielectric layer
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种多栅器件的形成方法，包括：提供半导体衬底；对所述半导体衬底进行刻蚀以形成凸出的鳍部；对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙；形成介质层，覆盖所述半导体衬底和鳍部，并填充所述空隙；对所述介质层进行刻蚀，暴露出所述鳍部的顶部和部分侧壁。本发明能够以简单的工艺实现鳍部之间的隔离，其成本较低，便于大规模工业应用。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种多栅器件的形成方法。
背景技术
随着半导体工艺技术的不断发展，在45nm和32nm工艺节点下，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(FinFET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部101，鳍部101一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部101的侧壁的一部分；栅极结构12，横跨在所述鳍部101上，覆盖所述鳍部101的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部101的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。现有技术中，栅极结构12的剖面可以是多种形状，如Π型、Ω型、四边形、圆柱形等。
图2至图6示出了现有技术的一种多栅器件的形成方法。
参考图2，提供半导体衬底20，半导体衬底20上形成有图形化后的硬掩膜层21，图形化后的硬掩膜层21定义出了鳍部的图形。半导体衬底20一般是硅衬底，硬掩膜层21的材料可以是氮化硅。
参考图3，以图形化后的硬掩膜层21为掩膜，对半导体衬底20进行刻蚀，形成凸出的鳍部201。
参考图4，形成介质层22，覆盖半导体衬底20、鳍部201和图形化后的硬掩膜层21。介质层22的材料一般是氧化硅。
参考图5，使用化学机械抛光(CMP)对介质层22的表面进行平坦化，并刻蚀去除介质层22的表面部分以及图形化后的硬掩膜层，暴露出鳍部201的顶部和部分侧壁。
位于半导体衬底20上的剩余的介质层22可以将相邻的鳍部201隔离，但是，由于各个鳍部201的底部都是与半导体衬底20相接的，会导致相邻鳍部201之间的漏电流等问题。因此，需要对鳍部201的底部进行离子注入，以形成掺杂的结(junction)来进行隔离。但是，离子注入的隔离方法隔离效果较差，而且注入工艺较难控制。
图6示出了另一种对鳍部201进行隔离的方法，主要是通过对剩余的介质层22进行横向选择氧化，使得介质层22横向延伸后将相邻的鳍部201隔离，但是这种方法的工艺复杂度较高，需要很高的氧化温度，而且会对鳍部201引入额外的应力，影响形成的器件的性能。
此外，现有技术中还可以在绝缘体上硅(SOI)衬底上形成鳍部，由于鳍部下方是SOI中的埋氧层，因而使得相邻的鳍部完全隔离，但是SOI衬底的制备成本较高。
关于多栅器件的更多详细内容，请参见专利号为US6642090和US7449373的美国专利文献。
发明内容
本发明解决的问题是提供一种多栅器件的形成方法，以简单的工艺实现体硅多栅器件中鳍部之间的隔离。
为解决上述问题，本发明提供了一种多栅器件的形成方法，包括：
提供半导体衬底；
对所述半导体衬底进行刻蚀以形成凸出的鳍部；
对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙；
形成介质层，覆盖所述半导体衬底和鳍部，并填充所述空隙；
对所述介质层进行刻蚀，暴露出所述鳍部的顶部和部分侧壁。
可选地，所述对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙包括：
在所述鳍部的侧壁上形成侧墙；
以所述侧墙为掩膜，使用各向同性刻蚀对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙。
可选地，所述凸出的鳍部是采用各向异性刻蚀形成的；所述对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙包括：以所述各向异性刻蚀过程中形成的反应聚合物为掩膜，使用各向同性刻蚀对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙。
可选地，所述各向异性刻蚀的反应气体包括Cl2、HBr、He和O2,其中Cl2的流量为90至110sccm，HBr的流量为50至70sccm，刻蚀过程中的反应压强为3至30mtorr，RF刻蚀功率为300至600W，偏置刻蚀功率为50～100W。
可选地，所述各向同性刻蚀的反应气体为Cl2、HBr、He和O2,其中Cl2的流量为15至25sccm，HBr的流量为0.5至2sccm，刻蚀过程中的反应压强为50至100mtorr，RF刻蚀功率为800至1500W，偏置刻蚀功率为60～120W。
可选地，所述半导体衬底的材料选自硅、锗、应变硅、应变锗、GaAs、InP、InGaAs、AlGaAs、InAlAs、InAs、AlSb、InSb、AlInSb、GaN、AlGaN单晶材料、多层量子阱材料、二维石墨烯材料、以及多晶半导体与非晶态半导体材料其中之一。
可选地，使用保形性(conformal)沉积形成所述介质层。
可选地，所述介质层的材料为低温氧化层、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介电常数材料。
可选地，对所述介质层进行刻蚀之前，所述多栅器件的形成方法还包括：对所述介质层的表面进行平坦化。
可选地，所述多栅器件的形成方法，对所述介质层进行刻蚀后，还包括：依次形成栅介质层和栅电极层，所述栅介质层覆盖暴露出的鳍部的顶部和侧壁，所述栅电极层覆盖所述栅介质层。
与现有技术相比，本发明的实施例有如下优点：
本发明实施例的多栅器件的形成方法中，在形成鳍部之后，对鳍部底部的半导体衬底进行刻蚀，在鳍部和半导体衬底之间形成镂空的空隙；然后形成介质层，覆盖半导体衬底和鳍部并填充二者之间的空隙；之后对介质层进行刻蚀，暴露出鳍部的顶部和部分侧壁，而剩余的介质层实现了鳍部之间的完全隔离。本实施例的方法的工艺复杂度较低，成本较低，便于大规模工业应用。
进一步的，本实施例在鳍部的侧壁上形成侧墙，然后以侧墙为保护层对鳍部底部的半导体衬底进行刻蚀来形成空隙，避免了刻蚀过程对微小尺寸的鳍部的损伤。
附图说明
图1是现有技术的一种多栅器件的立体结构示意图；
图2至图6是现有技术的多栅器件的形成方法中各步骤的剖面结构示意图；
图7本发明实施例的多栅器件的形成方法的流程示意图；
图8至图15是本发明实施例的多栅器件的形成方法中各步骤的剖面结构示意图。
具体实施方式
现有技术中的多栅器件的形成方法中，往往采用离子注入法、横向选择氧化法或SOI衬底来实现鳍部之间的隔离，但是上述方法或者工艺复杂度较高，或者成本过高，不利于大规模工业应用。
本发明实施例的多栅器件的形成方法中，在形成鳍部之后，对鳍部底部的半导体衬底进行刻蚀，在鳍部和半导体衬底之间形成镂空的空隙；然后形成介质层，覆盖半导体衬底和鳍部并填充二者之间的空隙；之后对介质层进行刻蚀，暴露出鳍部的顶部和部分侧壁，而剩余的介质层实现了鳍部之间的完全隔离。本实施例的方法的工艺复杂度较低，成本较低，便于大规模工业应用。
进一步的，本实施例在鳍部的侧壁上形成侧墙，然后以侧墙为保护层对鳍部底部的半导体衬底进行刻蚀来形成空隙，避免了刻蚀过程对微小尺寸的鳍部的损伤。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图7示出了本实施例的多栅器件的形成方法的流程示意图，包括：
步骤S31，提供半导体衬底；
步骤S32，对所述半导体衬底进行刻蚀以形成凸出的鳍部；
步骤S33，对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙；
步骤S34，形成介质层，覆盖所述半导体衬底和鳍部，并填充所述空隙；
步骤S35，对所述介质层进行刻蚀，暴露出所述鳍部的顶部和部分侧壁。
图8至图15示出了本实施例的多栅器件的形成方法中各步骤的剖面结构，下面结合图7和图8至图15对本实施例进行详细描述。
结合图7和图8，执行步骤S31，提供半导体衬底30。所述半导体衬底30的材料可以选自硅、锗、应变硅、应变锗、GaAs、InP、InGaAs、AlGaAs、InAlAs、InAs、AlSb、InSb、AlInSb、GaN、AlGaN等单晶材料、多层量子阱材料、二维石墨烯材料、以及多晶硅、氧化物半导体等多晶半导体与非晶态半导体材料其中之一，本实施例中为硅衬底，即体硅衬底。
结合图7和图9，执行步骤S32，对所述半导体衬底30进行刻蚀以形成凸出的鳍部301。具体的，鳍部301的形成过程可以包括：在半导体衬底30上形成硬掩膜层31并图形化，定义出鳍部301的图形；以图形化后的硬掩膜层31为掩膜，对半导体衬底30进行刻蚀，形成一个或多个凸出的鳍部301。作为示例，图9中鳍部301的个数为2个，但是根据实际应用的需要，所述鳍部301的个数还可以为任意个数，如3个、5个等。作为示例，图9中仍然示出了覆盖在鳍部301上的图形化后的硬掩膜层31。
结合图7和图12，执行步骤S33，对所述鳍部301底部的半导体衬底30进行刻蚀，在所述鳍部301和半导体衬底30之间形成空隙33。
具体的，首先参考图10，在鳍部301的侧壁上形成侧墙32，其材料在本实施例中为氧化硅。侧墙32的形成过程可以包括：形成氧化层，覆盖半导体衬底30、鳍部301的侧壁和图形化后的硬掩膜层31；对该氧化层进行各向异性刻蚀，去除半导体衬底30和图形化后的硬掩膜层31表面的氧化层，残留在鳍部301侧壁上的氧化层即为侧墙32。
之后参考图11，以侧墙32为掩膜，使用各向同性刻蚀对鳍部301底部的半导体衬底30进行刻蚀，在鳍部301和半导体衬底30之间形成空隙33。本实施例中各向同性刻蚀的反应气体为Cl2、HBr、He和O2,其中Cl2的流量为15至25sccm，HBr的流量为0.5至2sccm，刻蚀过程中的反应压强为50至100mtorr，RF刻蚀功率为800至1500W，偏置刻蚀功率为60～120W。由于鳍部301的侧壁形成有侧墙32，在各向同性刻蚀中保护了鳍部301，防止其在刻蚀中受到损伤。
接下来参考图12，去除鳍部301侧壁上的侧墙。需要说明的是，由于图12是剖面图，因此图12中所示出的空隙33将鳍部301和半导体30衬底隔离，但可以理解的是，实际上鳍部301沿垂直于纸面方向上的两端的下方并没有被刻蚀，其仍然与半导体衬底30相连，作为整个鳍部301的支撑。
本实施例中是采用侧墙来保护鳍部301，防止在刻蚀形成空隙33的时候损伤鳍部，在其他具体实施例中，所述鳍部301是采用各向异性刻蚀形成的，其侧壁上留有各向异性刻蚀过程中生成的聚合物，该聚合物也可以在后续各向同性刻蚀形成空隙33的过程中起到保护鳍部301的作用。具体的，形成鳍部301的各向异性刻蚀的工艺参数可以为：Cl2、HBr、He和O2,其中Cl2的流量为90至110sccm，HBr的流量为50至70sccm，刻蚀过程中的反应压强为3至30mtorr,RF刻蚀功率为300至600W,偏置刻蚀功率为50～100W。后续形成空隙33的各向同性刻蚀的工艺参数仍然可以参照以上实施例中的具体参数。
结合图7和图13，执行步骤S34，形成介质层303，覆盖所述半导体衬底30和鳍部301，并填充所述空隙。介质层303的形成方法为保形性沉积，其材料可以是低温氧化层、硼磷硅玻璃、氮化硅、氟氧化硅、碳氧化硅或低介电常数材料等，本实施例中采用的是低温氧化层。
结合图7和图15，执行步骤S35，对所述介质层303进行刻蚀，暴露出所述鳍部301的顶部和部分侧壁。
具体的，首先参考图14，对介质层303的表面进行平坦化，至暴露出图形化后的硬掩膜层31。平坦化的方法可以是化学机械抛光(CMP)或各向异性刻蚀等。
之后参考图15，对介质层303继续进行刻蚀，至剩余的介质层303的厚度为预设的厚度范围内，并去除鳍部301顶部的图形化后的硬掩膜层。剩余的介质层303贯穿于鳍部301和半导体衬底30之间，使得相邻的鳍部301之间完全隔离。本实施例的隔离方法主要通过刻蚀来形成镂空的空隙并填充介质层来实现，其工艺复杂度较低，成本也不高，便于大规模工业应用。在该具体实施例中，对介质层303继续进行刻蚀时也刻蚀去除了图形化后的硬掩膜层31.
之后，与常规的FinFET或者其他类型的多栅器件类似的，还可以依次形成栅介质层和栅电极层，栅介质层覆盖暴露出的鳍部301的顶部和侧壁，栅电极层覆盖栅介质层。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种多栅器件的形成方法，其特征在于，包括：
提供半导体衬底；
对所述半导体衬底进行刻蚀以形成凸出的鳍部；
对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成镂空的空隙；
形成介质层，覆盖所述半导体衬底和鳍部，并填充所述空隙；
对所述介质层进行刻蚀，暴露出所述鳍部的顶部和部分侧壁。
2.根据权利要求1所述的多栅器件的形成方法，其特征在于，所述对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙包括：
在所述鳍部的侧壁上形成侧墙；
以所述侧墙为掩膜，使用各向同性刻蚀对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙。
3.根据权利要求1所述的多栅器件的形成方法，其特征在于，所述凸出的鳍部是采用各向异性刻蚀形成的；所述对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙包括：以所述各向异性刻蚀过程中形成的反应聚合物为掩膜，使用各向同性刻蚀对所述鳍部底部的半导体衬底进行刻蚀，在所述鳍部和半导体衬底之间形成空隙。
4.根据权利要求3所述的多栅器件的形成方法，其特征在于，所述各向异性刻蚀的反应气体包括Cl2、HBr、He和O2,其中Cl2的流量为90至110sccm，HBr的流量为50至70sccm，刻蚀过程中的反应压强为3至30mtorr，RF刻蚀功率为300至600W，偏置刻蚀功率为50～100W。
5.根据权利要求2或3所述的多栅器件的形成方法，其特征在于，所述各向同性刻蚀的反应气体为Cl2、HBr、He和O2,其中Cl2的流量为15至25sccm，HBr的流量为0.5至2sccm，刻蚀过程中的反应压强为50至100mtorr，RF刻蚀功率为800至1500W，偏置刻蚀功率为60～120W。
6.根据权利要求1所述的多栅器件的形成方法，其特征在于，所述半导体衬底的材料选自单晶材料、以及多晶半导体与非晶态半导体材料其中之一；
其中，所述单晶材料为硅、锗、GaAs、InP、InGaAs、AlGaAs、InAlAs、InAs、AlSb、InSb、AlInSb、GaN、AlGaN的单晶材料的其中之一。
7.根据权利要求1所述的多栅器件的形成方法，其特征在于，使用保形性沉积形成所述介质层。
8.根据权利要求1所述的多栅器件的形成方法，其特征在于，所述介质层的材料为低介电常数材料。
9.根据权利要求1所述的多栅器件的形成方法，其特征在于，对所述介质层进行刻蚀之前，还包括：对所述介质层的表面进行平坦化。
10.根据权利要求1所述的多栅器件的形成方法，其特征在于，对所述介质层进行刻蚀后，还包括：依次形成栅介质层和栅电极层，所述栅介质层覆盖暴露出的鳍部的顶部和侧壁，所述栅电极层覆盖所述栅介质层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110182408.1A CN102856205B (zh) | 2011-06-30 | 2011-06-30 | 多栅器件的形成方法 |
| PCT/CN2011/077667 WO2013000187A1 (zh) | 2011-06-30 | 2011-07-27 | 多栅器件的形成方法 |
| US13/322,473 US8466028B2 (en) | 2011-06-30 | 2011-07-27 | Method for manufacturing multigate device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110182408.1A CN102856205B (zh) | 2011-06-30 | 2011-06-30 | 多栅器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102856205A CN102856205A (zh) | 2013-01-02 |
| CN102856205B true CN102856205B (zh) | 2017-02-01 |
Family
ID=47402676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110182408.1A Active CN102856205B (zh) | 2011-06-30 | 2011-06-30 | 多栅器件的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102856205B (zh) |
| WO (1) | WO2013000187A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9000522B2 (en) * | 2013-01-09 | 2015-04-07 | International Business Machines Corporation | FinFET with dielectric isolation by silicon-on-nothing and method of fabrication |
| CN105097549A (zh) * | 2015-07-22 | 2015-11-25 | 上海华力微电子有限公司 | 一种全包围栅结构的制造方法 |
| US10141231B1 (en) * | 2017-08-28 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof |
| CN111508842B (zh) * | 2019-01-31 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112151596B (zh) * | 2019-06-28 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113113486B (zh) * | 2020-01-13 | 2022-11-18 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645577A (zh) * | 2003-12-09 | 2005-07-27 | 国际商业机器公司 | FinFET的制作方法以及至少包含一个FinFET的集成电路 |
| US7230286B2 (en) * | 2005-05-23 | 2007-06-12 | International Business Machines Corporation | Vertical FET with nanowire channels and a silicided bottom contact |
| CN101064312A (zh) * | 2006-04-28 | 2007-10-31 | 海力士半导体有限公司 | 具有鳍形通道晶体管的半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
| KR100707208B1 (ko) * | 2005-12-24 | 2007-04-13 | 삼성전자주식회사 | Ｇａａ 구조의 핀-펫 및 그 제조 방법 |
| CN101060136A (zh) * | 2007-06-05 | 2007-10-24 | 北京大学 | 一种双鳍型沟道围栅场效应晶体管及其制备方法 |
| US8106459B2 (en) * | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
-
2011
- 2011-06-30 CN CN201110182408.1A patent/CN102856205B/zh active Active
- 2011-07-27 WO PCT/CN2011/077667 patent/WO2013000187A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645577A (zh) * | 2003-12-09 | 2005-07-27 | 国际商业机器公司 | FinFET的制作方法以及至少包含一个FinFET的集成电路 |
| US7230286B2 (en) * | 2005-05-23 | 2007-06-12 | International Business Machines Corporation | Vertical FET with nanowire channels and a silicided bottom contact |
| CN101064312A (zh) * | 2006-04-28 | 2007-10-31 | 海力士半导体有限公司 | 具有鳍形通道晶体管的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013000187A1 (zh) | 2013-01-03 |
| CN102856205A (zh) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312352B2 (en) | Gate structure of field effect transistor with footing | |
| CN102856205B (zh) | 多栅器件的形成方法 | |
| CN101989617B (zh) | 用于半导体晶体管的垂直鳍状结构及其制造方法 | |
| CN104425284B (zh) | 基体鳍式场效晶体管不依赖栅极长度的气孔上覆硅架构 | |
| CN104126228B (zh) | 非平面栅极全包围器件及其制造方法 | |
| US8673718B2 (en) | Methods of forming FinFET devices with alternative channel materials | |
| US9627375B2 (en) | Indented gate end of non-planar transistor | |
| CN104718612B (zh) | 用于形成在半导体衬底的鳍部件上的晶体管的隔离组件 | |
| US8466028B2 (en) | Method for manufacturing multigate device | |
| TWI497722B (zh) | 具有底切之半導體帶及其製造方法 | |
| CN102810476B (zh) | 鳍式场效应晶体管的制造方法 | |
| CN103563080A (zh) | 具有嵌入的栅电极的自对准碳电子装置 | |
| CN104835843B (zh) | 具有异质结构沟道的场效应晶体管 | |
| KR20130100658A (ko) | ＬＤＤ 확장을 이용한 ＦｉｎＦＥＴ 설계 | |
| CN106711213A (zh) | 半导体元件及其制作方法 | |
| CN103943563B (zh) | 形成包含垂直纳米线的半导体结构的方法 | |
| US20210125873A1 (en) | Semiconductor device and fabrication method thereof | |
| CN109950311B (zh) | 半导体结构及其形成方法 | |
| CN104253051A (zh) | 分裂栅存储器单元结构的方法及结构 | |
| CN106486362A (zh) | 测试结构及其形成方法、测试方法 | |
| CN103681275B (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN107045979B (zh) | 半导体结构的形成方法 | |
| CN102651305A (zh) | 一种ω形鳍片的制备方法 | |
| CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN111383994B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |