CN102844814A - 具有可变数量的使用写端口的多端口存储器 - Google Patents

具有可变数量的使用写端口的多端口存储器 Download PDF

Info

Publication number
CN102844814A
CN102844814A CN2011800186128A CN201180018612A CN102844814A CN 102844814 A CN102844814 A CN 102844814A CN 2011800186128 A CN2011800186128 A CN 2011800186128A CN 201180018612 A CN201180018612 A CN 201180018612A CN 102844814 A CN102844814 A CN 102844814A
Authority
CN
China
Prior art keywords
port
write
data
storage node
multiport memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800186128A
Other languages
English (en)
Other versions
CN102844814B (zh
Inventor
A·C·鲁塞尔
张沙彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102844814A publication Critical patent/CN102844814A/zh
Application granted granted Critical
Publication of CN102844814B publication Critical patent/CN102844814B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种多端口存储器（10）根据一方法操作。数据通过第一电导（36）从第一端口（位线1）以第一模式写入到存储单元的储存节点（24）。第一模式的特征在于电源电压以第一电平应用在电源节点（VDD）处。数据同时通过第一电导从第一端口和通过第二电导（40）从第二端口（位线0）以第二模式写入到存储单元的储存节点。第二模式的特征在于电源电压以与该第一电平不同的第二电平应用在电源节点（VDD）处。

Description

具有可变数量的使用写端口的多端口存储器
技术领域
本发明总体上涉及半导体，更特别地，涉及半导体存储器。
背景技术
常规存储器位单元需要小量电压以可靠地写数据到这些单元。半导体存储器的发展趋势是缩小存储单元的尺寸以及降低与存储器电路相关联的电压。随着用于写数据到存储单元的写或编程电压减小，写操作的可靠性受到危及。有人使用多个电源电压，其中较高电压用于改善写入裕度（margin）或读取裕度，较低电压用于集成电路上的其他非存储功能。然而，提供多个电源电压的要求是不利的，因为需要额外的集成工作且由于额外的电源轨不能总是得到保证而可能不灵活。此外，可能需要额外的电压调整器以提供较高值的写入或编程电压。因此，常规存储器位单元经常不适于与在先进半导体中使用的所需低电源电压一起可靠地操作。
附图说明
本发明借助于例子得到示范且不限于附图，附图中相似的附图标记指示相似的元件。图中的元件是为了简单和清楚而如此绘示，并且不一定是按比例绘制的。
图1是具有多个写端口的半导体存储器的第一形式的框图，所述多个写端口可以在使用的数量上发生变化；
图2是具有选择性用作写端口的读端口的半导体存储器的第二形式的框图；
图3和图4是时序图，示出图1的半导体存储器的基于存储器逐个周期的功能性和定时；以及
图5是具有多个写端口的半导体存储器的另一形式的框图，所述多个写端口也可以在使用的数量上发生变化。
具体实施方式
这里公开一种多端口存储器，其对于低电压操作具有改善的写入或编程裕度。在一种形式中，这里公开的多端口存储器可以通过进入低电压模式而使用低于一伏特可靠地写入。在一种形式中，在低电压模式中存储器的两个或更多写端口用于将数据位写入到单个存储单元中。
图1示出多端口存储器10，大体上具有多个写端口、多个读端口和存储器位单元12。存储器位单元12具有P沟道晶体管14，其源极连接到用于接收标有VDD的电源电压的端子。晶体管14的漏极在储存节点22处连接到N沟道晶体管16的漏极。晶体管16的源极连接到接地基准端子。P沟道晶体管18的源极连接到用于接收VDD的端子。晶体管18的漏极在储存节点24处连接到N沟道晶体管20的漏极。晶体管20的源极连接到接地基准端子。晶体管14的栅极连接到晶体管16的栅极且连接到储存节点24。晶体管18的栅极连接到晶体管20的栅极且连接到储存节点22。两个双重写入地址端口连接到标为缩写形式“MUX”的复用器。特别地，多位写端口1地址连接到复用器30的第一输入。多位写端口0地址连接到复用器30的第二输入。复用器30的控制输入连接到低电压写入启动信号。当低电压写入启动信号未被断言时，复用器30传递写端口1地址。当低电压写入启动信号被断言时，复用器30传递写端口0地址。复用器30的输出连接到写入字线解码器32的第一输入。多位写端口0地址还连接到写入字线解码器32的第二输入。写入字线解码器32的第一输出用作写入字线1且连接到通道晶体管34的栅极和通道晶体管36的栅极。写入字线解码器32的第二输出用作写入字线0且连接到通道晶体管38的栅极和通道晶体管40的栅极。
多端口存储器10还具有用于接收将要写入到存储器位单元12的数据的双重写入数据端口。在所示形式中，详示了端口0及其互补端口和端口1及其互补端口。复用器42的第一输入连接到写端口1数据入口（data in）B输入。这是端口1的互补数据输入。复用器42的第二输入连接到写端口0数据入口B输入。这是端口0的互补数据输入。复用器42的控制输入连接到低电压写入启动信号。当低电压写入启动信号被断言时，复用器42传递写端口数据入口B端口的信号。当低电压写入启动信号未被断言时，复用器42传递写端口1数据入口B端口的信号。复用器42的输出连接到数据入口B（互补输入数据）的端口1驱动器电路39的输入。端口1驱动器电路39的输出提供标有写入位线B1的写入位线且连接到通道晶体管34的第一电流电极或源极。通道晶体管34的第二电流电极或漏极连接到存储器位线12的储存节点22。写端口0数据入口B输入还连接到数据入口B的端口0驱动器电路41的输入。端口0驱动器电路41的输出提供标有写入位线B0的写入位线且连接到通道晶体管38的第一电流电极或源极。通道晶体管38的第二电流电极或漏极连接到存储器位单元12的储存节点22。复用器44的第一输入连接到写端口1数据入口输入。这是用于端口1的数据输入。复用器44的第二输入连接到写端口0数据入口输入。这是端口0的数据输入。复用器44的控制输入连接到低电压写入启动信号。当低电压写入启动信号被断言时，复用器44传递写端口0数据入口的信号。当低电压写入启动信号未被断言时，复用器44传递写端口1数据入口的信号。复用器44的输出连接到数据入口的端口1驱动器电路45的输入。端口1驱动器电路45的输出提供标有写入位线1的写入位线且连接到通道晶体管36的第一电流电极或源极。通道晶体管36的第二电流电极或漏极连接到存储器位单元12的储存节点24。写端口0数据入口输入还连接到数据入口的端口0驱动器电路43的输入。端口0驱动器电路43的输出提供标有写入位线0的写入位线且连接到通道晶体管40的第一电流电极或源极。通道晶体管40的第二电流电极或漏极连接到存储器位单元12的储存节点24。在所示形式中，通道晶体管34、36、38和40是N沟道晶体管。
多端口存储器10还具有用于提供所读取的数据的N+1个读端口。在所示形式中，数字N是任意整数。第一读取晶体管48和第N读取晶体管52每个都具有连接到储存节点24的栅极。晶体管48和52中的每个的源极连接到接地基准端子。读取晶体管48的漏极连接到选择读取晶体管46的源极。晶体管46具有用于接收读取字线0选择信号的栅极或控制电极。晶体管46的漏极连接到读取位线0。读取晶体管52的漏极连接到选择读取晶体管50的源极。晶体管50具有用于接收读取字线N选择信号的栅极或控制电极。晶体管50的漏极连接到读取位线N。在所示形式中，晶体管46、48、50和52是N沟道晶体管。额外的读取位线（未示出）可用在读取位线0和读取位线N之间。存储器控制逻辑器54为多端口10提供各种控制功能，包括提供低电压写入启动信号。存储器控制逻辑器54具有在标有测试启动的测试端口处的输入，测试启动信号接收自存储器10外部的测试控制单元。测试启动信号提供通过测试模式导通或截止低电压写入启动信号的能力以用于电压敏感读或写失效的硅片调试。
运行时，多端口存储器10操作为单独地在操作的读取模式中读取数据和在操作的编程或写入模式中编程或写入数据。操作的读取模式将不会详细描述。操作的写入模式工作为具有操作的高电压模式和操作的低电压模式二者。为了理解，术语“高电压”和“低电压”是相对的，其中高电压可以仅超过低电压十分之一或十分之几伏特。仅作为示例，高电压的一个值可以是1.0伏特，低电压的值可以是0.7伏特。当以高电压操作模式运行时，多端口存储器10的单个位可以被编程以在储存节点24上存储数据或者从储存节点24进行读取。多地址写端口是独立的且包括写端口1和写端口0，其每个接收地址。在高电压模式下的双重端口操作中，写端口1地址和写端口0地址在功能操作条件方面是不同的。
假定最初存储器10处于高电压写入模式。在该操作条件下，存储器控制逻辑器54检测到足够的电源电压值VDD并且解除低电压写入启动信号的断言。响应于低电压写入启动信号被解除断言，复用器30将被配置为输出写端口1地址。在高电压模式下，复用器30将写端口1地址直接耦合到写入字线解码器32。写入字线1将响应于其对应的地址被提供到写端口1地址输入而被断言为高。写入字线1使通道晶体管34和36导通。晶体管34和36允许数据经由写端口1数据入口和写端口1数据入口B（互补）被写入到储存节点24。写端口1数据入口和写端口1数据入口B分别耦合到写入位线1和写入位线B1上。作为低电压写入启动信号是低值的结果，复用器42和44传递写端口1数据入口和写端口1数据入口B。驱动器电路39和45将分别由写入位线B1和写入位线1接收的数据值写入到存储单元12中。在该操作模式中，在写入字线1被断言时，写入字线0不被断言。因此，通道晶体管38和40是不导通的。
现在假定在高电压操作模式中写端口0地址被接收并直接传递到写入字线解码器32。写入字线0将响应于其对应的地址被提供到写端口0地址输入而被断言为高。写入字线0使通道晶体管38和40导通。晶体管38和40允许数据经由写端口0数据入口和写端口0数据入口B（互补）而被写入到储存节点24。复用器42和44作为低电压写入启动信号是低值的结果被配置为分别传递写端口1数据入口B和写端口1数据入口。驱动器电路41和43将分别从写端口0数据入口B和写端口0数据入口接收的数据值写入到存储单元12中。在该操作模式中，当写入字线0被断言时，写入字线1不被断言。因此，通道晶体管34和36是不导通的。
然而，假定期望用于半导体存储器10中的电源电压大小足够低，使得上述高电压操作模式没有高到足以确保足够的写入裕度。在该操作条件下，存储器控制逻辑器54检测到不足的电源电压值VDD并且将低电压写入启动信号断言为有效高信号。响应于低电压写入启动信号被断言，复用器30将配置为输出写端口0地址。因此，写入字线解码器32的两个输入都接收写端口0地址。响应于接收相同输入，写入字线1信号与写入字线0信号相同。作为相同信号的结果，当写入操作期间写入字线0和写入字线1被断言时，通道晶体管34和36以及通道晶体管38和40中的每个都是导通的。低电压写入启动信号的断言将复用器42和44配置为分别将写端口0数据入口B和写端口0数据入口耦合到相应的驱动器电路39和45的输入。结果，位单元12被两个数据驱动器电路43和45以及它们的互补写入相同的数据。该双重驱动的优点在于分别通过通道晶体管40和36以及它们的互补双倍强度地写入数据到储存节点24中。写入强度的加倍增大了低电源电压值下的写入裕度。
应理解，虽然存储器10以两个写端口的形式示范了多个写端口，但是可以用经由通道晶体管连接到储存节点24的复用器和写入驱动器添加和配置额外的写端口。在该替选配置中，额外的写端口可以用于甚至进一步增大写入数据位的强度，或者具有额外的写端口，其每个具有双倍的驱动强度。应理解，存储器控制逻辑器54可以配置为使得对于所有写入操作都不进入低电压操作模式且不要求低电压操作模式具有特定的电压转变序列。因此，在另一形式中，在启动时就进入低电压模式并且存储器在电源电压从低电压值改变为更高电压值时配置成加倍强度的双重驱动模式。在又一实施例中，仅对于一组预定的写端口地址，选择性进入低电压加倍强度写入模式，该组预定的写端口地址包含在低电压条件下具有减小的写入裕度的多个弱位。
图2示出具有一个写入数据端口和一个读出数据端口的多端口存储器100，而不是如存储器10中那样具有两个写端口。在正常运行时，读端口和写端口不对于同一位单元同时起作用。存储器100可以在同一存储器周期中提供读取数据和接收写入数据。多端口存储器100具有位单元60，位单元60使P沟道晶体管62的源极连接到标有VDD的电源端子。晶体管62的漏极连接到储存节点64且连接到N沟道晶体管66的漏极。晶体管66的源极连接到接地基准端子。晶体管62的栅极在储存节点70处连接到晶体管66的栅极。P沟道晶体管68具有连接到VDD电源端子的源极和在储存节点70处连接到N沟道晶体管72的漏极的漏极。晶体管68的栅极在储存节点64处连接到晶体管72的栅极。多端口存储器100具有两个地址端口，写入地址端口和读取地址端口。写入地址连接到复用器81的第一输入且连接到字线解码器82的第一输入。读取地址连接到复用器81的第二输入。复用器81的控制输入连接到低电压写入启动信号。当低电压写入启动信号被断言时，复用器81传递写入地址。当低电压写入启动信号未被断言时，复用器81传递读取地址。复用器81的输出连接到字线解码器82的第二输入。字线解码器82的第一输出提供写入字线，字线解码器82的第二输出提供读取字线。读取字线连接到通道晶体管74和通道晶体管76的栅极。写入字线连接到通道晶体管78和通道晶体管80的栅极。在所示形式中，通道晶体管74、76、78和80是N沟道晶体管。
写入数据端口接收写端口数据和互补写端口数据（其指定为写端口数据入口B）二者。写端口数据入口B连接到写入驱动器数据入口B 83和写入驱动器数据入口B 84二者的输入。写入驱动器数据入口B83在多端口存储器100加电时被连续地启动。写入驱动器数据入口B84具有用于接收低电压写入启动信号的控制端子且被选择性启动。写入驱动器数据入口B 83的输出提供标有写入位线B的互补写入位线且连接到通道晶体管78的源极。通道晶体管78的漏极连接到储存节点64。写入驱动器数据入口B 84的输出提供标有读取位线B的互补读取位线且连接到通道晶体管74的源极。通道晶体管74的漏极连接到储存节点64。
写端口数据入口连接到写入驱动器数据入口86和写入驱动器数据入口88二者的输入。写入驱动器数据入口88在多端口存储器100加电时被连续启动。写入驱动器数据入口86具有用于接收低电压写入启动信号的控制端子且被选择性启动。写入驱动器数据入口88的输出提供写入位线并且连接到通道晶体管80的源极。通道晶体管80的漏极连接到储存节点70。写入驱动器数据入口86的输出提供读取位线并且连接到通道晶体管76的源极。通道晶体管76的漏极连接到储存节点70。读取位线连接到感测放大器61的第一输入，互补读取位线，即读取位线B，连接到感测放大器61的第二输入。感测放大器61的输出提供读取数据端口处的读取数据。存储器控制逻辑器90为多端口存储器100提供各种控制功能，包括提供低电压写入启动信号。
运行时，假定初始存在操作的高电压模式，其中低电压写入启动信号是逻辑低值，导致写入驱动器84和86被禁用。有单独的读写端口。在高电压模式中，读取地址经由复用器81耦合到断言读取字线的字线解码器82的输入上。作为响应，使得通道晶体管74和76导通。在位单元60的储存节点70处的数据通过感测放大器61在读取数据端口处被读出。
在操作的写入模式中，假定最初存储器100处于高电压写入模式。在高电压模式下，复用器81配置为将读取地址直接耦合到字线解码器82的第二输入。在写入操作期间，写入地址直接连接到字线解码器82的第一输入且被提供到写入字线。作为响应，使通道晶体管78和80导通。晶体管78和80允许数据经由写端口数据入口和写端口数据入口B（互补）写入到储存节点70。驱动器83和88将分别从写端口数据入口B和写端口数据入口接收的数据值写入到存储单元60中。在该操作模式中，响应于具有低值的低电压写入启动信号，写入驱动器84和86不起作用。
然而，假定期望用于半导体存储器100中的电源电压大小足够低，使得上述高电压操作模式在电压大小方面没有充分大到足以确保适当的写入裕度。在该操作调节下，存储器控制逻辑器54检测到不足的电源电压值VDD并且将低电压写入启动信号断言为有效高信号。响应于低电压写入启动信号被断言，复用器81将配置为把写入地址输出到字线解码器82的第二输入。因此，写入字线解码器82的两个输入都接收写入地址。在响应于字线解码器82在其第一和第二输入上接收与存储单元60对应的地址的写入操作期间，写入字线信号和读取字线信号二者都被断言，导致通道晶体管78和80以及通道晶体管74和76是导通的。低电压写入启动信号的断言使得写入驱动器数据入口86和写入驱动器数据入口B 84中的每个都起作用以驱动它们各自的输入通过相应的读取位线到储存节点70上。因此，在低电压模式下的写入操作期间，位单元60被数据驱动器86和88以及它们的互补写入相同的数据。该双重驱动的优点在于分别通过通道晶体管80和76以及它们的互补双倍强度地写入数据到储存节点70中。写入强度的加倍增大了低电源电压值下的写入裕度。虽然写入驱动器84和86在写入操作期间被启动，但是它们在读取操作期间被禁用，从而在位单元60的储存节点70处的数据可以通过感测放大器61在读取数据端口处被读出。
总地来说，多端口存储器100选择性地将写入地址合并到读取地址端口上，这实现了到位单元60的储存节点70中的写入强度的加倍。应理解，可以增加额外的读或写端口以提升功能性，其每个可以配置为具有选择性增大的储存节点70的驱动强度。应理解，虽然示范了驱动强度的加倍，但是可以通过增加与所示范的那些并联的额外端口、驱动器和相关联的控制而实现其他驱动强度量。应理解，虽然示范了利用地址复用器81将写入地址端口合并到读取地址端口上的电路，但是可以通过在存储器控制逻辑器90和地址生成单元（未示出）的控制下将相同的写入和读取地址经由地址总线直接提供到字线解码器82而实现其他方法和电路。
图3示出图1的多端口存储器10或图2的多端口存储器100的操作的示范性时序图。提供与高电压模式相关联的定时信号，其中低电压写入启动信号在该模式中具有逻辑低值。在高电压模式中，示范了四个周期，每个周期具有两个相等的阶段（phase）。读取或写入操作可以发生在每个阶段中。出于示范目的，假定阶段1是写入操作，阶段2是读取操作。应理解，可以实施存储器操作的其他顺序。因为电源电压确定为足够高，所以阶段1期间的写入操作满足所要求的写入裕度。阶段1可以配置为用于从存储器10的双重写入地址端口的写端口中的任一个写入。类似地，阶段2可以配置为用于从多个读端口之一读取。对于图1的多端口存储器10应理解的是，在高电压操作模式下，可以实现每周期阶段使用两个不同端口的两个写入操作。对于图1的多端口存储器10应理解的是，如果电源电压确定为太低而不能确保适当的写入裕度，那么低电压写入启动信号被断言为逻辑高信号，如所示地发生相同的存储器操作，但是时钟阶段中仅有一个写入操作。
图4示出当在低电压模式下时图2的多端口存储器100的操作的示范性时序图，用于示例的一部分。与图3中一个周期能执行读取和写入相反，存储器配置为一个周期中执行写入或者读取。写入操作发生在存储器周期1的第一阶段中。同一周期的第二阶段用于对写入和读取位线进行预充电。在下一阶段，读取被检测到。在一种形式中，存储器控制逻辑器90能确定要到来的存储器操作是什么。为了允许读取操作发生，在第二周期的第一阶段必须阻止发生写入操作。因为读取位线在读取操作期间将预充电，导致不正确的数据读取，所以需要阻止写入。在第二周期的第一阶段，低电压写入启动信号变低，发生回到高电压模式的转变。高电压操作模式将一直保持，直到存储器控制逻辑器90检测到未决的写入命令。在整个读取操作期间需要低电压写入启动信号的低值以确保读取字线不被将写入地址耦接到字线解码器82的两个输入而中断。作为检测到即将来临的写入操作的结果，紧前面的阶段抑制读取的发生。因为读取位线在写入期间将预充电且读取位线在写入期间需要被使用，所以需要阻止读取。因此，在写入操作紧前面的阶段中必须阻止发生读取操作。其中读取和写入操作被阻止的周期导致多端口存储器100中的吞吐量的损失，是改善低电源电压下的写入裕度的代价。
图5示出具有两个通用地址端口的多端口存储器200，通用地址端口中的每个可以配置为读端口、写端口或者二者。还有两个数据端口，即数据端口0和数据端口1。多端口存储器200具有位单元202，位单元202使P沟道晶体管262的源极连接到标有VDD的电源端子。晶体管262的漏极连接到储存节点264且连接到N沟道晶体管266的漏极。晶体管266的源极连接到接地基准端子。晶体管262的栅极在储存节点270处连接到晶体管266的栅极。P沟道晶体管268具有连接到VDD电源端子的源极和在储存节点270处连接到N沟道晶体管272的漏极的漏极。晶体管268的栅极在储存节点264处连接到晶体管272的栅极。多端口存储器200具有标有地址端口0和地址端口1的两个地址端口，其可以接收读取地址或者写入地址。地址端口1连接到复用器281的第一输入且连接到字线解码器282的第一输入。地址端口0连接到复用器281的第二输入。复用器281的控制输入连接到低电压写入启动信号。当低电压写入启动信号被断言时，复用器281传递来自地址端口1的地址。当低电压写入启动信号未被断言时，复用器281传递来自地址端口0的地址。复用器281的输出连接到字线解码器282的第二输入。字线解码器282的第一输出提供第一字线，即字线0，字线解码器282的第二输出提供第二字线，即字线1。字线1连接到通道晶体管274和通道晶体管276的栅极。字线0连接到通道晶体管278和通道晶体管280的栅极。在所示形式中，通道晶体管274、276、278和280是N沟道晶体管。
数据端口包括两个写端口和两个读端口二者。每个写入数据端口接收写端口数据和互补写端口数据（其指定为数据0B或者数据1B）二者。数据1B写端口连接到写入驱动器数据入口B 284的输入和复用器296的第一输入二者。写入驱动器数据入口B 284仅在写入操作期间将数据驱动到位线1B上。数据0B写端口连接到复用器296的第二输入。复用器296具有用于接收低电压写入启动信号的控制端子。当低电压写入启动信号被断言时，复用器296传递数据1B写端口上的数据。当低电压写入启动信号未被断言时，复用器296传递数据0B写端口上的数据。复用器296的输出连接到写入驱动器数据入口B 283的输入。写入驱动器数据入口B 283的输出提供标有位线0B的互补位线并且连接到通道晶体管278的源极。通道晶体管278的漏极连接到储存节点264。写入驱动器数据入口B 284的输出提供标有位线1B的互补位线并且连接到通道晶体管274的源极。通道晶体管274的漏极连接到储存节点264。
数据1写端口连接到写入驱动器数据入口286的输入和复用器298的第一输入二者。复用器298的第二输入连接到数据0写端口。复用器298具有用于接收低电压写入启动信号的控制端子。当低电压写入启动信号被断言时，复用器298传递数据1写端口上的数据。当低电压写入启动信号未被断言时，复用器298传递数据0写端口上的数据。复用器298的输出连接到写入驱动器数据入口288的输入。写入驱动器数据入口288的输出提供位线0并且连接到通道晶体管280的源极。通道晶体管280的漏极连接到储存节点270。写入驱动器数据入口286的输出提供位线1并且连接到通道晶体管276的源极。通道晶体管276的漏极连接到储存节点270。位线1和位线0分别连接到感测放大器292和感测放大器294每个的第一输入。位线1B和位线0B分别连接到感测放大器292和感测放大器294每个的第二输入。感测放大器294的输出提供读取数据端口0出的读取数据。感测放大器292的输出提供读取数据端口1处的读取数据。存储器控制逻辑器290为多端口存储器200提供各种控制功能，包括提供低电压写入启动信号。
运行时，存储器200用于读取数据以及编程或写入数据二者。存储器200的读取操作与图2中结合具有一个读端口的存储器100描述的基本相同。存储器200可具有一个或两个读端口。存储器200可配置成一个读端口和一个写端口的操作模式、两个读端口的操作模式和两个写端口的操作模式。在读取操作中，假定通过存储器控制逻辑器290在存储器200中建立高电压模式。在高电压模式中，读取地址耦接到地址端口之一上并且输入到字线解码器282。仅出于示范目的，假定读取地址提供到地址端口0。作为响应，字线解码器282断言字线0。响应地，使通道晶体管278和280导通。位单元202的储存节点270处的数据通过感测放大器294在读取数据端口0处被读出。
在写入操作模式中，假定最初存储器200处于高电压写入模式。在高电压模式中，复用器281配置为将地址端口0处的地址直接耦合到字线解码器282的第一输入。仅出于示范目的，假定写入地址被提供到地址端口0。字线解码器282响应于其而断言字线0。响应于所断言的字线0，通道晶体管278和280被导通。晶体管278和280允许数据经由数据0写端口和数据0B写端口（互补）写入到储存节点270。驱动器283和288将分别由数据0B写端口和数据写端口接收的数据值写入到存储单元202中。此外，写入驱动器284和286分别响应于数据1B写端口和数据1写端口。然而，由于字线1未被字线解码器282断言，所以没有数据从数据1写端口耦合到存储器位单元202。在高电压模式中，低电压写入启动信号配置复用器296和298以分别传递两个数据0写端口，即数据0B写端口和数据0写端口。
然而，假定期望用于半导体存储器200中的电源电压大小足够低，使得上述高电压操作模式没有高到足以确保适当的写入裕度。在该操作条件下，存储器逻辑控制器290检测到不足的电源电压值VDD并且将低电压写入启动信号断言为有效高信号。响应于低电压写入启动信号被断言，复用器281将配置为将地址端口1输出到字线解码器282的第一输入。因此，字线解码器282的两个输入都接收地址端口1上的地址。在写入操作期间，响应于字线解码器282在且第一和第二输入二者上接收与存储单元202对应的地址，字线0和字线1二者的信号都被断言，导致通道晶体管278和280以及通道晶体管274和276都导通。因此，在存储单元202中字线0和字线1二者都被断言。低电压写入启动信号的断言通过复用器298和296将数据1写端口和数据1B写端口分别经由复用器298和296耦合到写入驱动器288和写入驱动器283的相应输入上。此外，数据1写端口直接连接到处于有效操作模式的写入驱动器286的输入。写入驱动器286利用位线1经由通道晶体管276将数据驱动到储存节点270上。因此，在低电压模式下的写入操作期间，位单元202被数据驱动器286和288以及它们的互补写入相同的数据。这种双重驱动的优点在于以双倍强度分别经由通道晶体管280和276以及它们的互补写入数据到储存节点270。写入强度的加倍增大了低电源电压值下的写入裕度。
总地来说，多端口存储器200选择性地合并两个地址端口和两个数据端口，以实现到位单元202的储存节点270中的写入强度的加倍。应理解，可以添加额外的地址和数据端口以用于增强的功能性，其每个可以配置为具有选择性增大的储存节点270的驱动强度。应理解，虽然示范了驱动强度的加倍，但是可以通过与所示范的那些并联地增加额外的端口、驱动器和相关联的控制而实现其他驱动强度量。还应理解，虽然示范了使用地址复用器281以及写入数据端口复用器298和296来合并地址端口和数据端口的电路，但是可以通过在存储器控制逻辑器290的控制下从耦接到存储器200的地址生成总线单元（未示出）和写入数据总线（未示出）外部地提供相同地址到两个地址端口上并且提供相同数据到两个写入数据端口上，来实施其他方法。
现在应意识到，已经提供了一种多端口存储器，其能够选择性组合用于存储器写入操作的写端口以改善位单元写裕度。当两个或更多写端口同时激活以执行对一位单元的写操作时，两个写入字线被断言且数据被驱动到两个写端口的位线对上。采用两对通道栅极导电，所选择的并联耦接到存储器位单元的通道晶体管的电导增大，由此相对于上拉晶体管以及互补侧的下拉晶体管的电阻，降低了存储器位单元的通道晶体管的电阻。源自使两个耦接的晶体管导通的增大的电导因此使存储器位单元易于写入。连接在一起的写端口的数量可以响应于存储器位单元的操作条件而变化，诸如位单元是在测试模式还是运行模式，或者是否需要高吞吐性能的操作。对于较低吞吐量的应用，能以低电压写入模式使用显著更低的电压，功耗得到显著降低。改变用于执行写入操作的写端口的数量的能力还可以用于测试或调试目的。例如，已经在多代技术中发现了通用寄存器（GPR）写入失效。没有正常起作用的GPR，集成电路的功能性受到限制。采用这里描述的电路实施例，写入失效可以避免。采用通过测试端口开启和关闭低电压写入启动信号的能力，使得Vmin失效的硅片调试更易于区分是写入Vmin失效还是读取Vmin失效。例如，如果在低电压模式下的写入之后检测到失效，那么可以进行随后双重电压模式下的写入。第二写入操作将校正和去除大多数写入失效，从而随后的失效可以准确地确定为是读取Vmin失效。当读端口在写入操作期间用作写端口时，存储器位单元晶体管参数可以设计为偏向有利于读取裕度，从而在较低电压下两个写端口用于成功的写入。因此，这里描述的实施例允许通过调节作为可靠的位单元写入操作的函数的数据吞吐量，关于存储器位单元的操作条件改变写端口数量的能力。
应理解，存储器控制逻辑器54、存储器控制逻辑器90和存储器控制逻辑器290中的任意逻辑器可以配置为响应于操作温度或除了操作电压之外的某些其他操作条件的变化而改变写端口的数量。例如，在一实施例中，第一模式的特征在于多端口存储器在第一温度下运行，第二模式的特征在于多端口存储器在第二温度下运行，其中第二温度不同于第一温度。在一种形式中，第二温度低于第一温度。
这里以一形式提供一种具有带储存节点的存储单元的多端口存储器。第一通道晶体管耦接在储存节点和第一端口之间。第二通道晶体管耦接在储存节点和第二端口之间。写入电路耦接到第一端口和第二端口以用于当多端口存储器由电源节点处的第一电压供电时，分别从第一端口和第二端口之一通过第一通道晶体管和第二晶体管之一以第一模式写入数据到储存节点。当多端口存储器由电源节点处的与第一电压不同的第二电压供电时，数据同时从第一端口和第二端口经由第一通道晶体管和第二通道晶体管以第二模式同时写入到储存节点。在另一形式中，存储器还具有耦接到储存节点的读取电路。在一形式中，写入电路选择性地在第一端口和第二端口之间进行选择以用于写入数据。在另一形式中，写入电路具有第一复用器，第一复用器的第一输入用于从第一端口接收待写入的数据，第二输入用于从第二端口接收待写入的数据，其输出耦接到第一端口。在又一形式中，第一端口具有用于启用第一通道晶体管的部分，第二端口具有用于启用第二通道晶体管的部分。写入电路还具有第二复用器，第二复用器的第一输入用于从第一端口的用于启用第一通道晶体管的部分接收用于第一通道晶体管的启动信号，第二输入用于从第二端口的用于启用第二通道晶体管的部分接收用于第二通道晶体管的启动信号，其输出耦接到第一通道晶体管。在另一形式中，存储单元具有第二储存节点。多端口存储器还具有耦接在储存节点和第一端口的互补之间的第三通道晶体管。第四通道晶体管耦接在储存节点和第二端口的互补之间。写入电路耦接到第一端口的互补和第二端口的互补以用于当多端口存储器由电源节点处的第一电压供电时，分别从第一端口和第二端口之一的互补经由第三通道晶体管或第四通道晶体管以第一模式写入数据到第二储存节点。当读端口存储器由电源节点处的不同于第一电压的第二电压供电时，数据同时从第一端口的互补和第二端口的互补经由第三通道晶体管和第四晶体管以第二模式同时写入到第二储存节点。在另一形式中，在第一模式下第一端口是写端口且第二端口是读端口。在另一形式中，存储器具有耦接到第二端口的感测放大器。在又一形式的多端口存储器中，写入电路具有第一复用器，第一复用器的第一输入用于从第一端口接收待写入的数据，第二输入用于在第二模式下从第二端口接收待写入的数据，其输出耦接到第一端口。在另一形式中，第一端口和第二端口在第一模式下用作独立的读/写端口。在另一形式中，多端口存储器还具有耦接到第一端口的第一感测放大器和耦接到第二端口的第二感测放大器。
在另一形式中，这里提供一种操作多端口存储器的方法。数据从第一端口通过第一电导以第一模式写入到存储单元的储存节点，其中第一模式的特征在于电源电压以第一电平施加在电源节点处。数据从第一端口通过第一电导且从第二端口通过第二电导以第二模式同时写入到存储单元的储存节点，其中第二模式的特征在于电源电压以与第一电平不同的第二电平施加于电源节点处。在另一形式中，第二电平低于第一电平。在另一形式中，储存于储存节点处的数据在第一模式和第二模式期间通过耦接到储存节点的感测放大器被读取。在另一形式中，储存于储存节点处的数据通过耦接到第二端口的第一感测放大器被读取。在另一形式中，储存于储存节点出的数据通过耦接到第一端口的第二感测放大器被读取。在另一形式中，第一电导等于第二电导。在另一形式中，第一电导通过耦接与储存节点和第一端口之间的第一导通晶体管实现，第二电导通过耦接与储存节点与第二端口之间的第二导通晶体管实现。
在另一形式中，提供一种方法，通过独立于第二端口的操作，经由第一端口以第一操作模式写入数据到存储器的储存节点，来操作多端口存储器。在第二操作模式中，数据通过第一端口和第二端口同时写入到储存节点。在另一形式中，第一模式的特征在于多端口存储器运行在第一温度下。第二模式的特征在于多端口存储器运行在第二温度下，其中第二温度不同于第一温度。在一种形式中，第二温度低于第一温度。
因为实现本发明的装置大部分由本领域技术人员已知的电子部件和电路构成，所以将不在比上述视为必要的范围更大的范围上说明电路细节，以为了理解和认知本发明的下位概念，且为了不会模糊或错失本发明的教导。
尽管已经关于具体导电类型或电势极性描述的本发明，但是本领域技术人员将意识到，导电类型和电势极性可以反转。此外，本领域技术人员将意识到，上述操作的功能性之间的边界仅是示范性的。多个操作的功能可以组合成单个操作，和/或单个操作的功能可以分散在额外操作中。此外，替选实施例可包括特定操作的多个例子，操作的顺序可以在各种其他实施例中被改变。
尽管这里参照特定实施例描述了本发明，但是可以进行各种修改和变化而不偏离下面的权利要求阐述的本发明的范围。例如，各种位单元晶体管结构和各种类型的感测放大器可以被使用。不同导电类型的晶体管可以容易地实施为执行所描述的功能。可以使用各种复用器电路和驱动器电路中的任意电路。存储器电路的布局可以本质上是对称的或者是非对称的。可以包括逻辑器以基于期望的性能水平和功耗标准确定何时使用低电压模式和高电压模式。因此，说明书和附图将在示范性而非限制性的意义上看待，所有这样的修改旨在包括在本发明的范围内。这里关于特定实施例描述的任何益处、优点或问题解决方案无意理解为任意或全部权利要求的关键、必需或必要特征或元件。
术语“耦合”在这里使用时无意限制为直接耦合或机械耦接。此外，术语“一”在这里使用时定义为一个或多于一个。此外，权利要求中介绍性短语诸如“至少一个”和“一个或更多”的使用不应理解为暗示由不定冠词“一”介绍的另一权利要求元素将包含这种所介绍的权利要求元素的任何特定权利要求限制到仅包含一个这种元素的发明，即使当相同权利要求包括介绍性短语“一个或更多”或者“至少一个”以及不定冠词诸如“一”时。这同样适用于定冠词的使用。除非另外说明，否则术语诸如“第一”和“第二”用于元素诸如所描述的项目之间的任意区分。因此，这些术语不一定旨在表明这种元素的时间或其他优先性。

Claims (20)

1.一种多端口存储器，包括：
存储单元，具有储存节点；
第一通道晶体管，耦接在该储存节点与第一端口之间；
第二通道晶体管，耦接在该储存节点与第二端口之间；以及
写入装置，耦接到该第一端口和该第二端口以用于当该多端口存储器由电源节点处的第一电压供电时，从该第一端口和该第二端口之一分别经由该第一通道晶体管和该第二通道晶体管之一以第一模式写入数据到该储存节点，并且用于当该多端口存储器由该电源节点处的与该第一电压不同的第二电压供电时，同时从该第一端口和该第二端口经由该第一通道晶体管和该第二通道晶体管以第二模式同时写入数据到该储存节点。
2.如权利要求1所述的多端口存储器，还包括：
读取电路，耦接到该储存节点。
3.如权利要求2所述的多端口存储器，其中，该写入装置的特征还在于选择性地在该第一端口和该第二端口之间进行选择以用于写入数据。
4.如权利要求3所述的多端口存储器，其中，该写入装置包括第一复用器，该第一复用器具有用于从该第一端口接收待写入的数据的第一输入、用于从该第二端口接收待写入的数据的第二输入、以及耦接到该第一端口的输出。
5.如权利要求4所述的多端口存储器，其中该写入装置还包括：
该第一端口具有用于启用该第一通道晶体管的部分；
该第二端口具有用于启用该第二通道晶体管的部分；以及
该写入装置还包括第二复用器，该第二复用器具有用于从该第一端口的用于启用该第一通道晶体管的部分接收用于该第一通道晶体管的启用信号的第一输入、用于从该第二端口的用于启用该第二通道晶体管的部分接收用于该第二通道晶体管的启用信号的第二输入、以及耦接到该第一通道晶体管的输出。
6.如权利要求1所述的多端口存储器，其中：
该存储单元具有第二储存节点；
该多端口存储器还包括：
第三通道晶体管，耦接在该储存节点与该第一端口的互补端口之间；
第四通道晶体管，耦接在该储存节点与该第二端口的互补端口之间；以及
所述写入装置耦接到该第一端口和该第二端口中的每个的互补端口以用于当该多端口存储器由该电源节点处的第一电压供电时，从该第一端口和该第二端口中的所述之一的互补端口分别经由该第三通道晶体管或第四通道晶体管以所述第一模式写入数据到该第二储存节点，并且用于当该多端口存储器由该电源节点处的与该第一电压不同的第二电压供电时，同时从该第一端口的互补端口和该第二端口的互补端口经由该第三通道晶体管和该第四晶体管以第二模式同时写入数据到该第二储存节点。
7.如权利要求1所述的多端口存储器，其中，该第一端口是写入端口，该第二端口在该第一模式中是读取端口。
8.如权利要求7所述的多端口存储器，还包括耦接到该第二端口的感测放大器。
9.如权利要求8所述的多端口存储器，其中，该写入装置包括第一复用器，该第一复用器具有用于从该第一端口接收待写入的数据的第一输入、用于在该第二模式中从该第二端口接收待写入的数据的第二输入、以及耦接到该第一端口的输出。
10.如权利要求1所述的多端口存储器，其中该第一端口和该第二端口在该第一模式中用作独立的读/写端口。
11.如权利要求10所述的多端口存储器，还包括：
第一感测放大器，耦接到该第一端口；以及
第二感测放大器，耦接到该第二端口。
12.一种操作多端口存储器的方法，包括：
以第一模式从第一端口通过第一电导写入数据到存储单元的储存节点，其中该第一模式的特征在于电源电压以第一电平施加在电源节点处；以及
以第二模式同时从该第一端口通过该第一电导和从第二端口通过第二电导写入数据到该存储单元的该储存节点，其中该第二模式的特征在于电源电压以与该第一电平不同的第二电平施加在该电源节点处。
13.如权利要求12所述的方法，其中，该第二电平低于该第一电平。
14.如权利要求13所述的方法，还包括在该第一模式和该第二模式期间，通过耦接到该储存节点的感测放大器读取储存在该储存节点处的数据。
15.如权利要求12所述的方法，还包括通过耦接到该第二端口的第一感测放大器读取储存在该储存节点处的数据。
16.如权利要求15所述的方法，还包括通过耦接到该第一端口的第二感测放大器读取储存在该储存节点处的数据。
17.如权利要求12所述的方法，其中，该第一电导等于该第二电导。
18.如权利要求17所述的方法，其中，该第一电导通过耦接在该储存节点与该第一端口之间的第一导通晶体管实现，该第二电导通过耦接在该储存节点与该第二端口之间的第二导通晶体管实现。
19.一种操作多端口存储器的方法：
在操作的第一模式中，独立于第二端口的操作，通过第一端口写入数据到存储器的储存节点；以及
在操作的第二模式中，同时通过该第一端口和该第二端口写入数据到该储存节点。
20.如权利要求19所述的方法，其中：
该第一模式的特征在于该多端口存储器操作在第一温度下；且
该第二模式的特征在于该多端口存储器操作在第二温度下，其中，该第二温度不同于该第一温度。
CN201180018612.8A 2010-04-14 2011-03-31 具有可变数量的使用写端口的多端口存储器 Expired - Fee Related CN102844814B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/760,039 US8284593B2 (en) 2010-04-14 2010-04-14 Multi-port memory having a variable number of used write ports
US12/760,039 2010-04-14
PCT/US2011/030735 WO2011130013A2 (en) 2010-04-14 2011-03-31 Multi-port memory having a variable number of used write ports

Publications (2)

Publication Number Publication Date
CN102844814A true CN102844814A (zh) 2012-12-26
CN102844814B CN102844814B (zh) 2016-01-20

Family

ID=44788100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018612.8A Expired - Fee Related CN102844814B (zh) 2010-04-14 2011-03-31 具有可变数量的使用写端口的多端口存储器

Country Status (4)

Country Link
US (1) US8284593B2 (zh)
JP (1) JP5761873B2 (zh)
CN (1) CN102844814B (zh)
WO (1) WO2011130013A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024873A1 (zh) * 2015-08-11 2017-02-16 深圳市中兴微电子技术有限公司 一种存储单元和处理系统
CN108062279A (zh) * 2016-11-07 2018-05-22 三星电子株式会社 用于处理数据的方法和设备

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8315081B2 (en) * 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
US8488390B2 (en) * 2011-06-30 2013-07-16 Intel Corporation Circuits and methods for memory
US9058860B2 (en) * 2012-03-29 2015-06-16 Memoir Systems, Inc. Methods and apparatus for synthesizing multi-port memory circuits
US8867263B2 (en) 2013-01-14 2014-10-21 Freescale Semiconductor, Inc. Multiport memory with matching address and data line control
US8861289B2 (en) 2013-01-14 2014-10-14 Freescale Semiconductor, Inc. Multiport memory with matching address control
US8976618B1 (en) * 2013-10-28 2015-03-10 Qualcomm Incorporated Decoded 2N-bit bitcells in memory for storing decoded bits, and related systems and methods
JP6378123B2 (ja) * 2015-04-02 2018-08-22 株式会社東芝 半導体記憶装置
US9570155B2 (en) * 2015-06-09 2017-02-14 Globalfoundries Inc. Circuit to improve SRAM stability
US10199092B2 (en) * 2016-06-21 2019-02-05 Arm Limited Boost circuit for memory
US10140224B2 (en) * 2016-10-20 2018-11-27 Qualcomm Incorporated Noise immune data path scheme for multi-bank memory architecture
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10249362B2 (en) 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10725777B2 (en) 2016-12-06 2020-07-28 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050047218A1 (en) * 2003-08-29 2005-03-03 International Business Machines Corporation Multi-port memory architecture
CN1694180A (zh) * 2004-05-06 2005-11-09 海力士半导体有限公司 具有串行输入/输出接口的多端口存储器装置
CN1783341A (zh) * 2004-10-29 2006-06-07 株式会社瑞萨科技 多端口半导体存储装置
US20060215465A1 (en) * 2005-03-25 2006-09-28 Bhavnagarwala Azeez J Circuits and methods for providing low voltage, high performance register files
US7130238B1 (en) * 2005-01-21 2006-10-31 Altera Corporation Divisible true dual port memory system supporting simple dual port memory subsystems

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109279A (ja) * 1991-03-19 1993-04-30 Fujitsu Ltd マルチポートメモリ
US5828623A (en) * 1996-02-23 1998-10-27 Integrated Device Technology, Inc. Parallel write logic for multi-port memory arrays
JP2007172715A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 半導体記憶装置およびその制御方法
US7558145B2 (en) 2006-08-31 2009-07-07 Infineon Technologies Ag Word line control for improving read and write margins
US7626850B2 (en) * 2007-04-17 2009-12-01 Texas Instruments Incorporated Systems and devices for implementing sub-threshold memory devices
US7489540B2 (en) 2007-05-22 2009-02-10 Freescale Semiconductor, Inc. Bitcell with variable-conductance transfer gate and method thereof
JP2009004042A (ja) * 2007-06-22 2009-01-08 Nec Electronics Corp 半導体メモリ装置
US7692974B2 (en) 2007-09-26 2010-04-06 Infineon Technologies Ag Memory cell, memory device, device and method of accessing a memory cell
US7957177B2 (en) * 2008-06-05 2011-06-07 Altera Corporation Static random-access memory with boosted voltages
KR101475346B1 (ko) * 2008-07-02 2014-12-23 삼성전자주식회사 비트라인 쌍의 디벨롭 레벨을 클립핑하는 디벨롭 레벨클리핑 회로, 이를 포함하는 컬럼 경로 회로 및 멀티 포트반도체 메모리 장치
US8194478B2 (en) * 2010-02-04 2012-06-05 Qualcomm Incorporated Systems and methods for writing to multiple port memory circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050047218A1 (en) * 2003-08-29 2005-03-03 International Business Machines Corporation Multi-port memory architecture
CN1694180A (zh) * 2004-05-06 2005-11-09 海力士半导体有限公司 具有串行输入/输出接口的多端口存储器装置
CN1783341A (zh) * 2004-10-29 2006-06-07 株式会社瑞萨科技 多端口半导体存储装置
US7130238B1 (en) * 2005-01-21 2006-10-31 Altera Corporation Divisible true dual port memory system supporting simple dual port memory subsystems
US20060215465A1 (en) * 2005-03-25 2006-09-28 Bhavnagarwala Azeez J Circuits and methods for providing low voltage, high performance register files

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024873A1 (zh) * 2015-08-11 2017-02-16 深圳市中兴微电子技术有限公司 一种存储单元和处理系统
CN108062279A (zh) * 2016-11-07 2018-05-22 三星电子株式会社 用于处理数据的方法和设备
CN108062279B (zh) * 2016-11-07 2023-06-06 三星电子株式会社 用于处理数据的方法和设备

Also Published As

Publication number Publication date
US8284593B2 (en) 2012-10-09
JP2013524402A (ja) 2013-06-17
CN102844814B (zh) 2016-01-20
US20110255361A1 (en) 2011-10-20
WO2011130013A2 (en) 2011-10-20
JP5761873B2 (ja) 2015-08-12
WO2011130013A3 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102844814A (zh) 具有可变数量的使用写端口的多端口存储器
CN106328181B (zh) 双端口寄存器组、系统和方法
CN105917409B (zh) 用于地址解码及选择存取线的设备、存储器及方法
US7570540B2 (en) Multiport semiconductor memory device
US6963502B2 (en) Apparatus for dividing bank in flash memory
EP1714286A2 (en) High voltage driver circuit with fast reading operation
KR100910869B1 (ko) 테스트시 필요한 채널의 갯수를 줄인 반도체 메모리장치
US5636161A (en) Eprom bit-line interface for implementing programming, verification and testing
CN112652338B (zh) 存储器的行译码器
US6678201B2 (en) Distributed FIFO in synchronous memory
US6552942B2 (en) Data line precharging circuit of a semiconductor memory device
US11935592B2 (en) Resistive memory device for writing data and operating method thereof
CN101114522B (zh) 非易失性存储器设备和处理从存储单元读取的数据的方法
US6597201B1 (en) Dynamic predecoder circuitry for memory circuits
US6567970B1 (en) PLD configuration architecture
US7701766B2 (en) Non-volatile memory device and method of programming in the same
US7978547B2 (en) Data I/O control signal generating circuit in a semiconductor memory apparatus
CN101488365B (zh) 用于缓存器文档的单端读取模块
US7991945B2 (en) Semiconductor memory device and semiconductor device
US7532512B2 (en) Non-volatile memory device and method of handling a datum read from a memory cell
US6452976B1 (en) Data transfer circuit with reduced current consumption
KR100642669B1 (ko) 저전력 이피롬 읽기 회로
KR101201887B1 (ko) 데이터 라인 제어회로 및 이를 구비한 반도체 메모리 장치
TW201513112A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20190331

CF01 Termination of patent right due to non-payment of annual fee