CN102843140A - 逐次逼近寄存器模数转换器及模数转换方法 - Google Patents
逐次逼近寄存器模数转换器及模数转换方法 Download PDFInfo
- Publication number
- CN102843140A CN102843140A CN2012102099830A CN201210209983A CN102843140A CN 102843140 A CN102843140 A CN 102843140A CN 2012102099830 A CN2012102099830 A CN 2012102099830A CN 201210209983 A CN201210209983 A CN 201210209983A CN 102843140 A CN102843140 A CN 102843140A
- Authority
- CN
- China
- Prior art keywords
- digital
- analog
- capacitor array
- switching type
- type capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种逐次逼近寄存器模数转换器及模数转换方法。所述逐次逼近寄存器模数转换器用于将模拟输入信号转换成数字输出信号,包含数模转换器、比较器、以及逐次逼近寄存器逻辑。数模转换器具有用来接收模拟输入信号的输入端,以及用来根据模拟输入信号、最高有效位电容值以及小于最高有效位电容值的多个有效位电容值而提供中间模拟信号的输出端;比较器用来根据中间模拟信号而提供比较结果;逐次逼近寄存器逻辑用来根据比较结果而提供数字输出信号。以上所述的逐次逼近寄存器模数转换器及转换方法能够改善模数转换的线性。
Description
技术领域
本发明有关于一种模数转换器(analog to digital converter,ADC),且特别有关于一种逐次逼近(successive approximation)寄存器模数转换器及模数转换方法。
背景技术
目前,模数转换器广泛地使用在各种应用中,例如医学系统、音频系统、测试和测量设备、通信系统以及影像和视频系统等。常见的模数转换器的结构包含快速(flash)模数转换器、流水线(pipeline)模数转换器以及逐次逼近寄存器(successive approximation register,SAR)模数转换器。虽然快速模数转换器与流水线模数转换器的处理速度比逐次逼近寄存器模数转换器快,然而快速模数转换器与流水线模数转换器的耗电量相当大,因而不适用于使用有限电源供应的系统,例如便携式设备。
逐次逼近寄存器模数转换器(SAR ADC)的类型包含使用电阻式数模转换器(digital to analog converter,DAC)的电阻串SAR ADC、使用电容式数模转换器的电容阵列SAR ADC以及使用混合式数模转换器(例如电阻-电容数模转换器,C+R DAC)的电阻-电容混合SAR ADC。一般而言,相较于电阻串SARADC,电容阵列SAR ADC具有较佳的线性。此外,电阻-电容混合SAR ADC通常用于减少实际布局中冗长电阻串或是大面积电容阵列所导致的布局面积。然而,由于半导体工艺的限制,大的电容值是必要的,于是会牺牲面积以及增加耗电量。
对SAR ADC而言,由于电容式数模转换器或是混合式数模转换器中电容的不匹配,会使得中间码(middle-code)的转变(transition)成为造成非线性的主要原因。因此,需要能在不增加SARADC的电容值的情况下,改善线性。
发明内容
有鉴于此,特提供以下技术方案:
本发明的实施方式提供一种逐次逼近寄存器模数转换器,用于将模拟输入信号转换成数字输出信号,包含数模转换器、比较器、以及逐次逼近寄存器逻辑。数模转换器具有用来接收模拟输入信号的输入端、用来根据模拟输入信号、最高有效位电容值以及小于最高有效位电容值的多个有效位电容值而提供中间模拟信号的输出端,以及数模转换器包含第一切换式电容阵列与第二切换式电容阵列。第一切换式电容阵列耦接于数模转换器的输入端以及输出端,用来根据选择信号选择性地提供最高有效位电容值或是多个有效位电容值,其中多个有效位电容值的总和等于最高有效位电容值;以及第二切换式电容阵列耦接于数模转换器的输入端以及输出端,用来当第一切换式电容阵列提供最高有效位电容值时提供多个有效位电容值,以及当第一切换式电容阵列提供多个有效位电容值时提供最高有效位电容值。比较器用来根据中间模拟信号而提供比较结果。逐次逼近寄存器逻辑用来根据比较结果而提供数字输出信号。
本发明的实施方式另提供一种模数转换方法,适用于逐次逼近寄存器模数转换器,其中逐次逼近寄存器模数转换器具有数模转换器以及逐次逼近寄存器逻辑,所述模数转换方法包含:根据选择信号,通过数模转换器的第一切换式电容阵列来选择性地提供最高有效位电容值或是小于最高有效位电容值的多个有效位电容值;当多个有效位电容值是由第一切换式电容阵列所提供时,通过数模转换器的第二切换式电容阵列来提供最高有效位电容值;当最高有效位电容值是由第一切换式电容阵列所提供时,通过数模转换器的第二切换式电容阵列来提供多个有效位电容值;根据模拟输入信号、最高有效位电容值以及多个有效位电容值,得到中间模拟信号;根据中间模拟信号,提供比较结果;以及根据比较结果,通过逐次逼近寄存器逻辑来提供数字输出信号。
以上所述的逐次逼近寄存器模数转换器及模数转换方法能够在不增加电容值的前提下改善模数转换的线性。
附图说明
图1A是根据本发明实施例的底板采样逐次逼近寄存器模数转换器的示意图;
图1B是根据本发明实施例的顶板采样逐次逼近寄存器模数转换器的示意图;
图2A是根据本发明实施例的二进制加权M位电容式数模转换器的示意图,适用于图1B的顶板采样逐次逼近寄存器模数转换器;
图2B是根据本发明实施例的M位电容式数模转换器的示意图,适用于图1A的底板采样逐次逼近寄存器模数转换器;
图3是根据本发明实施例的3位电容式数模转换器的示意图;
图4A是第K个采样周期期间的数模转换电路的等效电路的示意图;
图4B是第K+1个采样周期期间的数模转换电路的等效电路的示意图;
图5是图3中切换式电容阵列的电容交换操作的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式,而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包含」为一开放式的用语,故应解释成「包含但不限定于」。此外,「耦接」一词在此包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表第一装置可直接电气连接于第二装置,或透过其它装置或连接手段间接地电气连接至第二装置。
为了让本发明的该和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下:
实施例:
图1A是根据本发明实施例的底板采样(bottom-plate sampling)逐次逼近寄存器模数转换器(SAR ADC)100A的示意图。逐次逼近寄存器模数转换器100A可在全部可能的量化电平(quantization level)之间来透过二进制搜寻程序产生数字输出信号SDout,其中数字输出信号SDout表示模拟输入信号SAin的强度(在一个采样时间的情况下)。逐次逼近寄存器模数转换器100A包含采样与保持电路110、数模转换器(DAC)120、比较器130以及逐次逼近寄存器逻辑140。采样与保持电路110对模拟输入信号SAin进行采样,而得到已采样的模拟信号SSH。数模转换器120根据已采样的模拟信号SSH、参考信号Sref、选择信号SEL以及多个控制信号CNT1-CNTN来产生中间模拟信号SIA。在一个实施例中,数模转换器120更可根据多个参考信号(例如Sref+与Sref-)以及共同信号(commonsignal,例如VCM)而产生中间模拟信号SIA。比较器130根据中间模拟信号SIA而提供比较结果CMP。逐次逼近寄存器逻辑140根据比较结果CMP而提供数字输出信号SDout。此外,逐次逼近寄存器逻辑140更可根据比较结果CMP来提供控制信号CNT1-CNTN至数模转换器120。在此实施例中,逐次逼近寄存器逻辑140会提供选择信号SEL至数模转换器120,以执行电容交换操作,其中电容交换操作的详细实施方式将描述于下文。在此实施例中,数模转换器120为电容式数模转换器或是混合式数模转换器(C+R DAC)。
在逐次逼近寄存器模数转换器100A中,数字输出信号SDout的每一位,从最高有效位(most significant bit,MSB)开始,是由逐次逼近寄存器逻辑140在采样与保持电路110的一个采样周期的期间所决定的。例如,为了决定数字输出信号SDout的最高有效位,逐次逼近寄存器逻辑140会将最高有效位控制信号CNT1设为一特定逻辑值(例如“1”),而逐次逼近寄存器逻辑140会同时地将其他控制信号CNT2-CNTN设为其他逻辑值(例如“0”)。然后,数模转换器120会相应于控制信号CNT1-CNTN而产生中间模拟信号SIA。假设该特定逻辑值为“1”,当比较结果CMP指示已采样的模拟信号SSH小于中间模拟信号SIA时,则逐次逼近寄存器逻辑140会决定数字输出信号SDout的最高有效位的值为“0”,否则则为“1”。在确定了数字输出信号SDout的最高有效位之后,逐次逼近寄存器逻辑140会将下一个有效位控制信号CNT2设为“1”,而将接着的控制信号CNT3-CNTN设为“0”。然后,数模转换器120会产生新的中间模拟信号SIA。类似地,逐次逼近寄存器逻辑140会根据新的比较结果CMP而决定数字输出信号SDout的下一个有效位。该方法会持续执行,直到数字输出信号SDout的全部位都已经确定。
图1B是根据本发明实施例的顶板采样(top-plate sampling)逐次逼近寄存器模数转换器100B的示意图。相似地,根据来自采样与保持电路110的已采样的模拟信号SSH、参考信号Sref+与Sref-、选择信号SEL以及多个控制信号CNT1-CNTN,数模转换器120会产生中间模拟信号SIA至比较器130。
图2A是根据本发明实施例的二进制加权M位电容式数模转换器200的示意图,其适用于图1B的顶板采样逐次逼近寄存器模数转换器100B。在图2A中,数模转换器200用来处理由输入端IN1与输入端IN2所接收的单端信号。数模转换器200包含两个切换式电容阵列210与220。切换式电容阵列210与切换式电容阵列220以并联方式连接且具有相同的结构。切换式电容阵列210与220各自包含多个分支,其中每一分支耦接于数模转换器200的输入端IN1与输入端IN2。以切换式电容阵列210做为例子来说明,切换式电容阵列210包含M个分支,其形成二进制加权电容的阵列。每一分支包含具有个别电容值的电容、与电容串联的开关以及用来控制开关的复用器(multiplexer,MUX)。举例来说,在切换式电容阵列210的第一分支(标示为1st)中,电容C11耦接于输入端IN1以及开关SW11之间,而开关SW11耦接于电容C11、输入端IN2以及共同端COM,其中复用器MUX11会根据选择信号SEL而提供控制信号CNT2或CNT1来控制开关SW11。根据来自复用器MUX11的控制信号,开关SW11会选择性地耦接电容C11至输入端IN2或是共同端COM。此外,在切换式电容阵列210的第M个分支(标示为Mth)中,电容C1M耦接于输入端IN1以及开关SW1M之间,而开关SW1M耦接于电容C1M、输入端IN2以及共同端COM,其中复用器MUX1M会根据选择信号SEL而提供控制信号CNTN或CNT1来控制开关SW1M,其中N=M+1。根据来自复用器MUX1M的控制信号,开关SW1M会选择性地耦接电容C1M至输入端IN2或是共同端COM。再者,电容C11-C1M为二进制加权电容,即C11=2C12、C12=2C13、…、C1(M-2)=2C1(M-1)以及C1(M-1)=2C1M,且电容C11-C1M的电容值总和与数模转换器200的最高有效位电容值相同。类似地,切换式电容阵列220的电容C21-C2M的电容值总和也与数模转换器200的最高有效位电容值相同。
同时参考图1B以及图2A,输入端IN1用来接收已采样的模拟信号SSH,而输入端IN2用来接收参考信号Sref+。此外,共同端COM用来接收不同于参考信号Sref+的参考信号Sref-。逐次逼近寄存器逻辑140会提供控制信号CNT1-CNTN来控制数模转换器200的切换式电容阵列210与220,以便对所对应的电容进行切换,而能在输出端OUT得到中间模拟信号SIA。因此,比较器130A可根据中间模拟信号SIA以及共同信号VCM来得到比较结果CMP。参考信号Sref+与Sref-以及共同信号VCM是根据数模转换器200的切换规则而决定的。
图2B是根据本发明实施例的M位电容式数模转换器的示意图,其适用于图1A的底板采样逐次逼近寄存器模数转换器100A。在此实施例中,每一开关SW31-SW3M以及每一开关SW41-SW4M都是三端点开关,其中输入端IN2用来接收参考信号Sref+、共同端COM用来接收参考信号Sref-而输入端IN3用来接收共同信号VCM。
图3是根据本发明实施例的3位电容式数模转换器300的示意图。在图3中,数模转换器300用来处理由输入端IN1P/IN1N与输入端IN2P/IN2N所接收的差分信号。数模转换器300包含四个切换式电容阵列310、320、330与340。比较器130B的反向输入端耦接于数模转换器300的输出端OUT2,而比较器130B的非反向输入端耦接于数模转换器300的输出端OUT1。四个切换式电容阵列310、320、330与340具有相同的电路结构,以及每一切换式电容阵列包含三条分支,其形成二进制加权电容阵列。如之前所描述,每一分支包含具有个别电容值的电容、与电容串联的开关以及用来控制开关的复用器。再者,在此实施例中,控制信号的数量为4个,即CNT1、CNT2、CNT3与CNT4。在每个切换式电容阵列中,各复用器根据选择信号来选择性地提供最高有效位控制信号CNT1或是其他控制信号(CNT2、CNT3或CNT4)来控制对应的开关,其中最高有效位控制信号CNT1用来提供最高有效位电容值。
图4A与图4B用来描述本发明实施例的图3中数模转换电路300的电容交换操作的实施方式。图4A是第K个采样周期期间的数模转换电路300的等效电路的示意图,而图4B是第K+1个采样周期期间的数模转换电路300的等效电路的示意图。在第K个采样周期期间,第K个已采样的模拟差分信号SSH+与SSH-会分别输入至输入端IN1P与IN1N,而参考信号Sref会输入至输入端IN2P与IN2N。此外,不同于参考信号Sref的参考电压会输入至共同端COMP与共同端COMN。请同时参考图3与图4A,在图3的切换式电容阵列310与330中,来自图1的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUX11、MUX12、MUX13、MUX31、MUX32与MUX33),来提供最高有效位控制信号CNT1至全部的开关(即SW11、SW12、SW13、SW31、SW32与SW33),其结果如等效电路410A与430A所示。因此,在每一电路410A与430A中,电容4C是数模转换器300的最大有效电容,其与切换式电容阵列的全部电容的总和相同,即4C=C11+C12+C13=C31+C32+C33。此外,在图3的切换式电容阵列320与340中,来自图1的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUX21、MUX22、MUX23、MUX41、MUX42与MUX43),来提供除了最高有效位控制信号CNT1之外的其他控制信号至对应的开关(即SW21、SW22、SW23、SW41、SW42与SW43),其结果如等效电路420A与440A所示。切换式电容阵列310的电容C11、切换式电容阵列320的电容C21、切换式电容阵列330的电容C31与切换式电容阵列340的电容C41的电容值与最大有效电容4C的一半相同,其将形成电路410A、420A、430A与440A中的电容2C,即2C=C11=C21=C31=C41=4C/2。再者,切换式电容阵列310的电容C12与C13、切换式电容阵列320的电容C22与C23、切换式电容阵列330的电容C32与C33与切换式电容阵列340的电容C42与C43的电容值与电容2C的一半相同,其将形成电路410A、420A、430A与440A中的电容C,即C=C12=C13=C22=C23=C32=C33=C42=C43。具体而言,每一电容可提供个别的电容值。
参考图5,图5是图3中切换式电容阵列310与320的电容交换操作的示意图。由于切换式电容阵列310与320的电容交换操作与切换式电容阵列330与340的电容交换操作相同,因此为了简化说明,图5仅描述切换式电容阵列310与320的电容交换的操作方式。请同时参考图3、图4A与图5,切换式电容阵列310与320的每一电容都由单位电容所组成,其中单位电容为数模转换器300的最小有效位电容值。在切换式电容阵列310中,电容C12与电容C13分别由单位电容U6以及单位电容U5所组成,而电容C11由两个单位电容U7与U8所组成。在切换式电容阵列320中,电容C22与电容C23分别由单位电容U2以及单位电容U1所组成,而电容C21由两个单位电容U3与U4所组成。因此,在第K个采样周期的期间,对比较器130B的非反相输入端而言,最高有效位电容值4C是由切换式电容阵列310的全部电容所提供(即4C=U8+U7+U6+U5),而小于最高有效位电容值4C的其他电容值是由切换式电容阵列320的不同电容所提供(即2C=U4+U3、C=U2与C=U1)。类似地,对比较器130B的反相输入端而言,最高有效位电容值是由切换式电容阵列330的全部电容所提供,而小于最高有效位电容值的其他电容值是由切换式电容阵列340的不同电容所提供。于是,根据这些电容值,图3的数模转换器300可在第K个采样周期期间对控制信号CNT1-CNT4进行转换,以得到中间模拟信号SIA。在此实施例中,图3的数模转换器300为3位的数模转换器,而有效位电容值的数量为3个,即C、2C与4C。
接着,在第(K+1)个采样周期期间,第(K+1)个已采样的模拟差分信号SSH+与SSH-会分别输入至输入端IN1P与IN1N,而参考信号Sref会输入至输入端IN2P与IN2N。情同时参考图3与图4B,在图3的切换式电容阵列320与340中,来自图1的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUX21、MUX22、MUX23、MUX41、MUX42与MUX43),来提供最高有效位控制信号CNT1至全部的开关(即SW21、SW22、SW23、SW41、SW42与SW43),其结果如等效电路420B与440B所示。因此,在每一电路420B与440B中,电容4C是数模转换器300的最大有效电容。此外,在图3的切换式电容阵列310与330中,来自图1的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUX11、MUX12、MUX13、MUX31、MUX32与MUX33),来提供除了最高有效位控制信号CNT1之外的其他控制信号(即CNT2、CNT3与CNT4)至对应的开关(即SW11、SW12、SW13、SW31、SW32与SW33),其结果如等效电路410B与430B所示。电容的相关性如之前所描述。请同时参考图3、图4B与图5,在第(K+1)个采样周期的期间,对比较器130B的非反相输入端而言,最高有效位电容值4C是由切换式电容阵列320的全部电容所提供(即4C=U4+U3+U2+U1),而小于最高有效位电容值的其他电容值是由切换式电容阵列310的不同电容所提供(即2C=U8+U7、C=U6与C=U5)。类似地,对比较器130B的反相输入端而言,最高有效位电容值是由切换式电容阵列340的全部电容所提供,而小于最高有效位电容值的其他电容值是由切换式电容阵列330的不同电容所提供。于是,根据这些电容值,图3的数模转换器300可在第(K+1)个采样周期期间对控制信号CNT1-CNT4进行转换,以得到中间模拟信号SIA。
在使用最大有效电容来提供最高有效位电容值的传统逐次逼近寄存器模数转换器中,由于电容的不匹配,当最高有效位变动发生时,例如数字输入从“1000…”转变至“0111…”或反之亦然,会发生中间码错误的现象。与传统的逐次逼近寄存器模数转换器相比,实施例中的最高有效位电容值是依据电容交换操作而由多个电容所提供。假设第K个已采样的模拟信号的转换结果为SDout+Serror,其中SDout表示模数转换器的数字输出信号而Serror表示中间码错误(middle codeerror)。通过交换电容,第(K+1)个已采样的模拟信号的转换结果为SDout-Serror。因此,可以得到没有中间码错误Serror的平均效应,即(SDout+Serror+SDout-Serror)2SDout,于是中间码错误会被抑制而小于统计平均。在图4A与图4B中,交替地交换切换式电容阵列的电容仅仅是个例子,并非用以限定本发明。在其他实施例中,图1的逐次逼近寄存器逻辑140可提供选择信号SEL来随机地交换切换式电容阵列的电容。再者,由于电容不匹配所引起的中间码错误已经被校正,则模数转换器的微分非线性(differential nonlinearity,DNL)以及积分非线性(integral nonlinearity,INL)会被改善,因此增加了线性。在较佳实施例中,微分非线性以及积分非线性改善了0.707(=√2/2)。既然改善了积分非线性,那么无杂波动态范围(spurious free dynamic range,SFDR)也会改善。具体而言,通过将最大有效电容划分成多个个子电容,由实施例的逐次逼近寄存器模数转换器所执行的电容交换操作会交替地或是随机地对逐次逼近寄存器模数转换器的电容进行交换。此外,仅需要少数的复用器以及简单的逻辑组件来完成进行电容交换操作的交换逻辑电路,因此交换逻辑电路的设计可容易实现。与传统的逐次逼近寄存器模数转换器相比,根据本发明的实施例,也可使用较小的电容来获得相同的准确性,因此可降低实施例中逐次逼近寄存器模数转换器的面积以及耗电量。换句话说,所需要的电容值减少,而实施例中逐次逼近寄存器模数转换器的线性会维持相同。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (17)
1.一种逐次逼近寄存器模数转换器,用于将模拟输入信号转换成数字输出信号,包含:
数模转换器,具有用来接收该模拟输入信号的输入端、用来根据该模拟输入信号、最高有效位电容值以及小于该最高有效位电容值的多个有效位电容值而提供中间模拟信号的输出端,以及该数模转换器包含:
第一切换式电容阵列,耦接于该数模转换器的该输入端以及该输出端,用来根据选择信号选择性地提供该最高有效位电容值或是该多个有效位电容值,其中该多个有效位电容值的总和等于该最高有效位电容值;以及
第二切换式电容阵列,耦接于该数模转换器的该输入端以及该输出端,用来当该第一切换式电容阵列提供该最高有效位电容值时,提供该多个有效位电容值,以及当该第一切换式电容阵列提供该多个有效位电容值时,提供该最高有效位电容值;
比较器,用来根据该中间模拟信号而提供比较结果;以及
逐次逼近寄存器逻辑,用来根据该比较结果而提供该数字输出信号。
2.如权利要求1所述的逐次逼近寄存器模数转换器,其特征在于:该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个二进制加权电容,以及该逐次逼近寄存器逻辑更提供该选择信号至该第一切换式电容阵列与该第二切换式电容阵列,以便控制该第一切换式电容阵列与该第二切换式电容阵列交替地或是随机地提供该最高有效位电容值。
3.如权利要求1所述的逐次逼近寄存器模数转换器,其特征在于:该逐次逼近寄存器逻辑更分别提供多个控制信号至该第一切换式电容阵列与该第二切换式电容阵列,其中该多个控制信号包含最高有效位控制信号。
4.如权利要求3所述的逐次逼近寄存器模数转换器,其特征在于:该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个分支,其中该多个分支的每一个包含:
电容,耦接于该数模转换器的该输入端以及该输出端;
开关,耦接于该电容;以及
复用器,用来根据该选择信号而选择性地提供该最高有效位控制信号或是其他该多个控制信号中的一个来控制该开关,使得该开关选择性地提供第一参考信号或是第二参考信号至该电容。
5.如权利要求4所述的逐次逼近寄存器模数转换器,其特征在于:该数模转换器为N位的数模转换器,以及该多个有效位电容值的数量为N个。
6.如权利要求5所述的逐次逼近寄存器模数转换器,其特征在于:该多个控制信号的数量为(N+1)个,以及该多个分支的数量为N个。
7.如权利要求5所述的逐次逼近寄存器模数转换器,其特征在于:该电容的每一个都是用来提供该N个有效位电容值的一个别的电容值。
8.如权利要求5所述的逐次逼近寄存器模数转换器,其特征在于:该N个有效位电容值的每一个都是单位电容值的倍数,以及该单位电容值为最小有效位电容值。
9.一种模数转换方法,适用于逐次逼近寄存器模数转换器,其中该逐次逼近寄存器模数转换器具有数模转换器以及逐次逼近寄存器逻辑,该模数转换方法包含:
根据选择信号,通过该数模转换器的第一切换式电容阵列来选择性地提供最高有效位电容值或是小于该最高有效位电容值的多个有效位电容值;
当该多个有效位电容值是由该第一切换式电容阵列所提供时,通过该数模转换器的第二切换式电容阵列来提供该最高有效位电容值;
当该最高有效位电容值是由该第一切换式电容阵列所提供时,通过该数模转换器的该第二切换式电容阵列来提供该多个有效位电容值;
根据模拟输入信号、该最高有效位电容值以及该多个有效位电容值,得到中间模拟信号;
根据该中间模拟信号,提供比较结果;以及
根据该比较结果,通过该逐次逼近寄存器逻辑来提供数字输出信号。
10.如权利要求9所述的转换方法,其特征在于:该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个二进制加权电容,以及该逐次逼近寄存器逻辑更提供该选择信号至该第一切换式电容阵列与该第二切换式电容阵列,以便控制该第一切换式电容阵列与该第二切换式电容阵列交替地或是随机地提供该最高有效位电容值。
11.如权利要求9所述的转换方法,其特征在于:该数模转换器具有用来接收该模拟输入信号的输入端以及用来提供该中间模拟信号的输出端,其中该第一切换式电容阵列耦接于该数模转换器的该输入端以及该输出端,以及该第二切换式电容阵列耦接于该数模转换器的该输入端以及该输出端。
12.如权利要求11所述的转换方法,其特征在于:其中该逐次逼近寄存器逻辑更分别提供多个控制信号至该第一切换式电容阵列与该第二切换式电容阵列,其中该多个控制信号包含最高有效位控制信号。
13.如权利要求12所述的转换方法,其特征在于:该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个分支,其中该多个分支的每一个包含:
电容,耦接于该数模转换器的该输入端以及该输出端;
开关,耦接于该电容;以及
复用器,用来根据该选择信号而选择性地提供该最高有效位控制信号或是其他该多个控制信号中的一个来控制该开关,使得该开关选择性地提供第一参考信号或是第二参考信号至该电容。
14.如权利要求13所述的转换方法,其特征在于:该数模转换器为N位的数模转换器,以及该多个有效位电容值的数量为N个。
15.如权利要求14所述的转换方法,其特征在于:该多个控制信号的数量为(N+1)个,以及该多个分支的数量为N个。
16.如权利要求14所述的转换方法,其特征在于:该电容的每一个都是用来提供该N个有效位电容值的一个别的电容值。
17.如权利要求14所述的转换方法,其特征在于:该N个有效位电容值的每一个都是单位电容值的倍数,以及该单位电容值为最小有效位电容值。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161500911P | 2011-06-24 | 2011-06-24 | |
US61/500,911 | 2011-06-24 | ||
US201161504541P | 2011-07-05 | 2011-07-05 | |
US61/504,541 | 2011-07-05 | ||
US13/479,021 US8508400B2 (en) | 2011-06-24 | 2012-05-23 | Successive approximation register analog to digital converter and conversion method thereof |
US13/479,021 | 2012-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102843140A true CN102843140A (zh) | 2012-12-26 |
CN102843140B CN102843140B (zh) | 2015-06-03 |
Family
ID=47361331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210209983.0A Expired - Fee Related CN102843140B (zh) | 2011-06-24 | 2012-06-20 | 逐次逼近寄存器模数转换器及模数转换方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8508400B2 (zh) |
CN (1) | CN102843140B (zh) |
TW (1) | TWI467924B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734716A (zh) * | 2013-12-24 | 2015-06-24 | 瑞昱半导体股份有限公司 | 连续逼近暂存式模拟数字转换器及其控制方法 |
CN104917527A (zh) * | 2015-06-30 | 2015-09-16 | 东南大学 | 应用于单端sar adc的电容失配校准电路及其校准方法 |
CN105049051A (zh) * | 2015-07-28 | 2015-11-11 | 青岛歌尔声学科技有限公司 | 一种逐次逼近型模数转换电路及具该电路的电子设备 |
CN106797220A (zh) * | 2016-10-25 | 2017-05-31 | 深圳市汇顶科技股份有限公司 | Dac电容阵列及模数转换器、降低模数转换器功耗的方法 |
CN107172372A (zh) * | 2017-04-24 | 2017-09-15 | 吉林大学 | 一种应用于cmos图像传感器的高精度阵列模数转换器 |
CN108631784A (zh) * | 2018-05-10 | 2018-10-09 | 电子科技大学 | 一种用于逐次逼近模数转换器的片上电容组置换方法 |
CN109361391A (zh) * | 2018-10-15 | 2019-02-19 | 电子科技大学 | 一种用于提升温度计编码数模转换器线性度的校正方法 |
US11489539B1 (en) | 2021-04-08 | 2022-11-01 | Realtek Semiconductor Corp. | Analog-to-digital converter and method of operating same |
US11637559B2 (en) | 2021-06-04 | 2023-04-25 | Realtek Semiconductor Corp. | Method of operating analog-to-digital converter by reversed switching technique and analog-to-digital converter utilizing same |
US11637558B2 (en) | 2021-06-04 | 2023-04-25 | Realtek Semiconductor Corp. | Analog-to-digital converter capable of reducing nonlinearity and method of operating the same |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130002468A1 (en) * | 2011-06-28 | 2013-01-03 | International Business Machines Corporation | Analog-digital converter |
CN104124971B (zh) * | 2013-11-08 | 2018-06-05 | 西安电子科技大学 | 基于逐次逼近原理的两级流水线型模数转换器 |
GB201403082D0 (en) | 2014-02-21 | 2014-04-09 | Ibm | Analog-digital converter |
US9722624B2 (en) * | 2015-04-20 | 2017-08-01 | Samsung Electronics Co., Ltd | Semiconductor device comprising successive approximation register analog to digital converter with variable sampling capacitor |
TWI594579B (zh) | 2016-06-13 | 2017-08-01 | 瑞昱半導體股份有限公司 | 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法 |
US10256831B2 (en) * | 2016-09-21 | 2019-04-09 | Analog Devices Global | Method and apparatus to reduce effect of dielectric absorption in SAR ADC |
EP3577751A4 (en) * | 2017-02-03 | 2020-11-25 | President and Fellows of Harvard College | HIGHLY INTEGRATED HIGH VOLTAGE ACTUATOR DRIVE CIRCUIT |
CN109600139B (zh) * | 2017-09-30 | 2022-10-28 | 瑞昱半导体股份有限公司 | 模拟至数字转换装置及其模拟至数字转换器校正方法 |
EP3503407B1 (en) * | 2017-12-19 | 2021-04-07 | IMEC vzw | Improvements in or related to analog-to-digital converters |
US10340939B1 (en) * | 2018-05-09 | 2019-07-02 | Texas Instruments Incorporated | Successive approximation register analog-to-digital converter with kickback linearization |
US10432213B1 (en) * | 2018-07-08 | 2019-10-01 | Shenzhen GOODIX Technology Co., Ltd. | Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges |
CN110572158B (zh) * | 2019-10-16 | 2022-08-30 | 合肥工业大学 | 逐次逼近型adc的电容阵列电路及其电容开关控制方法 |
US11411574B2 (en) | 2020-04-06 | 2022-08-09 | M31 Technology Corporation | Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit |
CN114401008B (zh) * | 2022-01-07 | 2024-06-11 | 灿芯半导体(上海)股份有限公司 | 差分输入sar adc的开关电容电路及开关控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050078025A1 (en) * | 2003-10-09 | 2005-04-14 | Qi Cai | Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding |
CN101523727A (zh) * | 2006-10-10 | 2009-09-02 | 模拟装置公司 | 用于改善模数转换器的动态非线性的抖动技术、以及具有改善的动态非线性的模数转换器 |
CN101807923A (zh) * | 2009-06-12 | 2010-08-18 | 香港应用科技研究院有限公司 | 具有二进制加权电容器采样阵列和子采样电荷分配阵列的混合模数转换器(adc) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138319A (en) * | 1990-08-30 | 1992-08-11 | Harris Corporation | Two stage a/d converter utilizing dual multiplexed converters with a common converter |
US6433712B1 (en) * | 2001-07-25 | 2002-08-13 | Texas Instruments Incorporated | Offset error compensation of input signals in analog-to-digital converter |
US6720903B2 (en) * | 2002-06-14 | 2004-04-13 | Stmicroelectronics S.R.L. | Method of operating SAR-type ADC and an ADC using the method |
US6882298B2 (en) * | 2003-06-03 | 2005-04-19 | Silicon Labs Cp, Inc. | SAR analog-to-digital converter with two single ended inputs |
TWI260126B (en) * | 2005-11-10 | 2006-08-11 | Prolific Technology Inc | Self-calibration circuit for capacitance mismatch |
US7746262B2 (en) * | 2005-12-19 | 2010-06-29 | Silicon Laboratories Inc. | Coding method for digital to analog converter of a SAR analog to digital converter |
WO2007089211A1 (en) * | 2006-02-02 | 2007-08-09 | National University Of Singapore | An analog-to-digital converter |
US7456768B2 (en) * | 2006-04-07 | 2008-11-25 | Washington State University | Analog-to-digital converters based on an interleaving architecture and associated methods |
US7675452B2 (en) * | 2008-05-01 | 2010-03-09 | Analog Devices, Inc. | Successive approximation register analog to digital converter with improved immunity to time varying noise |
US7705765B1 (en) * | 2008-10-10 | 2010-04-27 | Linear Technology Corporation | Systems and methods for characterizing component ratios and generating a digital representation of same |
TWI382670B (zh) * | 2009-10-08 | 2013-01-11 | Holtek Semiconductor Inc | 逐漸逼近類比數位轉換器及其方法 |
TW201118387A (en) * | 2009-11-19 | 2011-06-01 | Raydium Semiconductor Corp | Capacitance measurement circuit and method therefor |
TWI452846B (zh) * | 2010-12-16 | 2014-09-11 | Univ Nat Cheng Kung | 分段式類比數位轉換器及其方法 |
US8416107B1 (en) * | 2011-09-28 | 2013-04-09 | Hong Kong Applied Science & Technology Research Institute Company Ltd. | Charge compensation calibration for high resolution data converter |
-
2012
- 2012-05-23 US US13/479,021 patent/US8508400B2/en not_active Expired - Fee Related
- 2012-06-15 TW TW101121470A patent/TWI467924B/zh not_active IP Right Cessation
- 2012-06-20 CN CN201210209983.0A patent/CN102843140B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050078025A1 (en) * | 2003-10-09 | 2005-04-14 | Qi Cai | Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding |
US6914550B2 (en) * | 2003-10-09 | 2005-07-05 | Texas Instruments Incorporated | Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding |
CN101523727A (zh) * | 2006-10-10 | 2009-09-02 | 模拟装置公司 | 用于改善模数转换器的动态非线性的抖动技术、以及具有改善的动态非线性的模数转换器 |
CN101807923A (zh) * | 2009-06-12 | 2010-08-18 | 香港应用科技研究院有限公司 | 具有二进制加权电容器采样阵列和子采样电荷分配阵列的混合模数转换器(adc) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734716B (zh) * | 2013-12-24 | 2017-12-12 | 瑞昱半导体股份有限公司 | 连续逼近暂存式模拟数字转换器及其控制方法 |
CN104734716A (zh) * | 2013-12-24 | 2015-06-24 | 瑞昱半导体股份有限公司 | 连续逼近暂存式模拟数字转换器及其控制方法 |
CN104917527A (zh) * | 2015-06-30 | 2015-09-16 | 东南大学 | 应用于单端sar adc的电容失配校准电路及其校准方法 |
CN104917527B (zh) * | 2015-06-30 | 2017-12-05 | 东南大学 | 应用于单端sar adc的电容失配校准电路及其校准方法 |
CN105049051A (zh) * | 2015-07-28 | 2015-11-11 | 青岛歌尔声学科技有限公司 | 一种逐次逼近型模数转换电路及具该电路的电子设备 |
CN105049051B (zh) * | 2015-07-28 | 2018-09-04 | 青岛歌尔声学科技有限公司 | 一种逐次逼近型模数转换电路及具该电路的电子设备 |
CN106797220A (zh) * | 2016-10-25 | 2017-05-31 | 深圳市汇顶科技股份有限公司 | Dac电容阵列及模数转换器、降低模数转换器功耗的方法 |
CN107172372B (zh) * | 2017-04-24 | 2020-04-17 | 吉林大学 | 一种应用于cmos图像传感器的高精度阵列模数转换器 |
CN107172372A (zh) * | 2017-04-24 | 2017-09-15 | 吉林大学 | 一种应用于cmos图像传感器的高精度阵列模数转换器 |
CN108631784A (zh) * | 2018-05-10 | 2018-10-09 | 电子科技大学 | 一种用于逐次逼近模数转换器的片上电容组置换方法 |
CN108631784B (zh) * | 2018-05-10 | 2021-02-05 | 电子科技大学 | 一种用于逐次逼近模数转换器的片上电容组置换方法 |
CN109361391A (zh) * | 2018-10-15 | 2019-02-19 | 电子科技大学 | 一种用于提升温度计编码数模转换器线性度的校正方法 |
CN109361391B (zh) * | 2018-10-15 | 2021-07-06 | 电子科技大学 | 一种用于提升温度计编码数模转换器线性度的校正方法 |
US11489539B1 (en) | 2021-04-08 | 2022-11-01 | Realtek Semiconductor Corp. | Analog-to-digital converter and method of operating same |
US11637559B2 (en) | 2021-06-04 | 2023-04-25 | Realtek Semiconductor Corp. | Method of operating analog-to-digital converter by reversed switching technique and analog-to-digital converter utilizing same |
US11637558B2 (en) | 2021-06-04 | 2023-04-25 | Realtek Semiconductor Corp. | Analog-to-digital converter capable of reducing nonlinearity and method of operating the same |
Also Published As
Publication number | Publication date |
---|---|
CN102843140B (zh) | 2015-06-03 |
US20120326900A1 (en) | 2012-12-27 |
TWI467924B (zh) | 2015-01-01 |
TW201301773A (zh) | 2013-01-01 |
US8508400B2 (en) | 2013-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102843140B (zh) | 逐次逼近寄存器模数转换器及模数转换方法 | |
US9966967B2 (en) | High speed successive approximation analog-to-digital converter of two bits per cycle | |
US8717221B2 (en) | Successive approximation register analog-to-digital converter | |
CN110247658B (zh) | 通过动态元素匹配来线性化传递特性的方法 | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
USRE42878E1 (en) | Analog-to-digital converting system | |
US8947286B2 (en) | Analog/digital converter | |
US10084470B2 (en) | Analogue-digital converter of non-binary capacitor array with redundant bit and its chip | |
CN113287262A (zh) | 模数转换器级 | |
CN101192831B (zh) | 数字模拟转换器 | |
CN1934787A (zh) | 可编程输入范围模数转换器 | |
KR20120027829A (ko) | 아날로그 디지털 변환 장치 | |
CN107017883B (zh) | 模拟数字转换器及用于模拟数字转换器的输入缓冲器 | |
Fan | Effective method to improve linearity of high-resolution SAR ADC | |
Jun et al. | IC Design of 2Ms/s 10-bit SAR ADC with Low Power | |
CN107786206B (zh) | 一种Pipeline SAR-ADC系统 | |
US20050206546A1 (en) | Device and method for low non-linearity analog-to-digital converter | |
US7652612B2 (en) | Cyclic pipeline analog-to-digital converter | |
CN110299918A (zh) | 分割电容镜像搜索的模数转换器校准方法 | |
Dhage et al. | Design of power efficient hybrid flash-successive approximation register analog to digital converter | |
CN111294050B (zh) | 高线性度的循续渐近式模拟至数字转换器 | |
Mao | The Design of High Performance Data Converter | |
Yang et al. | A 14-bit 5 MS/s split non-binary SAR ADC | |
TW202249437A (zh) | 類比數位轉換器之操作方法 | |
CN114337673A (zh) | 一种逐次逼近型模数转换器及比较方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150603 Termination date: 20190620 |
|
CF01 | Termination of patent right due to non-payment of annual fee |