CN102842615A - 一种半导体结构及其制造方法 - Google Patents
一种半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN102842615A CN102842615A CN2011101665494A CN201110166549A CN102842615A CN 102842615 A CN102842615 A CN 102842615A CN 2011101665494 A CN2011101665494 A CN 2011101665494A CN 201110166549 A CN201110166549 A CN 201110166549A CN 102842615 A CN102842615 A CN 102842615A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gate stack
- source
- sides
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000013459 approach Methods 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 5
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 4
- 229910019001 CoSi Inorganic materials 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000006557 surface reaction Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 47
- 238000005516 engineering process Methods 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- -1 HfRu Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 241000849798 Nita Species 0.000 description 1
- 235000003976 Ruta Nutrition 0.000 description 1
- 240000005746 Ruta graveolens Species 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 235000005806 ruta Nutrition 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体结构，该结构包括衬底、半导体基体、空腔、栅极堆叠、侧墙、源/漏区、接触层，其中所述栅极堆叠位于所述半导体基体之上，所述侧墙位于所述栅极堆叠的侧壁上，所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧，所述空腔嵌于所述衬底中，所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体与所述衬底相连，所述接触层覆盖所述源/漏区暴露的表面。相应地，本发明还提供了一种半导体结构的制造方法。利于减小源/漏区的接触电阻，提高器件性能，并降低成本，简化工艺。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
为了提高集成电路芯片的性能和集成度，器件特征尺寸按照摩尔定律不断缩小，目前已经进入纳米尺度。随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon on Insulator)结构因能很好地抑制短沟效应，提高器件按比例缩小的能力，已成为深亚微米及纳米级MOS器件的优选结构。
随着SOI技术的不断发展，在现有技术文献“Silicon-on-Nothing-an Innovative Process for Advanced CMOS”(IEEE电子器件会刊，第147卷2000年第11期)中，Malgorzata Jurcazak，Thomas Skotnicki，M.Paoli等人提出了一种将沟道区制备在空腔上的新型SOI器件-SON(Silicon on Nothing)器件结构。
SON(Silicon on Nothing)是一项由法国CEA-Leti和ST意法半导体公司为90nm及其以下技术节点的CMOS制程发展起来的高级技术，SON通过“空腔”结构在沟道下形成局域的绝缘体上硅，所述空腔可以是空气间隙或是氧化物填充。与SOI器件相比，空腔结构的介电常数显著减小，大大减小了埋氧层二维电场效应的影响，DIBL效应可以大大降低，而且可以通过控制硅膜厚度和空腔高度，得到很好的短沟特性，获得较为陡直的亚阈值斜率，同时可以改善SOI器件的自加热效应，以及可以采用体硅代替较昂贵的SOI片作为原始晶片，被认为是代替SOI技术的一个首选结构。
制备SON器件最关键的问题是如何制备空腔层。SON结构提出之初，采用的是外延SiGe牺牲层工艺。后续又有文献报道了用氦(He)离子注入附加退火或氢-氦(H-He)离子联合注入附加退火的方法制备SON器件。外延SiGe牺牲层工艺增加了器件制作的工艺步骤，同时增加了工艺的复杂度；而随着器件特征尺寸的缩小，对器件超浅结深的要求也使得离子注入 成为一个难题，现有技术要真正用到目前的超大规模集成电路制造工艺中还面临着许多挑战。
由于金属引线与源/漏区引线孔的接触电阻不能随着晶体管尺寸缩小而按比例缩小，减小源/漏区的接触电阻成为提高晶体管性能的一个很重要的因素。在深亚微米及更小尺寸的MOS晶体管普遍采用金属硅化物接触层，以减小源/漏区的接触电阻。在SON器件中，如何制作接触层以及增大接触层的面积还面临着许多挑战。
发明内容
本发明旨在至少解决上述技术缺陷，提供一种半导体器件结构及其制造方法，减小源/漏区的接触电阻，提高器件性能，降低成本，简化工艺步骤。
为达上述目的，本发明提供了一种半导体结构，该结构包括衬底、半导体基体、空腔、栅极堆叠、侧墙、源/漏区、接触层，其中：
所述栅极堆叠位于所述半导体基体之上；
所述侧墙位于所述栅极堆叠的侧壁上；
所述源/漏区嵌于所述半导体基体中，位于所述栅极堆叠的两侧；
所述空腔嵌于所述衬底中；
所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体两侧与所述衬底相连；
所述接触层覆盖所述源/漏区暴露的表面。
其中，所述接触层的材料为TiSi2、CoSi2、NiSi、PtSi2中的一种或其组合。
相应地，本发明还提供了一种半导体结构的制造方法，该方法包括：
(a)提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；
(b)在所述栅极堆叠两侧的衬底上形成凹槽，湿法腐蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，悬置在所述空腔上的衬底部分形成半导体基体；
(c)在所述栅堆叠两侧的半导体基体中形成源/漏区；
(d)覆盖所述源/漏区暴露的表面形成接触层。
其中，形成所述凹槽的方法为：
在所述衬底和栅极堆叠上形成掩膜层；
在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；
刻蚀所述开口中的掩膜层，去掉所述光刻胶；
刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。
形成所述接触层的步骤包括：
在暴露的所述源/漏区表面上形成金属层，所述金属层的材料为Co、Ni、Pt、Ti中的一种或其组合；
退火，使所述金属层与暴露的所述源/漏区表面反应；
去除未反应的所述金属层。
根据本发明提供的半导体结构及其制造方法，采用常用的半导体刻蚀工艺，在普通晶片上即可制造出SON(silicon-on-nothing)器件结构，极大地简化了工艺，降低了成本，提高了效率。同时，通过在半导体器件中形成接触层，减小了源/漏区的接触电阻，提高了半导体器件的性能。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明的半导体结构的制造方法的一个具体实施方式的流程图；
图2至图12为根据图1示出的方法制造半导体结构过程中该半导体结构在各个制造阶段的剖面结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功 能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
下面首先对本发明提供的半导体结构进行概述，请参考图11。该半导体结构包括衬底100、半导体基体250、空腔410、栅极堆叠、侧墙230、源/漏区500、接触层520，其中：
所述栅极堆叠位于所述半导体基体250之上；
所述侧墙230位于所述栅极堆叠的侧壁上；
所述源/漏区500嵌于所述半导体基体250中，位于所述栅极堆叠的两侧；
所述空腔410嵌于所述衬底100中；
所述半导体基体250悬置于所述空腔410上方，在沿栅极长度的方向上，所述半导体基体250中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体250与所述衬底相连；
所述接触层520覆盖所述源/漏区500。
其中，所述栅极堆叠包括栅介质层200和栅极210，可选地，所述栅极堆叠还包括位于所述栅极之上的覆盖层220。
其中，所述接触层520的材料为TiSi2、CoSi2、NiSi、PtSi2中的一种或其组合。
下面对该半导体结构的制造方法进行阐述。
请参考图1，该方法包括：
步骤S101，提供衬底100，在所述衬底100上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙230；
步骤S102，在所述栅极堆叠两侧的衬底上形成凹槽400，湿法腐蚀所述栅极堆叠两侧的凹槽400，使其穿通，形成空腔410，悬置在所述空腔400上的衬底部分形成半导体基体250；
步骤S103，形成源/漏区500；
步骤S104，形成接触层520。
下面结合图2至图11对步骤S101至步骤S104进行说明。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
参考图2，在步骤S101中，提供衬底100，随后在所述衬底100上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙230。所述栅极堆叠包括栅介质层200和栅极210，可选地，所述栅极堆叠还包括位于所述栅极之上的覆盖层220。
在本实施例中，衬底100为单晶硅。优选地，衬底的晶向为{100}。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括单晶Ge、单晶SiGe或其组合。典型地，衬底100的厚度可以是但不限于约几百微米，例如可以在400μm-800μm的厚度范围内。
在形成栅极堆叠时，首先在衬底100上形成栅介质层200，在本实施例中，所述栅介质层200可以为氧化硅、氮化硅或其组合形成，在其他实施例中，所述栅介质层200也可以是高K介质，例如，HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，其厚度可以为1nm-5nm，如2nm、4nm。所述栅极210可以是通过沉积形成的重掺杂多晶硅，或是先形成功函数金属层(对于NMOS，例如TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax等，对于PMOS，例如MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx)，其厚度可以为1nm-20nm，如3nm、5nm、8nm、10nm、12nm或15nm，再在所述功函数金属层上形成重掺杂多晶硅、Ti、Co、Ni、Al、W或其合金等而形成栅极210。最后在栅极210上形成覆盖层220，例如通过沉积氮化硅、氧化硅、氮氧化硅、碳化硅或其组合形成，用以保护栅极210的顶部区域。
接着，在所述栅极堆叠的侧壁上形成侧墙230，用于将栅极隔离保护。 所述侧墙230可以由氮化硅、氧化硅、氮氧化硅、碳化硅或其组合，和/或其他合适的材料形成，可以具有多层结构。所述侧墙230可以通过包括沉积刻蚀工艺形成，其厚度范围可以是10nm-100nm，如30nm、50nm或80nm。
参考图3、图4和图5，在步骤S102中，在所述栅极堆叠两侧的衬底上形成凹槽400，湿法腐蚀所述栅极堆叠两侧的凹槽400，使其穿通，形成空腔410，悬置在所述空腔400上的衬底部分形成半导体基体250。
首先，在所述衬底100上形成凹槽400，具体方法是，在所述衬底100和栅极堆叠上形成掩膜层300，在所述掩膜层300上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧，所述光刻胶未在图中显示。刻蚀所述开口中的掩膜层300，在掩膜层上形成开口310，去掉所述光刻胶，如图3所示。在本实施例中，所述开口310的一边接于所述侧墙230。在本发明的其他一些实施例中，在所述开口310和所述侧墙230之间也可以隔着部分所述掩膜层300，可以根据所设计的半导体器件的尺寸等进行合理的设置。然后刻蚀所述衬底100，在栅极堆叠的两侧形成凹槽400，如图4所示。所述掩膜层300的材料是氧化硅、氮化硅、氮氧化硅或其组合，可以通过化学气相淀积等合适的方法形成在所述衬底上，刻蚀所述掩膜层的方法包括干法刻蚀RIE，或采用合适的腐蚀液进行湿法腐蚀。所述掩膜层的厚度可以根据设计要求进行控制，其厚度范围是1～5μm。刻蚀所述衬底形成凹槽400的方法为干法刻蚀RIE，通过调整和控制RIE设备的气体流量、组分、功耗等，可以获得陡直的侧壁，或者根据需要，使得横向钻蚀增加。在本实施例中，干法刻蚀出的凹槽400具有近乎陡直的侧壁，在后续湿法腐蚀中，利用湿法腐蚀的各向异性，使栅极堆叠两侧的所述凹槽400相互穿通。在本发明的其他一些实施例中，也可以通过调整干法RIE的工艺参数，增加刻蚀出凹槽400的横向钻蚀程度，有助于在后续步骤中，使所述凹槽400穿通。
如图5所示，在所述栅极堆叠两侧的衬底中形成凹槽400后，采用湿法腐蚀工艺继续腐蚀所述凹槽400，使栅极堆叠两侧的凹槽穿通，形成空腔410，悬空跨接在所述空腔上方的衬底部分形成半导体基体250，在后续工艺步骤中，可以在半导体基体250中形成源/漏区，同时半导体基体250也作为半导 体器件的沟道区，在沿栅极宽度的方向上，所述半导体基体的两端与所述衬底100相连。在本实施例中，所述衬底的晶向为<100>，湿法腐蚀的腐蚀液可以是氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)或乙二胺-邻苯二酚(EDP)等，或其组合，腐蚀液的浓度为5～40％质量百分比，反应温度为40℃～90℃。由于KOH、TMAH等腐蚀液对单晶硅腐蚀具有各向异性，对{111}晶面的腐蚀速率与对其他晶面的腐蚀速率之比约为1∶100，因此对{111}晶面基本不腐蚀，如图5所示，所述空腔410的侧壁皆为腐蚀停止面，晶面为{111}。利用各向异性腐蚀，使得所述凹槽结构穿通。
执行步骤S103，形成源/漏区500。形成源/漏区500的方法为离子注入、扩散、原位掺杂外延或其组合。首先，参考图6和图7，通过刻蚀侧墙230或外延的方法，暴露部分所述半导体基体250。具体地，如图6所示，刻蚀部分所述侧墙230，暴露部分所述悬空跨接在所述空腔410上的半导体基体250；在本发明的其他一些实施例中，如图7所示，不刻蚀侧墙230，而通过外延，在所述半导体基体250的边缘以及所述空腔400的表面形成外延半导体层，从而所述半导体基体250暴露在所述侧墙230之外。
随后通过离子注入、扩散或者原位掺杂外延的方法，形成源/漏区500，如图8和图9所示。在本发明的其他一些实施例中，采用原位掺杂的外延可以一步直接形成源/漏区500，简化了工艺步骤。
对于PMOS来说，源/漏区500可以是P型掺杂的Si，对于NMOS来说，源/漏区500可以是N型掺杂的Si。然后对所述半导体结构进行退火，以激活源/漏区500中的掺杂，退火可以采用包括快速退火、尖峰退火等其他合适的方法形成。
随后，执行步骤S104，形成接触层520。具体地，首先，通过倾斜溅射，在所述半导体结构暴露的区域形成金属层510。其中，倾斜溅射的角度优选为与硅的{111}晶面基本平行，也就是基本平行于图10中所示的空腔410的侧壁。所述金属层的材料为Co、Ni、Pt、Ti中的一种或其组合，如图10所示。然后，进行退火，使所述金属层510与暴露的所述源/漏区500的表面反应，形成接触层520，并去除未反应的金属层510，如图11所示。最后，去掉掩膜层300，如图12所示，还可以根据具体器件设计，在空腔410中 填充绝缘材料(未在图中示出)。
在该半导体结构制造的后续工艺中，需要在整个半导体结构上形成层间介质层，层间介质层会有一部分沉积到空腔410中，之后可以按照常规工艺刻蚀形成接触沟槽，该接触沟槽的底部需要暴露出所述接触层520，最后在接触沟槽中填充金属，形成与所述接触层520接触的金属塞。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (13)
1.一种半导体结构，该结构包括衬底、半导体基体、空腔、栅极堆叠、侧墙、源/漏区、接触层，其中：
所述栅极堆叠位于所述半导体基体之上；
所述侧墙位于所述栅极堆叠的侧壁上；
所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧；
所述空腔嵌于所述衬底中；
所述半导体基体悬置于所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体两侧与所述衬底相连；
所述接触层覆盖所述源/漏区暴露的表面。
2.根据权利要求1所述的半导体结构，其中，所述衬底的材料为单晶Si、单晶Ge、单晶SiGe或其组合。
3.根据权利要求1所述的半导体结构，其中，所述衬底的晶向为<100>。
4.根据权利要求1所述的半导体结构，其中，所述接触层的材料为TiSi2、CoSi2、NiSi、PtSi2中的一种或其组合。
5.一种半导体结构的制造方法，该方法包括以下步骤：
(a)提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；
(b)在所述栅极堆叠两侧的衬底上形成凹槽，湿法腐蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，悬置在所述空腔上的衬底部分形成半导体基体；
(c)在所述栅堆叠两侧的半导体基体中形成源/漏区；
(d)覆盖所述源/漏区暴露的表面形成接触层。
6.根据权利要求5所述的方法，其中，所述衬底的材料为单晶Si、单晶Ge、单晶SiGe或其组合。
7.根据权利要求5所述的方法，其中，所述衬底的晶向为<100>。
8.根据权利要求5所述的方法，其中，步骤(b)中形成凹槽的方法为：
在所述衬底和栅极堆叠上形成掩膜层；
在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；
刻蚀所述开口中的掩膜层，去掉所述光刻胶；
刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。
9.根据权利要求8所述的方法，其中，刻蚀形成所述凹槽的方法为干法刻蚀。
10.根据权利要求5所述的方法，其中，步骤(b)中，湿法腐蚀的方法的腐蚀液包括氢氧化钾(KOH)、四甲基氢氧化铵(TMAH)、乙二胺-邻苯二酚(EDP)或其组合。
11.根据权利要求10所述的方法，其中，所述腐蚀液的浓度为5～40％质量百分比，反应温度为40℃～90℃。
12.根据权利要求5所述的方法，其中，步骤(d)形成所述接触层的步骤包括：
在暴露的所述源/漏区表面上形成金属层，所述金属层的材料为Co、Ni、Pt、Ti中的一种或其组合；
退火，使所述金属层与暴露的所述源/漏区表面反应；
去除未反应的所述金属层。
13.根据权利要求12所述的方法，其中，形成所述金属层的方法为倾斜溅射。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110166549.4A CN102842615B (zh) | 2011-06-20 | 2011-06-20 | 一种半导体结构及其制造方法 |
| PCT/CN2011/078873 WO2012174791A1 (zh) | 2011-06-20 | 2011-08-24 | 一种半导体结构及其制造方法 |
| CN201190000062.2U CN203466197U (zh) | 2011-06-20 | 2011-08-24 | 一种半导体结构 |
| US13/380,723 US8546910B2 (en) | 2011-06-20 | 2011-08-24 | Semiconductor structure and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110166549.4A CN102842615B (zh) | 2011-06-20 | 2011-06-20 | 一种半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842615A true CN102842615A (zh) | 2012-12-26 |
| CN102842615B CN102842615B (zh) | 2016-02-17 |
Family
ID=47369824
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110166549.4A Active CN102842615B (zh) | 2011-06-20 | 2011-06-20 | 一种半导体结构及其制造方法 |
| CN201190000062.2U Expired - Lifetime CN203466197U (zh) | 2011-06-20 | 2011-08-24 | 一种半导体结构 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201190000062.2U Expired - Lifetime CN203466197U (zh) | 2011-06-20 | 2011-08-24 | 一种半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN102842615B (zh) |
| WO (1) | WO2012174791A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377925A (zh) * | 2012-04-13 | 2013-10-30 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040014280A1 (en) * | 2002-07-22 | 2004-01-22 | Josef Willer | Non-Volatile memory cell and fabrication method |
| US20060157789A1 (en) * | 2002-09-19 | 2006-07-20 | Kazumi Inoh | Semiconductor device with a cavity therein and a method of manufacturing the same |
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| US20110049567A1 (en) * | 2009-08-27 | 2011-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Bottle-neck recess in a semiconductor device |
-
2011
- 2011-06-20 CN CN201110166549.4A patent/CN102842615B/zh active Active
- 2011-08-24 WO PCT/CN2011/078873 patent/WO2012174791A1/zh active Application Filing
- 2011-08-24 CN CN201190000062.2U patent/CN203466197U/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040014280A1 (en) * | 2002-07-22 | 2004-01-22 | Josef Willer | Non-Volatile memory cell and fabrication method |
| US20060157789A1 (en) * | 2002-09-19 | 2006-07-20 | Kazumi Inoh | Semiconductor device with a cavity therein and a method of manufacturing the same |
| CN101609842A (zh) * | 2008-06-20 | 2009-12-23 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| US20110049567A1 (en) * | 2009-08-27 | 2011-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Bottle-neck recess in a semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377925A (zh) * | 2012-04-13 | 2013-10-30 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012174791A1 (zh) | 2012-12-27 |
| CN203466197U (zh) | 2014-03-05 |
| CN102842615B (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202651088U (zh) | 一种半导体结构 | |
| CN103137488B (zh) | 半导体器件及其制造方法 | |
| CN102110611B (zh) | 具有改善的载流子迁移率的nmos的制造方法 | |
| CN103779226A (zh) | 准纳米线晶体管及其制造方法 | |
| US9018739B2 (en) | Semiconductor device and method of fabricating the same | |
| CN202487541U (zh) | 一种半导体结构 | |
| CN102299156A (zh) | 一种半导体器件及其制造方法 | |
| CN102142373B (zh) | 一种半导体器件的制造方法 | |
| US8546910B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN102842616B (zh) | 一种半导体结构及其制造方法 | |
| CN103377946A (zh) | 一种半导体结构及其制造方法 | |
| US20120018791A1 (en) | Flash memory device and manufacturing method of the same | |
| CN202601574U (zh) | 一种半导体结构 | |
| US10892339B2 (en) | Gate first technique in vertical transport FET using doped silicon gates with silicide | |
| CN102683210A (zh) | 一种半导体结构及其制造方法 | |
| CN203466197U (zh) | 一种半导体结构 | |
| CN102856360B (zh) | 一种半导体结构及其制造方法 | |
| CN102856376B (zh) | 一种半导体结构及其制造方法 | |
| CN103377925A (zh) | 一种半导体结构及其制造方法 | |
| CN103165622B (zh) | 一种半导体结构及其制造方法 | |
| CN103779212A (zh) | 半导体结构及其制造方法 | |
| CN103779227A (zh) | 鳍型场效应晶体管的制造方法 | |
| CN104465377A (zh) | Pmos晶体管及其形成方法 | |
| CN102856375B (zh) | 一种半导体结构及其制造方法 | |
| CN102157378A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NMC Co.,Ltd. Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190319 Address after: 100176 Beijing Daxing District Beijing economic and Technological Development Zone Wenchang Road 8 Patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |