CN102842490A

CN102842490A - 一种化合物半导体薄膜的自组装生长方法

Info

Publication number: CN102842490A
Application number: CN2012102934153A
Authority: CN
Inventors: 黄小辉; 周德保; 杨东; 黄炳源; 康健; 梁旭东
Original assignee: EPITOP OPTOELECTRONIC Co Ltd
Current assignee: Epitop Photoelectric Technology Co., Ltd.
Priority date: 2012-08-17
Filing date: 2012-08-17
Publication date: 2012-12-26
Anticipated expiration: 2032-08-17
Also published as: CN102842490B

Abstract

本发明提供了一种化合物半导体薄膜自组装生长方法，包括如下步骤：在衬底上预通入金属源反应物，高温下分解形成一金属薄层；退火形成金属岛状颗粒；通入III族和V族反应物，并控制V/III比范围在50～200之间，温度在800～1000℃之间，利用金属岛状颗粒作为生长催化剂，沿金属岛纵向生长纳米柱；提高温度至1050～1100℃之间并增加V/III比至1000～2000之间，使纳米柱顶部的侧向生长加快，形成连续的半导体薄膜。

Description

一种化合物半导体薄膜的自组装生长方法

技术领域

本发明涉及一种III-V族半导体单晶薄膜生长，具体涉及一种气相外延生长高质量氮化镓单晶薄膜的方法。

背景技术

以GaN（氮化镓）为代表的宽禁带材料，是继Si和GaAs之后的第三代半导体材料，用来制作发光二极管、激光器、探测器、高频高功率晶体管等电子器件。

由于目前还不能得到商用的高质量大块GaN晶体，一般用异质衬底来外延，但是，GaN和蓝宝石衬底（或Si衬底）之间有较大的晶格失配度，导致外延层产生位错，这种位错会扩展并穿过整个外延层，限制了GaN器件性能的提高。为较少位错密度，改善半导体薄膜的质量，现已发展起来多种提高外延材料质量的改进方法，如低温缓冲层技术、插入层技术、横向外延技术(ELOG)等。

传统的两步法生长低温缓冲层技术是通入源反应物低温生长一薄层之后，进行高温退火，使得低温缓冲层变成低密度的晶核。传统的两步法生长低温缓冲层技术能够有效降低成核密度，其成核密度可以达到2.0×10⁸cm^-2。当成核岛合并时，位错会从合并的界面产生，并延伸至整个体材料。因此位错密度和成核密度有很大的关联性，其对应关系呈线性变化，两步法生长氮化镓外延薄膜的位错密度可以达到8×10⁹cm^-2。为了更低地降低成核密度以致位错密度，插入层和横向外延技术的引入成为理所当然。插入层技术在降低成核密度及位错密度方面起到很大的作用，但是成核密度降低的程度不够大，其外延层位错密度仍然很大。而横向外延技术在降低位错密度过程中也存在一些缺陷：窗口和掩膜尺寸属于微米级别，合并时间长，成本较高；窗口区和掩膜区外延层质量不一样，导致器件性能不均匀，难以大面积应用；工艺比较复杂。

综上所述，传统的降低成核密度从而降低位错密度的方法都或多或少地存在以下问题：（1）成核密度不能够降到比较低的水平，一般在10⁸cm^-2数量级；（2）成核岛的大小不能得到有效控制，成核岛偏小不利于侧向生长形成低位错的二维薄膜；（3）传统方法工艺过程比较复杂，从而导致成本也比较高。

发明内容

本发明所要解决的技术问题是，克服上述已有方法的缺陷，解决传统方法降低成核密度及位错密度不够大的问题，并简化生长工艺过程，降低外延半导体薄膜的成本。在较大程度地降低成核密度的基础上，极大地抑制成核岛合并过程中位错的产生，从而达到半导体薄膜光电特性的进一步提高。

本发明的另一目的是利用低V/III比和低温生长大的柱状结构成核岛，其能够有效地推动半导体薄膜高温高V/III比时的侧向生长，利于成核岛的合并，并进一步减少位错的产生。

为了解决上述问题，本发明提供了以下方法。

（1）参考附图1所示，在衬底1上预通入金属源反应物，高温下分解形成一金属薄层2。具体是当衬底1材料的表面温度升高到300℃~600℃时，通入金属源反应物3-5分钟，金属源反应物在此温度下形成金属薄层2均匀分布在衬底表面。金属薄膜层的材料可以是Ga、In、Al中的一种或者混合物。

（2）参考附图2所示，退火形成金属岛状颗粒3。反应室继续升温至450℃~1150℃，进行退火处理，使金属团聚成均匀分散在衬底表面的小球，此金属小球将作为自组装生长过程中的催化剂，在低V/III比和低温下纵向生长成柱状成核岛。金属岛状颗粒3在衬底的分布密度为1.0×10⁶cm^-2～3.0×10⁷cm^-2。所述金属源反应物具有下列特性：1、能够在高温时分解成金属原子；2、金属的熔点较低（<700℃），沸点较高(>1700℃)；3、分解后的金属能够在衬底表面扩散，形成金属球状颗粒。

（3）参考附图3和附图4所示，通入III族和V族反应物，并控制较低的V/III比和温度，利用金属岛状颗粒3作为生长催化剂，沿金属岛纵向生长纳米柱5。其中附图3是首先形成晶核4的示意图，而附图4是晶核4形成后的纵向生长形成纳米柱5的示意图。具体是将反应室温度提高到450～1000℃，V/III比设为50～200，此时金属岛状颗粒3作为成核的催化剂进行化学反应，表面分布有金属成核点的地方会发生化学反应生成晶核4，而没有催化剂的裸露地方不会形成晶核。反应源气体在衬底1表面上的成核过程通过“气－液－固”三步实现，比传统“气－固”直接成核势垒低，易于形成晶核4。而低V/III比低温有利于晶核的纵向生长，通过控制温度、时间和V/III比对晶核直径、高度以及密度实现精确控制，晶核的直径500～800nm，晶核的高度800-2000nm。

（4）参考附图5和6所示，提高温度并增加V/III比，使纳米柱5顶部的侧向生长加快，形成连续的半导体薄膜7。其中附图5是晶核4侧向生长，但仍然为分立的晶粒孤岛6的示意图，而附图6是晶粒孤岛6逐渐侧向长大并二维合并后形成半导体薄膜7的示意图。具体是升高反应室温度500～1100^oC，增加V/III比至1000～2000，晶核侧向生长速度加快，并会在侧向实现二维合并。通过对温度和V/III比来控制侧向生长的速度，并延长生长时间，可以得到不同厚度的半导体薄膜。

反应过程中的III族源为金属有机源或金属氯化物源，V族源为氨气，N₂和H₂作为反应载气，温度范围350～1100^oC，压力范围0.1～1atm，V/III比范围50～2000。

所述衬底可以是蓝宝石、Si、玻璃、铜等其中一种；所述薄膜可以是GaN、InN、AlN其中一种或混合物；所述外延可以是金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)。

本发明的优点在于：

1、金属成核点的大小和密度可以通过控制金属源反应物的流量和退火时间精确控制；

2、晶核的密度可以降低两个数量级，至～10⁶cm^-2数量级；

3、晶核的尺寸可以通过调节温度和V/III比精确控制；

4、大尺寸晶核能够有助于侧向生长，低的成核密度极大地减少了晶核合并时产生的位错，位错密度降至～10⁶cm^-2数量级；

5、反应过程只需对生长温度、V/III比和生长时间的调节来实现对成核密度和薄膜厚度的精确控制；

6、半导体外延薄膜层的位错密度得到极大地降低，器件性能获得较大改善。

附图说明

附图1至附图6是本发明所述方法的工艺流程示意图，其中：

附图1是衬底上金属源反应物分解成金属薄层示意图；

附图2是退火后形成的金属颗粒示意图；

附图3是晶核形成示意图；

附图4是晶核纵向生长示意图；

附图5是晶核侧向生长示意图；

附图6是形成二维连续薄膜结构示意图。

具体实施方式

下面结合附图对本发明提供的一种化合物半导体薄膜的自组装生长方法的实施例做详细说明。

实施例一：氮化镓半导体薄膜的自组装生长方法。

步骤一：MOCVD反应室温度升至500℃，压力为600~650mbar,通入三甲基镓3分钟，在蓝宝石（0001）衬底上发生分解反应，形成10nm的金属薄层。

步骤二：将温度升高到900℃，压力降至500~550mbar，金属凝结成小球，密度为2.3×10⁶cm^-2，小球的直径400～600nm，占空比为65％。

步骤三：将温度维持在900℃，压力保持500~550mbar，通入氢气、三甲基镓和氨气，氮化镓晶核在金颗粒底部形成，直径500～800nm。

步骤四：温度升高至1000^oC，通入氢气、三甲基镓和氨气，其中V/III比为50，压力保持500~550mbar，氮化镓晶核纵向长大形成柱状结构，纳米柱平均高度1200nm，金属镓颗粒全部反应生成氮化镓。

步骤五：温度升高至1050^oC，通入氢气、三甲基镓和氨气，其中V/III比为2000，压力降为300~350mbar，氮化镓晶核横向长大。

步骤六：维持以上条件继续生长，得到氮化镓二维薄膜，位错密度8.5′10⁶cm^-2。

实施例二：氮化铟半导体薄膜的自组装生长方法。

步骤一：MOCVD反应室温度升至350℃，压力为600mbar,通入三甲基铟3分钟，在蓝宝石（0001）衬底上发生分解反应，形成10nm的金属薄层。

步骤二：经过3分钟将温度升高到450℃，压力降至500mbar，金属凝结成小球，密度为1.2×10⁶cm^-2，小球的直径400～600nm，占空比为60％。

步骤三：将温度维持在450℃，压力保持500mbar，通入氢气、三甲铟和氨气2分钟，氮化铟晶核在金颗粒底部形成，直径400～600nm。

步骤四：温度升高至500^oC，通入氢气、三甲基铟和氨气20分钟，其中V/III比为80，压力保持500mbar，氮化铟晶核纵向长大形成柱状结构，纳米柱平均高度1200nm，金属铟颗粒全部反应生成氮化铟。

步骤五：温度升高至550^oC，通入氢气、三甲基铟和氨气40分钟，其中V/III比为1350，压力降为300mbar，氮化铟晶核横向长大。

步骤六：维持以上条件继续生长60分钟，得到氮化铟二维薄膜其厚度为3.8微米，位错密度7.6′10⁶cm^-2。

实施例三：氮化铝半导体薄膜的自组装生长方法。

步骤一：MOCVD反应室温度升至600℃，压力为600mbar,通入三甲基铝5分钟，在蓝宝石（0001）衬底上发生分解反应，形成15nm的金属薄层。

步骤二：将温度升高到1150℃，压力降至500mbar，金属凝结成小球，密度为5.0×10⁶cm^-2，小球的直径400～600nm，占空比为70％。

步骤三：将温度维持在1150℃，压力保持500mbar，通入氢气、三甲基铝和氨气，氮化镓晶核在金颗粒底部形成，直径500～800nm。

步骤四：温度升高至800^oC，通入氢气、三甲基铝和氨气，其中V/III比为200，压力保持500mbar，氮化镓晶核纵向长大形成柱状结构，纳米柱平均高度1000nm，金属镓颗粒全部反应生成氮化铝。

步骤五：温度升高至1100^oC，通入氢气、三甲基铝和氨气，其中V/III比为1000，压力降为300mbar，氮化铝晶核横向长大。

步骤六：维持以上条件继续生长，得到氮化铝二维薄膜其厚度为4.2微米。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种化合物半导体薄膜自组装生长方法，其特征在于包括如下步骤：

在衬底上预通入金属源反应物，高温下分解形成一金属薄层；

退火形成金属岛状颗粒；

通入III族和V族反应物，并控制V/III比范围在50～200之间，温度在800～1000℃之间，利用金属岛状颗粒作为生长催化剂，沿金属岛纵向生长形成晶核并进一步形成纳米柱；

提高温度至1050～1100^oC之间并增加V/III比至1000～2000之间，使纳米柱顶部的侧向生长加快，形成连续的半导体薄膜。

2.根据权利要求1所述的化合物半导体薄膜自组装生长方法，其特征在于：生长的连续的半导体薄膜的材料可以是GaN、InN、AlN其中的一种或混合物。

3.根据权利要求1所述的化合物半导体薄膜自组装生长方法，其特征在于：衬底材料可以是蓝宝石、硅、碳化硅、玻璃、铜、镍、铬其中一种。

4.根据权利要求1所述的化合物半导体薄膜自组装生长方法，其特征在于：所采用的生长设备可以是金属有机化学气相沉积设备、分子束外延设备、氢化物气相外延设备其中一种。

5.根据权利要求1所述的化合物半导体薄膜自组装生长方法，其特征在于：金属岛状颗粒的密度1.0×10⁶cm^-2～3.0×10⁷cm^-2，能够较大程度降低成核岛合并过程中位错的产生。

6.根据权利要求1所述的化合物半导体薄膜自组装生长方法，其特征在于：晶核的直径500～800nm，高度800～1000nm，能够提高半导体薄膜的侧向生长，减少位错。